CN111668350A - 发光晶闸管、发光晶闸管阵列、曝光头和图像形成设备 - Google Patents

发光晶闸管、发光晶闸管阵列、曝光头和图像形成设备 Download PDF

Info

Publication number
CN111668350A
CN111668350A CN202010137778.2A CN202010137778A CN111668350A CN 111668350 A CN111668350 A CN 111668350A CN 202010137778 A CN202010137778 A CN 202010137778A CN 111668350 A CN111668350 A CN 111668350A
Authority
CN
China
Prior art keywords
light emitting
layer
semiconductor layer
quantum well
emitting thyristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010137778.2A
Other languages
English (en)
Other versions
CN111668350B (zh
Inventor
内田武志
须贺贵子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN111668350A publication Critical patent/CN111668350A/zh
Application granted granted Critical
Publication of CN111668350B publication Critical patent/CN111668350B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
    • G03G15/04036—Details of illuminating systems, e.g. lamps, reflectors
    • G03G15/04045—Details of illuminating systems, e.g. lamps, reflectors for exposing image information provided otherwise than by directly projecting the original image onto the photoconductive recording material, e.g. digital copiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Led Devices (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)

Abstract

本公开涉及发光晶闸管、发光晶闸管阵列、曝光头和图像形成设备。发光晶闸管包括层状结构，所述层状结构在半导体基板上按顺序具有半导体DBR层、第一导电类型的第一半导体层、第二导电类型的第二半导体层、第三半导体层和第二导电类型的第四半导体层，所述第三半导体层具有第一导电类型的至少一个第五半导体层和多量子阱结构，所述第五半导体层存在于第二半导体层和多量子阱结构之间，所述多量子阱结构由势垒层和量子阱层形成，并且所述量子阱层的数量大于或等于10。

Description

发光晶闸管、发光晶闸管阵列、曝光头和图像形成设备
技术领域
本发明涉及发光晶闸管、发光晶闸管阵列、曝光头和图像形成设备。
背景技术
作为用于在图像形成设备的感光鼓上形成潜像的头，使用表面发光元件阵列。在这种头的典型构造中，多个平面发光元件(垂直于半导体基板的主面发射光的发光元件)在特定方向上排列，并且透镜阵列布置在与发光元件的排列方向相同的方向上。然后，来自发光元件的光通过透镜被捕获在感光鼓上。作为发光元件，已知由发光二极管(LED)形成的元件和由发光晶闸管形成的元件。
作为发光晶闸管的具体构造，已知有日本专利申请特开No.S63-196084中公开的构造。在日本专利申请特开No.S63-196084中公开的构造中，第一n型半导体层、第一p型半导体层、第二n型半导体层和第二p型半导体层形成在n型半导体基板上，并且七个量子阱结构形成在第二n型半导体层内部。
然而，在日本专利申请特开No.S63-196084中公开的发光晶闸管中，难以在维持晶闸管功能的同时改善发光效率。
发明内容
鉴于上述问题，本发明旨在提供一种在维持晶闸管功能的同时改善发光效率的发光晶闸管。
作为本发明的一个方面的发光晶闸管包括：在半导体基板上按顺序具有半导体DBR层、第一导电类型的第一半导体层、第二导电类型的第二半导体层、第三半导体层和第二导电类型的第四半导体层的层状结构，第三半导体层具有第一导电类型的至少一个第五半导体层和多量子阱结构，第五半导体层存在于第二半导体层和多量子阱结构之间，多量子阱结构由势垒层和量子阱层形成，并且量子阱层的数量大于或等于10。
作为本发明的另一方面的发光晶闸管包括：在半导体基板上按顺序具有半导体DBR层、第一导电类型的第一半导体层、第二半导体层、第一导电类型的第三半导体层和第二导电类型的第四半导体层的层状结构，第二半导体层具有第二导电类型的至少一个第五半导体层和多量子阱结构，第五半导体层存在于第一半导体层和多量子阱结构之间，多量子阱结构由势垒层和量子阱层形成，并且量子阱层的数量大于或等于10。
通过以下参考附图对示例性实施例的描述，本发明的其它特征将变得清楚。
附图说明
图1A是示意性地示出根据实施例的发光晶闸管的结构的截面图。
图1B是示出与在发光晶闸管中的量子阱中累积的载流子的密度对应的量子阱中的发光光谱以及半导体DBR层的反射光谱的曲线图。
图1C是示出在各波长下半导体DBR层的反射率与发光强度的乘积的波长积分值相对于图1B中所示的发光强度的波长积分值的比率的曲线图。
图1D是示出发光晶闸管中的有源层中的再耦合率和当晶闸管被接通时量子阱中累积的载流子的密度相对于量子阱的数量的依赖性的计算结果的曲线图。
图2是示意性地示出第一示例的发光晶闸管的结构的截面图。
图3是示意性地示出第二示例的发光晶闸管的结构的截面图。
图4是示意性地示出第三示例的发光晶闸管的结构的截面图。
图5是示意性地示出第四示例的发光晶闸管的结构的截面图。
图6A是示意性地示出其上布置有第五示例的发光元件阵列芯片组的印刷电路板的结构的图。
图6B是示意性地示出其上布置了第五示例的发光元件阵列芯片组的印刷电路板的结构的图。
图6C是示意性地示出其上布置了第五示例的发光元件阵列芯片组的印刷电路板的结构的图。
图7A是示出第五示例的曝光头的构造的图。
图7B是示出第五示例的曝光头的构造的图。
图8是示出第五示例的图像形成设备的构造的图。
具体实施方式
下面将详细描述本发明的实施例。注意，本发明不限于以下实施例，并且本发明的范围包括在不脱离本发明的精神的范围内基于本领域技术人员的常识对以下实施例适当地添加改变、修改等的实施例。
图1A是示出根据本实施例的发光晶闸管的半导体层的构造的截面图。如图1A中所示，根据本实施例的发光晶闸管具有层状结构，该层状结构具有堆叠在半导体基板100上的多个半导体层。即，在根据本实施例的发光晶闸管中，半导体分布式布拉格反射器(DBR)层160、阴极层101、p基极层102、n栅极层103、阳极层104和溢出抑制层105按顺序堆叠在半导体基板100上。在n栅极层103的内部布置有多量子阱结构(MQW结构)161作为发光层。此外，n栅极层103具有布置在MQW结构161和p基极层102之间的间隔物层120以及布置在MQW结构161和阳极层104之间的间隔物层121。
半导体基板100是第一导电类型的半导体基板。半导体DBR层160由交替堆叠的第一导电类型的两种类型的不同半导体层形成。可以在半导体基板100和半导体DBR层160之间布置作为第一导电类型的半导体层的缓冲层。阴极层101是第一导电类型的第一半导体层。p基极层102是与第一导电类型不同的第二导电类型的第二半导体层。n栅极层103的至少一部分是第一导电类型的第三半导体层。n栅极层103具有第一导电类型或i型的MQW结构161，并且具有作为第一导电类型的多个第五半导体层的间隔物层120和121。阳极层104是第二导电类型的第四半导体层。
当上述构造包括p基极层102和n栅极层103时，第一导电类型为n型，并且第二导电类型为p型。在这种情况下，层状结构具有按顺序形成在半导体基板上的半导体DBR层、n型第一半导体层(阴极层)、p型第二半导体层(p基极层)、第三半导体层(n栅极层)和p型第四半导体层(阳极层)。第三半导体(n栅极层)的至少一部分是n型并且具有n型或i型的MQW结构以及多个n型第五半导体层(间隔物层)。只要在第二半导体层(p基极层)和MQW结构之间存在至少一个第五半导体层(间隔物层)，第五半导体层就不一定需要具有多个层。
此外，根据本实施例的发光晶闸管可以具有如后述的各示例中所述的阳极电极、阴极电极和栅极电极。
此外，在本说明书中，i型半导体层是指非掺杂(未掺杂)的半导体层。术语“非掺杂(未掺杂)”是指在半导体层的生长期间没有故意掺杂用于控制导电类型的掺杂剂。优选地，i型半导体层中的掺杂剂浓度小于或等于1×1016cm-3。注意，即使在晶体生长期间没有引入掺杂剂原子，但是由于晶体生长，可能会有原子作为掺杂剂进入晶体中。在这种情况下，通过有意地引入表现出相同水平的相反导电类型的掺杂剂以进行抵消，可以实现载流子的数量实质上为少的状态(载流子浓度小于或等于1×1016cm-3)。非掺杂状态包括这样的状态。因此，在非掺杂的半导体层中重要的是，半导体中的载流子浓度优选小于或等于1×1016cm-3。
此外，半导体基板100和各半导体层不受特别限制，但是优选地由III-V族化合物半导体形成。作为III-V族化合物半导体，优选使用基于GaAs的材料、基于AlGaAs的材料、基于GaP的材料、基于GaAsP的材料、基于InP的材料、基于AlAs的材料或基于AlGaInP的材料。就发光波长而言，优选各半导体层包含基于GaAs的材料或基于AlGaAs的材料。此外，作为各半导体层中的特定掺杂剂元素，当各半导体层由作为III-V族半导体的基于AlGaAs的材料形成时，可以使用作为II族元素的Zn或Mg、作为IV族元素的C或Si、作为VI族元素的Se等。
接下来，将参考具体示例描述根据本实施例的发光晶闸管的各半导体层的细节。注意，各半导体层的构造不限于具体示例，并且可以采用各种构造。
半导体基板100是GaAs基板。半导体DBR层160具有层状结构，其中作为高折射率层的Al0.2GaAs层132和作为低折射率层的Al0.8GaAs层131成对并且两种层交替地堆叠。堆叠对的数量为20。Al0.2GaAs层132和Al0.8GaAs层131的每一层的光学膜厚度(光学厚度)是作为发光晶闸管的发光波长的780nm的四分之一。在此，光学膜厚度是通过将物理膜厚度乘以膜的折射率而获得的值。两种层具有相同的780nm的四分之一的光学膜厚度，但是由于折射率不同而具有不同的实际膜厚度。阴极层101由AlGaAs制成。p基极层102由Al0.22GaAs制成并且具有700nm的厚度和3×1017cm-3的掺杂浓度。间隔物层120和间隔物层121均由Al0.22GaAs制成并且掺杂浓度为2×1017cm-3。间隔物层120的厚度是100nm，并且间隔物层121的厚度是95nm。n栅极层103的厚度是包括布置在其中的MQW结构161、间隔物层120和间隔物层121的总共为350nm。阳极层104由AlGaAs制成。溢出抑制层105由Al0.8GaAs制成并且具有150nm的厚度。MQW结构161由交替堆叠的量子阱层220和具有比量子阱层220大的带隙的势垒层222形成。量子阱结构的基态的发光波长为780nm。带隙差△Eg为0.105eV，该带隙差△Eg是量子阱层220的带隙与夹着它的势垒层222的带隙之间的差。势垒层222和量子阱层220均由基于AlGaAs的材料形成。量子阱层220的厚度为6nm。MQW结构161的量子阱的数量为25。注意，在形成MQW结构161的势垒层222和量子阱层220中，量子阱的数量为量子阱层220的数量。
以这种方式，在根据本实施例的发光晶闸管中，MQW结构161的量子阱的数量是25。注意，MQW结构161的量子阱的数量不限于25，并且可以是大于或等于10的任何数量。
将更具体地描述在本实施例中选择25作为量子阱的数量的原因以及与之相关的问题。
通常，在图像形成设备中，用于曝光头等的发光元件的较高发光效率(相对于注入电流的发光量)是优选的。高发光效率具有各种优点。例如，通过减小获得某种光所需的供给电流，可以减少从图像形成设备内部的发光元件阵列部产生的热量。此外，通过增加每单位时间的光量，可以在更短的时段内形成潜像，结果，改善了打印速度。
在用于发光元件的构造的LED中，已经使用量子阱结构代替体有源层来改善发光效率。此外，在LED中，除了改善有源层中的发光效率之外，还已知以下构造：在相对于有源层在与发光侧相反的一侧设置反射镜，以增加从发光侧提取的发光量(光提取效率)。
因此，可以期望通过将引入LED中使用的反射镜的构造应用于具有用于改善光提取效率的量子阱结构的日本专利申请特开No.S63-196084的发光晶闸管中，来容易地改善光提取效率。然而，本发明人发现，即使使用反射镜，更具体地说，即使在日本专利申请特开No.S63-196084的构造中将LED中使用的半导体DBR层仅设置在半导体基板与装置功能层之间，这也不会导致像LED中那样显著改善光提取效率。半导体DBR层形成分布式布拉格反射器，该分布式布拉格反射器将由发光晶闸管发出的光反射至发光侧。此外，本发明人发现，即使解决了光提取效率的问题，也出现了次级问题。
关于半导体DBR层，在用于形成半导体DBR层的低折射率层和高折射率层的各个可用材料中存在约束。结果，在半导体DBR层中，高反射率的波长带受到限制，更具体地说，表现出超过反射率的最大值的50％的反射率的带(以下称为高反射带)受到限制。例如，在通常用于图像形成设备的780nm波长带中，高反射带的半峰全宽约为55nm。另一方面，当接通日本专利申请特开No.S63-196084中公开的具有发光晶闸管结构的晶闸管时，累积在量子阱的有源层中的载流子的密度变高，并且来自量子阱的发光带超过了上述的高反射带。结果，在发射到半导体DBR侧的光中，反射光的量减少。此外，在发光晶闸管的情况下，解决该问题的尝试引起新的次级问题，即在LED等中不会发生的操作电压显著增加的次级问题。
如上所述，在发光晶闸管中与LED的情况不同的问题发生的根本原因是在发光晶闸管中需要改善发光效率并首先维持其作为晶闸管的功能。此外，这是因为，由于LED和晶闸管作为电子装置以不同的原理操作，因此未施加在LED上的约束被施加在发光晶闸管上。
如上所述，在本实施例中，将量子阱的数量设定为10或更大，具体地为25个，从而在维持作为晶闸管的功能的同时，实现了发光晶闸管的发光效率的改善。
图1B示出了与在发光晶闸管中的量子阱中累积的载流子的密度对应的量子阱中的发光光谱以及半导体DBR层160的反射光谱。在图1B中，针对不同的载流子密度Nc的发光光谱由实线光谱表示，并且指示半导体DBR层160处的反射率(DBR反射率)的反射光谱由虚线光谱表示。
如图1B中所示，当载流子密度超过2×1018cm-3时，发光光谱从半导体DBR层160的高反射带超出是显著的。因此，在发光光谱超出的波长范围内，在半导体DBR层160处的反射效果显著减小，结果，由半导体DBR层160反射的光的比率减小。
图1C示出了在各波长下半导体DBR层160的反射率与发光强度的乘积的波长积分值Ir相对于图1B中所示的发光强度的波长积分值Ie的比率Ir/Ie。在图1C中所示的曲线图中，纵轴表示比率Ir/Ie，并且横轴表示在MQW结构161中累积的载流子的密度。比率Ir/Ie表示从MQW结构161发射到半导体DBR层160的光中的被半导体DBR层160反射的光量的比率。如果半导体DBR层160的反射光谱不具有波长依赖性并且处于某个恒定值，则比率Ir/Ie也为相同的恒定值。
从图1C可以看出，比率Ir/Ie随着载流子密度的增加而减小。例如，当载流子密度为1.6×1018cm-3时，波长积分值为0.61，而当载流子密度为2.6×1018cm-3时，波长积分值减小至0.55。即，即使在相同的半导体DBR层160的情况下，半导体DBR层160反射的光量的比率也减少10％。
图1D示出了作为发光晶闸管中的有源层的量子阱层220中的再耦合率和当晶闸管被接通时在量子阱中累积的载流子的密度相对于量子阱的数量的依赖性的计算结果。在图1D中所示的曲线图中，右纵轴表示有源层中的再耦合率，左纵轴表示载流子密度，并且横轴表示量子阱的数量。此外，指示再耦合率的曲线由虚线表示，并且指示载流子密度的曲线由实线表示。这里，有源层中的再耦合率是指有源层中再耦合的载流子的数量与当晶闸管被接通时累积载流子且发生导电性调制处的p基极层102和n栅极层103中再耦合的载流子的数量的比率。作为发光元件，期望该比率尽可能大。然而，接通晶闸管需要导电性调制，并且为此，在整个p基极层102和n栅极层103中需要存在所需数量的载流子。
从图1D可以看出，在如日本专利申请特开No.S63-196084中所公开的量子阱的数量为7时，载流子密度为2.31×1018cm-3。另一方面，在量子阱的数量为25时，载流子密度为1.59×1018cm-3。可以理解，如果量子阱的数量小于10，则与量子阱的数量大于或等于10的情况相比，载流子密度相对于量子阱的数量的改变增大。在本实施例中布置数量为日本专利申请特开No.S63-196084的量子阱的数量的三倍或更大的量子阱的原因是减小载流子密度，如图1D中所示。增加量子阱的数量的另一个原因是增加有源层中的再耦合率。随着量子阱的数量增加，有源层中的再耦合(主要是发光再耦合)的比率增加。即，期望波长的发光率增加，这也改善了发光效率。
下面将进一步描述使用仿真模型的计算结果。注意，作为仿真中的计算方案，将图1A的构造在堆叠方向上切成小网格，并对每个网格进行数值分析。与LED、激光二极管(LD)或发光晶体管不同，即使在阳极和阴极之间施加相同的电压，晶闸管也会根据注入到栅极的电流的历史而处于两种不同的状态。此外，在计算中也必须再现这两种状态。因此，为了计算这两种状态，在该计算中使用时间演化显式方法进行求解。表1和表2指示与本实施例不同的比较示例的计算结果。
表1是在p基极层与n栅极层之间布置有25个量子阱的MQW结构的构造的计算结果。当MQW结构布置在p基极层和n栅极层之间时，这导致晶闸管的断开状态不能被维持。即，这种情况导致即使在栅极中没有电流流动的状态下，当在阳极和阴极之间施加电压时，电流也开始在晶闸管中流动，并且晶闸管转变为导通状态。
表1
量子阱的数量 25
晶闸管导通/断开操作 NG
有源层中的再耦合率 0.68
载流子密度(x 10<sup>18</sup>cm<sup>-3</sup>)
表2是在p基极层内部布置有25个量子阱的MQW结构的构造的计算结果。在这种情况下，尽管可以维持断开状态，但是有源层内部的再耦合率为0.18。该值是比作为图1D中所示的25个量子阱处的值的0.701低74％的值。即，这种情况意味着载流子在量子阱层的外部再耦合，并且预期波长的发光率降低。
表2
量子阱的数量 25
晶闸管导通/断开操作 OK
有源层中的再耦合率 0.18
载流子密度(x 10<sup>18</sup>cm<sup>-3</sup>) 1.89
从表1和表2中所示的计算结果可以看出，优选将量子阱结构布置在n栅极层内部而不是p基极层，并且在引入半导体DBR层的发光晶闸管中，量子阱的数量大于或等于10。这种约束是没有施加在LED等上的发光晶闸管特有的约束。
在本实施例中，由于MQW结构被布置在n栅极层103内部并且量子阱的数量被设定为10或更大，因此可以在维持作为晶闸管的功能的同时改善发光晶闸管的发光效率。
注意，关于发光晶闸管和LED之间的具体区别，下面将描述普通LED的构造和特性。通常，LED被构造为使得量子阱结构布置在p型层和n型层之间，并且通过分别向MQW结构的两端注入空穴和电子来有效地发射光。同样对于量子阱层中的发光率，在p型层和n型层之间布置量子阱层，并且进一步采用所谓的双异质结构来对LED中的量子阱层尽可能多地进行局限。在双异质结构中，到量子阱结构外部的带隙尽可能多地增加，因此在实际的LED中，再耦合率是接近1.0的值。
如上所述，根据本实施例，可以在维持作为晶闸管的功能的同时，实现发光效率改善的发光晶闸管。
注意，尽管在本实施例中将MQW结构用作n栅极层内部的发光层，但是实施例不限于此。代替MQW结构，可以使用量子点等作为具有与量子阱相同或比量子阱窄的发光光谱宽度的有源层。同样在这种情况下，提供与本实施例相同的有益效果的设计是可能的。这同样适用于以下描述的其它示例，而不限于本实施例。
以下将通过说明发光晶闸管的具体层构造等来详细描述本发明的示例。
第一示例
图2是第一示例的发光晶闸管的元件截面图。在本示例的发光晶闸管中，n型GaAs缓冲层1001、半导体DBR层1160、阴极层1002、p基极层1003、n栅极层1004和阳极层1006按顺序堆叠在n型GaAs基板1000上。电流狭窄部1007形成在阳极层1006上，在电流狭窄部1007中部分地设置有电气开口(导电性比该开口的外周部高的区域)。对发光波长透明的透明导电层1008形成在电流狭窄部1007上。阳极电极1010形成在透明导电层1008上。阳极电极1010为环状电极(火焰状电极)，并被结构化为提取由n栅极层1004和p基极层1003发射的光。此外，栅极电极1011布置在n栅极层1004上。阴极电极1012布置在GaAs基板1000的背侧。
半导体DBR层1160具有层状结构，其中n型Al0.2GaAs层1032和n型Al0.8GaAs层1031成对，两种层交替地堆叠并且堆叠了20对。阴极层1002由n型Al0.6GaAs制成。p基极层1003由p型Al0.31GaAs制成，并且厚度为700nm，并且载流子浓度为2×1017cm-3。n栅极层1004由间隔物层1020、MQW结构1161和间隔物层1021的堆叠的三层而形成。n栅极层1004的厚度为350nm。间隔物层1020由n型Al0.31GaAs制成，并且厚度为100nm，并且载流子浓度为2×1017cm-3。MQW结构1161具有在780nm的基态的发光波长，并且具有量子阱层1024和夹着它的势垒层1022，其中这两种层之间的带隙差△Eg为0.21eV。势垒层1022和量子阱层1024中的每一个均由基于AlGaAs的材料形成。量子阱层1024的厚度为6nm。MQW结构1161的量子阱的数量为25。间隔物层1021由n型Al0.31GaAs制成，并且具有2×1017cm-3的载流子浓度和95nm的厚度。阳极层1006由p型Al0.4GaAs制成。
如上所述，其中部分地设置有电气开口的电流狭窄部1007形成在阳极层1006上，并且对发光波长透明的透明导电层1008形成在电流狭窄部1007上。该结构使得电流主要流到电流狭窄部1007的开口内部，并且实现了电流狭窄功能。但是，在本发明中，电流狭窄功能不需要受限于本示例的电流狭窄结构。例如，也可以通过使用后述的第三示例中所示的氧化狭窄结构等来获得本发明的有益效果。
在本示例中，在通过***电路(未示出)在阳极电极1010和阴极电极1012之间施加10V的电压的状态下，可以通过使电流在栅极电极1011中流动来使晶闸管接通。
根据本示例的构造，由量子阱层1024发射的光的波长带以较大的比率被包括在半导体DBR层1160的反射光谱的高反射带中。因此，根据本示例的构造，可以在维持作为晶闸管的功能的同时实现发光效率改善的发光晶闸管。
第二示例
图3是第二示例的发光晶闸管的元件截面图。在本示例的发光晶闸管中，n型GaAs缓冲层2001、半导体DBR层2160、阴极层2002、p基极层2003、n栅极层2004和阳极层2006按顺序堆叠在n型GaAs基板2000上。电流狭窄部2007形成在阳极层2006上，在电流狭窄部2007中部分地设置有电气开口(导电性该开口的外周部高的区域)。对发光波长透明的透明导电层2008形成在电流狭窄部2007上。阳极电极2010形成在透明导电层2008上。阳极电极2010为环状电极(火焰状电极)，并被结构化为提取由n栅极层2004和p基极层2003发射的光。此外，栅极电极2011布置在n栅极层2004上。阴极电极2012布置在GaAs基板2000的背侧。
半导体DBR层2160具有层状结构，其中n型Al0.2GaAs层2032和n型Al0.8GaAs层2031成对，两种层交替堆叠并且堆叠了20对。阴极层2002由n型Al0.6GaAs制成。p基极层2003由p型Al0.23GaAs制成，并且具有700nm的厚度和2×1017cm-3的载流子浓度。n栅极层2004由间隔物层2020、MQW结构2161和间隔物层2021的堆叠的三层而形成。n栅极层2004的厚度为350nm。间隔物层2020由n型Al0.23GaAs制成并且具有100nm的厚度和2×1017cm-3的载流子浓度。MQW结构2161具有在780nm的基态的发光波长，具有量子阱层2024和势垒层2022，其中，量子阱层2024和势垒层2022之间的带隙差△Eg为0.105eV，并且是非掺杂的。势垒层2022和量子阱层2024均由基于AlGaAs的材料形成。量子阱层2024的厚度为6nm。MQW结构2161的量子阱的数量为15。间隔物层2021由n型Al0.23GaAs制成并且具有2×1017cm-3的载流子浓度和95nm的厚度。阳极层2006由p型Al0.4GaAs制成。
在本示例中，量子阱层2024和夹着它的势垒层2022之间的带隙差△Eg小于第一示例的带隙差△Eg。这是为了解决由于上述实施例中描述的量子阱的数量增加而发生的次级问题。次级问题是操作电压的增加，即，维持晶闸管的导通状态所需的电压的增加。
表3示出了当日本专利申请特开No.S63-196084中公开的量子阱层与势垒层之间的带隙差△Eg为0.21eV并且量子阱的数量为7和25时，晶闸管的导通状态是否可以被表3中所示的阳极-阴极电压VAK维持的计算结果。阳极-阴极电压VAK是发光晶闸管的驱动电压。在表3中，“OK”指示晶闸管的导通状态被维持，并且“NG”指示晶闸管的导通状态没有被维持。
表3
Figure BDA0002397876310000131
从表3中所示的计算结果可以看出，当量子阱的数量从7增加到25时，维持晶闸管的导通状态所需的电压增加。其原因如下。也就是说，为了在晶闸管中产生导电性调制，需要在p基极层和n栅极层内部维持一定的载流子浓度。另一方面，由于当量子阱的数量增加时在量子阱层中再耦合的载流子的数量增加，因此需要更多电流以将载流子密度维持在一定水平，并且这需要施加较高的电压。以这种方式，维持晶闸管的导通状态所需的电压将增加。
表4示出了对于不同的阳极-阴极电压VAK，关于在量子阱层和势垒层之间具有各种带隙差△Eg的构造，当向栅极供应1mA的电流并且然后栅极电流减小到零时，导通状态是否可以被维持的计算结果。在表4中，“OK”指示导通状态被维持，并且“NG”指示导通状态没有被维持。
表4
Figure BDA0002397876310000132
Figure BDA0002397876310000141
从表4中所示的计算结果可以看出，对于△Eg＝0.21eV，在10V处导通状态被维持，但在2.5V处没有被维持。另一方面，可以看出，对于△Eg＝0.15eV，即使在2.5V处导通状态也被维持。
表5-1和表5-2指示当在VAK＝2.0V和2.5V并且△Eg＝0.05eV、0.105eV和0.15eV的相应条件下改变量子阱的数量时晶闸管的导通状态是否可以被维持的计算结果。表5-1指示在VAK＝2.0V的情况下的计算结果。表5-2指示在VAK＝2.5V的情况下的计算结果。在表5-1和5-2中，“OK”指示导通状态被维持，并且“NG”指示导通状态没有被维持。注意，计算是针对10、25、50、75和100的量子阱的数量。
表5-1 @VAK＝2.0V
Figure BDA0002397876310000142
表5-2 @VAK＝2.5V
Figure BDA0002397876310000143
从表5-2中所示的计算结果可以看出，在VAK＝2.5V处，对于△Eg＝0.15eV，在量子阱的数量高达50处导通状态可以被维持，对于△Eg＝0.105eV，在量子阱的数量高达75处导通状态可以被维持，并且对于△Eg＝0.05eV，在量子阱的数量高达100处导通状态可以被维持。此外，从表5-1中所示的计算结果可以看出，在VAK＝2.0V处，对于△Eg＝0.105eV，在量子阱的数量高达50处导通状态可以被维持，但是对于△Eg＝0.15eV，仅在量子阱的数量为10处导通状态可以被维持。
例如，以VAK＝7.5V操作发光晶闸管意味着需要外部地施加7.5V或更高的电压。另一方面，通常，低电压操作对于电子装置是优选的，并且施加到包括发光晶闸管的芯片的优选电压可以是例如5.0V、3.3V等。因此，优选VAK至少低于或等于上述电压。
即，从表3至表5-2中所示的计算结果可以理解以下几点。即，当以低于或等于5V的优选电压进行操作时，量子阱的数量不仅存在下限，而且还存在上限。此外，优选△Eg也处于特定范围内。
具体地，对于在VAK＝2.5V处的操作，优选地，△Eg小于或等于0.15eV，并且量子阱的数量小于或等于50。此外，如果△Eg小于或等于0.105eV，优选的是，量子阱的数量小于或等于75。
如上所讨论的，MQW结构2161的量子阱的数量优选地根据带隙差△Eg来设定，并且更优选地根据带隙差△Eg和作为驱动电压的阳极-阴极电压VAK来设定。
如上所述，在LED中，通常在双异质结构的设计思想下采用在可用半导体材料的约束范围内尽可能多地增加△Eg的设计。这是为了将载流子尽可能多地局限在量子阱中，并有效地引起自然再耦合。另一方面，就操作电压而言，即使增加的△Eg也不会影响操作电压。
另一方面，在发光晶闸管中，需要有效的发光和作为晶闸管的操作。此外，当将半导体DBR层引入发光晶闸管中以增加光提取效率时，如上所述，由于半导体DBR层的高反射带的限制，量子阱的数量存在下限值。此外，在发光晶闸管中，需要将MQW结构布置在与LED的情况下不同的位置处。此外，在发光晶闸管中，为了以优选的电压实现晶闸管操作，量子阱的数量具有上限值，△Eg优选在特定范围内，并且过量的数量和△Eg分别不是优选的。
在本示例中，作为实现上述两个目的的值的示例，△Eg为0.105eV并且量子阱的数量为15，即使在VAK为2.0V时，也可以维持晶闸管的导通状态。
如上所述，根据本示例的构造，可以在维持作为晶闸管的功能的同时实现发光效率改善的发光晶闸管。
第三示例
图4是第三示例的发光晶闸管的元件截面图。注意，由于本示例的构造与第二示例的构造类似，因此与第二示例相同的构件用相同的附图标记来标记，并且在本示例中将省略或简化其描述。
在本示例的发光晶闸管中，n型GaAs缓冲层2001、半导体DBR层2160、阴极层2002、p基极层2003、n栅极层2004和阳极层2006按顺序堆叠在n型GaAs基板2000上。另外，阳极电极2010隔着电流狭窄部2007和透明导电层2008形成在阳极层2006上。阳极电极2010为环状电极(火焰状电极)，并被结构化为提取由n栅极层2004和p基极层2003发射的光。此外，栅极电极2011布置在n栅极层2004上。阴极电极2012布置在GaAs基板2000的背侧。
阴极层2002由n型Al0.6GaAs制成。p基极层2003由p型Al0.23GaAs制成，并且具有700nm的厚度和2×1017cm-3的载流子浓度。n栅极层2004由间隔物层3019、MQW结构3161和间隔物层3022的堆叠的三层而形成。间隔物层3019由n型Al0.23GaAs制成，并且具有30nm的厚度和2×1017cm-3的载流子浓度。MQW结构3161具有在780nm的基态的发光波长，具有量子阱层3020和夹着它的势垒层3021，并且两种层之间的带隙差△Eg为0.105eV。势垒层3021和量子阱层3020均由基于AlGaAs的材料形成。量子阱层3020的厚度为6nm。MQW结构3161的量子阱的数量为25，并且整个MQW结构3161被以2×1017cm-3掺杂。间隔物层3022由n型Al0.23GaAs制成，并且具有2×1017cm-3的载流子浓度和30nm的厚度。
本示例与第二示例的不同之处在于，掺杂的MQW结构3161介于作为相同导电类型的半导体层的间隔物层3019和3022之间。
在LED或半导体激光器中，由量子阱等形成的有源层布置在介于p型层和n型层之间的一部分中，并且空穴和电子分别注入到两侧。因此，两种载流子存在最多的部分位于介于p型层和n型层之间的部分处。因此，结果，如上所述，在p型层和n型层之间布置了有源层，并且设计了有效的发光。
另一方面，在发光晶闸管的情况下，即使掺杂了量子阱层并且在厚度为350nm的掺杂层内部设置MQW结构，也可以累积包括空穴的载流子，并且可以维持与第二示例的发光效率一样高的发光效率。这是因为，与LED不同，晶闸管转变为在栅极层和基极层中引起导电性调制，从而空穴和电子这两种载流子累积，因此即使当在n栅极层内部设置量子阱层时也可以累积这两种载流子的导通状态下的状态。以这种方式，在发光晶闸管中，通过基于与LED或半导体激光器的情况不同的设计思想来设计有源层等的位置，可以优化晶闸管特性和发光特性。
如上所述，根据本示例的构造，可以在维持作为晶闸管的功能的同时实现发光效率改善的发光晶闸管。
第四示例
图5是第四示例的发光晶闸管的元件截面图。在本示例中，将p型GaAs基板用作半导体基板。因此，本示例与上述第一至第三示例在堆叠层的顺序、一些层的导电类型的类型等方面有所不同。
在本示例的发光晶闸管中，p型GaAs缓冲层4002、p型半导体DBR层4030、电流狭窄层4005、n基极层4004、p栅极层4003和阴极层4006按顺序堆叠在p型GaAs基板4001上。电流狭窄层4005还用作阳极层。在阴极层4006上形成有阴极电极4010。在p栅极层4003上形成有栅极电极4011。此外，在GaAs基板4001的背侧布置有阳极电极4012。
在本示例中，层状结构具有按顺序形成在半导体基板上的p型第一半导体层(阳极层)、第二半导体层(n基极层)、p型第三半导体层(p栅极层)和n型第四半导体层(阴极层)。此外，在本示例中，第二半导体层(n基极层)的至少一部分是n型，设置了n型或i型的MQW结构，并且设置了多个n型第五半导体层(间隔物层)。第五半导体层不一定需要具有多个层，并且在第一半导体层(阳极层)和MQW结构之间存在至少一个第五半导体层(间隔物层)。
在半导体DBR层4030中，由p型Al0.8GaAs制成的低折射率层4031和由p型Al0.3GaAs制成的高折射率层4032交替地堆叠。低折射率层4031和高折射率层4032的每一层的光学膜厚度(光学厚度)是发光晶闸管的780nm的发光波长的四分之一。由于低折射率层4031和高折射率层4032具有不同的折射率，所以这两种层具有相同的光学膜厚度，即780nm的四分之一，但是具有不同的实际膜厚度。低折射率层4031包括16层，并且高折射率层4032包括15层。半导体DBR层4030的掺杂浓度是均匀的并且是1×1018cm-3。
电流狭窄层4005由p型Al0.98GaAs制成，并且被结构化为使得电流由于从水平方向的氧化而仅在中心的一部分中流动。由此，电流可以集中到中心部分。电流狭窄层4005还用作阳极层。
电流狭窄层4005上的n基极层4004被构造为使得间隔物层4020、其中交替地堆叠了15个量子阱层4022和14个势垒层4023的MQW结构4161、以及间隔物层4021被按顺序堆叠。势垒层4023由Al0.23GaAs制成。另一方面，量子阱层4022被结构化为具有8nm的厚度的所谓的量子阱结构，并且基态的发光波长是780nm。MQW结构4161介于间隔物层4020和间隔物层4021之间。间隔物层4020由n型Al0.23GaAs制成，并且厚度为100nm并且载流子浓度为2×1017cm-3。间隔物层4021由n型Al0.23GaAs制成，并且厚度为50nm并且载流子浓度为2×1017cm-3。
在本示例中，在形成发光晶闸管的半导体层的构造中，在用作发光层的p栅极层4003与上电极(阴极电极4010)之间布置有n型半导体层(阴极层4006)。这样的构造使得从上电极(阴极电极4010)注入的电流能够在n型半导体层(阴极层4006)中在水平方向(从电极正下方的部分到元件中心的方向)上流动。通常，由于在n型半导体中载流子的迁移率比在p型半导体中高，所以可以减小在水平方向上流动的电流的电阻。从而，还可以改善当从上方观察发光晶闸管时的发光均匀性。另一方面，当将n型基板用作半导体基板时，由于晶闸管具有p-n-p-n结构，所以最上部是p型，并且无法获得当上述n型半导体基板用作最上层时获得的有益效果。
与本示例一样，可以通过使用p型半导体基板来形成发光晶闸管。同样在本示例中，可以以与第一示例至第三示例中相同的方式设定MQW结构4161的量子阱的数量。
注意，尽管在本示例中使用p型GaAs基板，但是可以将形成本示例的发光晶闸管的每个半导体层的导电类型改变为相反类型。具体地，如本文所使用的表述“将导电类型改变为相反类型”是指将p型GaAs基板改变为n型GaAs基板，将基板上方的每个p型层替换为n型，并且将每个n型层替换为p型。
此外，尽管在第一示例至第三示例中使用n型GaAs基板，但是通过将在每个示例中描述的形成发光晶闸管的每个半导体层的导电类型改变为相反类型，可以与第四示例一样修改其中第四半导体层是n型半导体层的构造。具体地，如本文所使用的表述“将导电类型改变为相反类型”是指将n型GaAs基板改变为p型GaAs基板，将基板上方的每个n型层替换为p型，并且将每个p型层替换为n型。利用这种构造，半导体层状结构的最上层可以是n型，并且可以获得与第四示例相同的有益效果。
第五示例
本示例涉及使用第二示例的发光晶闸管的电子照相***(图像形成设备)。注意，代替第二示例的发光晶闸管，第一示例、第三示例和第四示例中的任何一个的发光晶闸管可以与本示例一样用于构造电子照相***。
图6A、图6B和图6C是示意性地示出其上安装有表面发光元件阵列芯片组5001的印刷电路板5002的图。图6A是示出印刷电路板5002的其上安装有表面发光元件阵列芯片组5001的面(以下称为“表面发光元件阵列安装面”)的图。图6B是示出印刷电路板5002的作为与表面发光元件阵列安装面相反的面的面(以下称为“表面发光元件阵列非安装面”)的图。
如图6A中所示，在本示例中，表面发光元件阵列芯片组5001由29个表面发光元件阵列芯片C1至C29形成。表面发光元件阵列芯片组5001安装在印刷电路板5002的表面发光元件阵列安装面上。表面发光元件阵列芯片C1至C29以交错的方式在印刷电路板5002上布置成两行。表面发光元件阵列芯片C1至C29的每行沿着印刷电路板5002的纵向方向布置。
表面发光元件阵列芯片C1至C29中的每个具有516个发光点，并且具有对应于相应发光点的516个发光晶闸管。每个发光晶闸管具有第二示例的结构。在表面发光元件阵列芯片C1至C29中的每个中，516个发光晶闸管在芯片的纵向方向上以预定间距一维地排列。相邻的发光晶闸管通过元件隔离槽隔离。即，可以将表面发光元件阵列芯片C1至C29称为多个发光晶闸管被一维地排列的发光晶闸管阵列。在该示例中，相邻的发光晶闸管之间的间距为21.16μm，其对应于1200dpi的分辨率的间距。此外，芯片中的516个发光点的两端之间的距离约为
Figure BDA0002397876310000201
如图6B中所示，驱动表面发光元件阵列芯片C1至C15的驱动单元5003a和驱动表面发光元件阵列芯片C16至C29的驱动单元5003b布置在表面发光元件阵列非安装面上的连接器5005的两侧。从图像控制器单元5415(未示出)控制驱动单元5003a和5003b的信号线、电源和地线连接到连接器5005。此外，表面发光元件阵列非安装面上的驱动单元5003a和5003b分别经由布线5004a和5004b连接到连接器5005。用于驱动表面发光元件阵列芯片的布线从驱动单元5003a和5003b穿过印刷电路板5002的内层，并分别连接到表面发光元件阵列芯片C1至C15和表面发光元件阵列芯片C16至C29。
图6C示出了表面发光元件阵列芯片C28和表面发光元件阵列芯片C29之间的边界部分的视图。用于输入控制信号的线接合焊盘5040和5050分别布置在表面发光元件阵列芯片C28和C29的端部。表面发光元件阵列芯片C28和C29的传送单元5042和5052以及发光晶闸管5041和5051分别由从线接合焊盘5040和5050输入的信号驱动。同样，在表面发光元件阵列芯片之间的边界部分中，发光晶闸管5041和5051的纵向方向上的间距为21.16μm，对应于1200dpi的分辨率的间距。
由于每一芯片具有516个发光点的29个表面发光元件阵列芯片C1至C29排列在印刷电路板5002上，因此在整个表面发光元件阵列芯片组5001中的可以被致使发光的晶闸管的数量为14,964。另外，该示例的表面发光元件阵列芯片组5001进行曝光的宽度约为
Figure BDA0002397876310000211
Figure BDA0002397876310000212
通过使用其上安装有表面发光元件阵列芯片组5001的曝光头，可以形成与这种宽度相对应的图像。
接下来，将描述其上安装有上述表面发光元件阵列芯片组5001的曝光头5106。当对感光鼓5102执行曝光并且在感光鼓5102上形成静电潜像时，可以优选地使用本示例的曝光头5106。但是，曝光头5106的用途不受特别限制，并且曝光头5106例如可以用作线扫描仪的光源。
曝光头5106具有表面发光元件阵列芯片组5001、其上实施有表面发光元件阵列芯片组5001的印刷电路板5002、以及棒状透镜阵列(rod lens array)5203。此外，曝光头5106具有支撑棒状透镜阵列5203和印刷电路板5002的壳体(支撑构件)5204。
棒状透镜阵列5203是收集来自表面发光元件阵列芯片组5001的光的光学***。曝光头5106将来自表面发光元件阵列芯片组5001的每个发光晶闸管的光收集到棒状透镜阵列5203上。由棒状透镜阵列5203收集的光被发射到感光鼓5102上。
图7A和图7B示出了曝光头5106相对于感光鼓5102的布置以及其中来自曝光头5106的光被捕获在感光鼓5102的表面上的视图。曝光头5106被布置以面对感光鼓5102。曝光头5106和感光鼓5102中的每一个通过附接构件(未示出)附接至图像形成设备以供使用。
优选地，曝光头5106被构造为在每个光点处执行焦点调整和光量调整，使得在工厂中对单个曝光头执行组装和调整操作，并且当附接至图像形成设备时光收集位置位于适当位置处。在此，部件被布置为使得感光鼓5102与棒状透镜阵列5203之间的距离以及棒状透镜阵列5203与表面发光元件阵列芯片组5001之间的距离形成预定的间隙。从而，来自曝光头5106的光被捕获在感光鼓5102上。因此，在焦点调整中，调整棒状透镜阵列5203的附接位置，使得棒状透镜阵列5203和表面发光元件阵列芯片组5001之间的距离是期望值。此外，在光量调整中，顺序地致使发光晶闸管发光，并且调整每个发光晶闸管处的驱动电流，以使得经由棒状透镜阵列5203校正的光为预定光量。
接下来，将参考图8描述本示例的图像形成设备。图8是示出本示例的图像形成设备的构造的图。
本示例的图像形成设备是使用曝光头5106的电子照相图像形成设备。本示例的该图像形成设备具有扫描仪单元5100、成像单元5103、定影单元5104、片材进给/输送单元5105以及控制这些部件的图像形成控制单元(未示出)。
扫描仪单元5100向放置在文件台上的文件发光，以光学地读取文件的图像，并将该图像转换为电信号以创建图像数据。
成像单元5103具有通过使用电子照相处理执行显影的多个显影单元。每个显影单元具有感光鼓5102、曝光头5106、充电器5107和显影器5108。显影单元可以是容纳用于对调色剂图像显影的构造的处理盒。在这种情况下，优选地，处理盒相对于图像形成设备的主体是可移除的。
感光鼓5102是在其上形成静电潜像的图像载体。感光鼓5102被旋转驱动并且由充电器5107充电。
曝光头5106用于与图像数据相对应的光照射感光鼓5102，并在感光鼓5102上形成静电潜像。具体地，曝光头5106通过棒状透镜阵列5203将从表面发光元件阵列芯片组5001的芯片面产生的光收集到感光鼓5102上，并在感光鼓5102上形成与图像数据相对应的静电潜像。
显影器5108将调色剂(显影剂)供应到形成在感光鼓5102上的静电潜像以进行显影。调色剂被容纳在容纳单元中。优选地，容纳调色剂的容纳单元被包括在显影单元中。显影的调色剂图像(显影剂图像)被转印在诸如在转印带5111上输送的片材之类的记录介质上。
本示例的图像形成设备具有四个显影单元(显影站)，这些显影单元通过使用一系列电子照相处理进行显影，并且通过从每个显影单元转印调色剂图像来形成期望的图像。四个显影单元具有不同颜色的相应调色剂。具体地，以青色(C)、品红色(M)、黄色(Y)和黑色(K)的顺序排列的四个显影单元在从青色的成像操作开始经历了预定时间段之后依次进行品红色、黄色和黑色的成像操作。
片材进给/输送单元5105从壳体内片材进给单元5109a和5109b、外部片材进给单元5109c以及旁路片材进给单元5109d中的被预先指令的片材进给单元进给片材。进给的纸张被输送到对齐辊5110。
对齐辊5110在转印带5111上输送片材，以使得形成在上述成像单元5103中的调色剂图像被转印在片材上。
光学传感器5113被布置以面对转印带5111的被转印调色剂图像的面，并对打印在转印带5111上的测试图进行位置检测，以便计算显影单元之间的色偏。此处计算出的色偏被发送到图像控制器单元(未示出)并用于校正每种颜色的图像位置。该控制使没有色偏的全彩色调色剂图像被转印到片材上。
定影单元5104结合了多个辊和诸如卤素加热器的热源，使用热和压力将调色剂溶解并定影在已经从转印带5111转印了调色剂图像的片材上，并且通过使用片材排出辊5112从图像形成设备中排出片材。
图像形成控制单元(未示出)连接到多功能打印机(MFP)控制单元，该多功能打印机控制单元控制包括图像形成设备的整个MFP并根据来自MFP控制单元的指令进行控制。此外，图像形成控制单元提供指令，使得在管理上述扫描仪单元5100、成像单元5103、定影单元5104和片材进给/输送单元5105的状态同时，整体可以维持协调以平稳地操作。
在如上所述的使用曝光头的图像形成设备中，由于要使用的部件数量少，因此与通过使用多边形马达对激光束偏振并扫描的激光扫描型图像形成设备相比，这有助于减小设备的尺寸或降低设备的成本。
根据本发明的一个方面，可以在维持作为晶闸管的功能的同时实现发光效率改善的发光晶闸管。
尽管已经参考示例性实施例描述了本发明，但是应当理解，本发明不限于所公开的示例性实施例。所附权利要求的范围应被赋予最宽泛的解释，以涵盖所有这样的修改以及等同的结构和功能。

Claims (20)

1.一种发光晶闸管，其特征在于所述发光晶闸管包括层状结构，所述层状结构在半导体基板上按顺序具有半导体DBR层、第一导电类型的第一半导体层、第二导电类型的第二半导体层、第三半导体层和第二导电类型的第四半导体层，
其中，所述第三半导体层具有第一导电类型的至少一个第五半导体层和多量子阱结构，
其中，所述第五半导体层存在于所述第二半导体层和所述多量子阱结构之间，
其中，所述多量子阱结构由势垒层和量子阱层形成，以及
其中，所述量子阱层的数量大于或等于10。
2.根据权利要求1所述的发光晶闸管，其中，所述第三半导体层具有存在于所述多量子阱结构与所述第四半导体层之间的第一导电类型的另一第五半导体层。
3.根据权利要求1或2所述的发光晶闸管，其中，所述量子阱层的数量是根据作为所述势垒层的带隙与所述量子阱层的带隙之间的差的带隙差来设定的。
4.根据权利要求3所述的发光晶闸管，
其中，所述带隙差小于或等于0.15eV，以及
其中，所述量子阱层的数量小于或等于50。
5.根据权利要求3所述的发光晶闸管，
其中，所述带隙差小于或等于0.105eV，以及
其中，所述量子阱层的数量小于或等于75。
6.根据权利要求3所述的发光晶闸管，其中，所述量子阱层的数量是根据所述带隙差和驱动电压来设定的。
7.根据权利要求1或2所述的发光晶闸管，其中，所述多量子阱结构为第一导电类型或i型。
8.根据权利要求1或2所述的发光晶闸管，其中，所述半导体基板是GaAs基板。
9.根据权利要求1或2所述的发光晶闸管，其中，所述半导体基板为n型或p型的导电类型。
10.根据权利要求1或2所述的发光晶闸管，其中，所述第二半导体层和所述第三半导体层由基于AlGaAs的材料形成。
11.一种发光晶闸管阵列，其特征在于所述发光晶闸管阵列包括根据权利要求1至10中的任一项所述的多个发光晶闸管，
其中，所述多个发光晶闸管一维地排列。
12.一种曝光头，其特征在于所述曝光头包括：
根据权利要求11所述的发光晶闸管阵列；以及
收集来自所述发光晶闸管阵列的光的光学***。
13.一种图像形成设备，其特征在于所述图像形成设备包括：
图像载体；
充电单元，对所述图像载体的表面充电；
曝光头，使由所述充电单元充电的所述图像载体的表面曝光并在所述图像载体的表面上形成静电潜像；
显影单元，对由所述曝光头形成的所述静电潜像进行显影；以及
转印单元，将由所述显影单元显影的图像转印到记录介质上，
其中，所述曝光头具有根据权利要求11所述的发光晶闸管阵列。
14.一种发光晶闸管，其特征在于所述发光晶闸管包括层状结构，所述层状结构在半导体基板上按顺序具有半导体DBR层、第一导电类型的第一半导体层、第二半导体层、第一导电类型的第三半导体层以及第二导电类型的第四半导体层，
其中，所述第二半导体层具有第二导电类型的至少一个第五半导体层和多量子阱结构，
其中，所述第五半导体层存在于所述第一半导体层和所述多量子阱结构之间，
其中，所述多量子阱结构由势垒层和量子阱层形成，以及
其中，所述量子阱层的数量大于或等于10。
15.根据权利要求14所述的发光晶闸管，其中，所述半导体基板是GaAs基板。
16.根据权利要求14或15所述的发光晶闸管，其中，所述半导体基板为n型或p型的导电类型。
17.根据权利要求14或15所述的发光晶闸管，其中，所述第二半导体层和所述第三半导体层由基于AlGaAs的材料形成。
18.一种发光晶闸管阵列，其特征在于所述发光晶闸管阵列包括根据权利要求14至17中的任一项所述的多个发光晶闸管，
其中，所述多个发光晶闸管一维地排列。
19.一种曝光头，其特征在于所述曝光头包括：
根据权利要求18所述的发光晶闸管阵列；以及
收集来自所述发光晶闸管阵列的光的光学***。
20.一种图像形成设备，其特征在于所述图像形成设备包括：
图像载体；
充电单元，对所述图像载体的表面充电；
曝光头，对由所述充电单元充电的所述图像载体的表面进行曝光并在所述图像载体的表面上形成静电潜像；
显影单元，对由所述曝光头形成的所述静电潜像进行显影；以及
转印单元，将由所述显影单元显影的图像转印到记录介质上，
其中，所述曝光头具有根据权利要求18所述的发光晶闸管阵列。
CN202010137778.2A 2019-03-06 2020-03-03 发光晶闸管、发光晶闸管阵列、曝光头和图像形成设备 Active CN111668350B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-040659 2019-03-06
JP2019040659A JP7242349B2 (ja) 2019-03-06 2019-03-06 発光サイリスタ、発光サイリスタアレイ、露光ヘッド、および画像形成装置

Publications (2)

Publication Number Publication Date
CN111668350A true CN111668350A (zh) 2020-09-15
CN111668350B CN111668350B (zh) 2024-04-02

Family

ID=72335679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010137778.2A Active CN111668350B (zh) 2019-03-06 2020-03-03 发光晶闸管、发光晶闸管阵列、曝光头和图像形成设备

Country Status (3)

Country Link
US (1) US11145784B2 (zh)
JP (1) JP7242349B2 (zh)
CN (1) CN111668350B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841805B2 (en) * 1999-10-08 2005-01-11 Mccann & Associates, Inc. Method for generating mid-infrared light
US20050127391A1 (en) * 2001-11-05 2005-06-16 Nichia Corporation Semiconductor element
CN102104095A (zh) * 2009-12-22 2011-06-22 Lg伊诺特有限公司 发光器件、发光器件封装、制造发光器件的方法和照明***
JP2011155219A (ja) * 2010-01-28 2011-08-11 Fuji Xerox Co Ltd 発光サイリスタ、プリントヘッド及び画像形成装置
US20120327422A1 (en) * 2011-06-21 2012-12-27 Canon Kabushiki Kaisha Semiconductor optical integrated device and optical coherence tomographic imaging apparatus provided with the semiconductor optical integrated device
JP2013065591A (ja) * 2011-09-15 2013-04-11 Fuji Xerox Co Ltd 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
US8803274B2 (en) * 2009-07-15 2014-08-12 Sumitomo Electric Industries, Ltd. Nitride-based semiconductor light-emitting element
JP2016039317A (ja) * 2014-08-08 2016-03-22 富士ゼロックス株式会社 半導体発光素子、光源ヘッド、および画像形成装置
JP2016039338A (ja) * 2014-08-11 2016-03-22 富士ゼロックス株式会社 発光サイリスタ、光源ヘッド、および画像形成装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760892B2 (ja) 1987-02-09 1995-06-28 日本電気株式会社 ｐｎｐｎ光サイリスタ
JP2000101199A (ja) * 1998-09-24 2000-04-07 Kdd Corp 量子井戸構造及び半導体素子
JP3969182B2 (ja) * 2002-05-23 2007-09-05 日立電線株式会社 半導体発光素子
CN109473510B (zh) 2017-09-07 2022-05-13 佳能株式会社 发光晶闸管、发光晶闸管阵列、曝光头和图像形成设备

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841805B2 (en) * 1999-10-08 2005-01-11 Mccann & Associates, Inc. Method for generating mid-infrared light
US20050127391A1 (en) * 2001-11-05 2005-06-16 Nichia Corporation Semiconductor element
US8803274B2 (en) * 2009-07-15 2014-08-12 Sumitomo Electric Industries, Ltd. Nitride-based semiconductor light-emitting element
CN102104095A (zh) * 2009-12-22 2011-06-22 Lg伊诺特有限公司 发光器件、发光器件封装、制造发光器件的方法和照明***
JP2011155219A (ja) * 2010-01-28 2011-08-11 Fuji Xerox Co Ltd 発光サイリスタ、プリントヘッド及び画像形成装置
US20120327422A1 (en) * 2011-06-21 2012-12-27 Canon Kabushiki Kaisha Semiconductor optical integrated device and optical coherence tomographic imaging apparatus provided with the semiconductor optical integrated device
JP2013065591A (ja) * 2011-09-15 2013-04-11 Fuji Xerox Co Ltd 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
JP2016039317A (ja) * 2014-08-08 2016-03-22 富士ゼロックス株式会社 半導体発光素子、光源ヘッド、および画像形成装置
JP2016039338A (ja) * 2014-08-11 2016-03-22 富士ゼロックス株式会社 発光サイリスタ、光源ヘッド、および画像形成装置

Also Published As

Publication number Publication date
US20200287073A1 (en) 2020-09-10
CN111668350B (zh) 2024-04-02
JP7242349B2 (ja) 2023-03-20
JP2020145308A (ja) 2020-09-10
US11145784B2 (en) 2021-10-12

Similar Documents

Publication Publication Date Title
CN108428715B (zh) 发光部件、发光装置和图像形成装置
CN108369976B (zh) 发光部件、打印头和图像形成设备
US7948004B2 (en) Light source head and image forming apparatus
US10644198B2 (en) Light-emitting element, light-emitting element array, exposure head, and image formation apparatus
US9059362B2 (en) Light emitting element, light emitting element array, optical writing head, and image forming apparatus
JP7171172B2 (ja) 発光素子、発光素子アレイ、露光ヘッド、および、画像形成装置
US20130049027A1 (en) Light emitting element, light emitting element array, optical writing head, and image forming apparatus
CN109473510B (zh) 发光晶闸管、发光晶闸管阵列、曝光头和图像形成设备
JP5327376B2 (ja) 発光素子、自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置
JP2013168581A (ja) 発光サイリスタ、光源ヘッド、及び画像形成装置
US8564013B2 (en) Light-emitting thyristor, light source head, and image forming apparatus
US10554846B2 (en) Light-emitting component, printhead, image forming apparatus, and method for manufacturing light-emitting component
US11275322B2 (en) Semiconductor light emitting device having a shift thyrister with a laminated structure, exposure head, and image forming apparatus
JP7268972B2 (ja) 発光サイリスタ、発光サイリスタアレイ、露光ヘッド、および画像形成装置
JP5257547B2 (ja) 自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置
CN111668350B (zh) 发光晶闸管、发光晶闸管阵列、曝光头和图像形成设备
CN111095701B (zh) 发光部件、打印头、图像形成装置以及光照射装置
US11009804B2 (en) Semiconductor light-emitting device, exposure head, and image forming apparatus
JP2016152244A (ja) 発光素子、発光素子アレイ、光書込みヘッドおよび画像形成装置
US20200319573A1 (en) Semiconductor light-emitting device, exposure head, and image forming apparatus
JP7245101B2 (ja) 半導体発光装置、露光ヘッド及び画像形成装置
JP5299554B2 (ja) 自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置
JP7021484B2 (ja) 発光部品、プリントヘッド及び画像形成装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant