CN111640675A - 一种***级封装方法 - Google Patents
一种***级封装方法 Download PDFInfo
- Publication number
- CN111640675A CN111640675A CN202010469116.5A CN202010469116A CN111640675A CN 111640675 A CN111640675 A CN 111640675A CN 202010469116 A CN202010469116 A CN 202010469116A CN 111640675 A CN111640675 A CN 111640675A
- Authority
- CN
- China
- Prior art keywords
- main chip
- forming
- layer
- conductive
- functional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000000465 moulding Methods 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 230000001681 protective effect Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 3
- 230000005611 electricity Effects 0.000 abstract description 3
- 238000005538 encapsulation Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 31
- 239000000758 substrate Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- UQMRAFJOBWOFNS-UHFFFAOYSA-N butyl 2-(2,4-dichlorophenoxy)acetate Chemical compound CCCCOC(=O)COC1=CC=C(Cl)C=C1Cl UQMRAFJOBWOFNS-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 238000000018 DNA microarray Methods 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4885—Wire-like parts or pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本申请公开了一种***级封装方法，该方法包括：在主芯片的功能面上的连接焊盘上形成导电件并在主芯片的侧面和功能面形成塑封层，且导电件的一端从塑封层中露出；利用打线的方式将导电件的一端与第一封装模块电连接。通过上述方式，本申请能够将主芯片的功能面保护在塑封层之下，提高主芯片表面的气密性，导电件与主芯片的功能面上的连接焊盘电连接并与第一封装模块电连接，提高连接的可靠性。
Description
技术领域
本申请涉及半导体封装技术领域，特别是涉及一种***级封装方法。
背景技术
现有的***级封装中，会对将多个具有不同功能和采用不同工艺制备的有源元件或无源元件先做封装，制成封装模块后再与芯片利用打线的方式连接，并在芯片功能面上打线的键合点上点胶，但是点胶处的强度以及气密性较差，受应力和水汽的影响很大，可靠性较低。
发明内容
本申请主要解决的技术问题是提供一种***级封装方法，能够将主芯片的功能面保护在塑封层之下，提高主芯片表面的气密性，导电件与主芯片的功能面上的连接焊盘电连接并与第一封装模块电连接，提高连接的可靠性。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种***级封装方法，该方法包括：在主芯片的功能面上的连接焊盘上形成导电件并在所述主芯片的侧面和功能面形成塑封层，且所述导电件的一端从所述塑封层中露出；利用打线的方式将所述导电件的所述一端与第一封装模块电连接。
其中，所述在主芯片的功能面上的连接焊盘上形成导电件并在所述主芯片的侧面和功能面形成塑封层，包括：在所述主芯片的功能面形成光刻胶，并在所述光刻胶对应所述连接焊盘的位置开设第一开口；在所述第一开口内形成所述导电件；去除所述光刻胶；在所述主芯片的侧面和所述导电件的侧面形成所述塑封层，且所述导电件的一端从所述塑封层中露出。
其中，所述在所述主芯片的侧面和所述导电件的侧面形成所述塑封层，包括：在所述主芯片侧面和功能面上形成所述塑封层，且所述塑封层覆盖所述导电件；研磨所述塑封层远离所述主芯片的功能面一侧以使所述塑封层与所述导电件齐平，所述导电件从所述塑封层中露出。
其中，所述导电件为导电柱。
其中，所述在主芯片的功能面上的连接焊盘上形成导电件并在所述主芯片的侧面和功能面形成塑封层，包括：在所述主芯片的侧面和所述功能面上形成所述塑封层，并在所述塑封层对应所述连接焊盘的位置开设第二开口；在所述第二开口内形成所述导电件。
其中，所述在所述第二开口内形成所述导电件，包括：在所述第二开口内以及与所述第二开口邻近的所述塑封层的表面形成溅射金属层；在对应所述第二开口位置处的所述溅射金属层上形成导电柱；蚀刻去除位于所述塑封层表面的所述溅射金属层；其中，所述导电件包括所述导电柱以及位于所述导电柱下方的所述溅射金属层。
其中，所述在主芯片的功能面上的连接焊盘上形成导电件并在所述主芯片的侧面和功能面形成塑封层之后，包括：对所述导电件的所述一端表面进行处理，以使所述一端表面更柔软进而便于打线。
其中，所述在主芯片的功能面上的连接焊盘上形成导电件并在所述主芯片的侧面和功能面形成塑封层之前，包括：将至少一个所述主芯片的非功能面黏贴在载板上；所述利用打线的方式将所述导电件的所述一端与第一封装模块电连接之前，包括：去除所述载板。
其中，当所述载板上黏贴有至少两个所述主芯片时，所述去除所述载板之后，还包括：切割掉相邻的所述主芯片之间的部分所述塑封层，以获得包含单个所述主芯片、所述导电件和所述塑封层的第一封装体。
其中，该***级封装方法，还包括：在所述第一封装体和所述第一封装模块的***设置保护壳，以使所述第一封装体和所述第一封装模块容置于所述保护壳内。
本申请的有益效果是：本申请将主芯片保护在塑封层下，使主芯片的功能面不直接裸露，提高了主芯片功能面的气密性，并且在主芯片功能面上的连接焊盘上形成导电件，利用打线的方式将导电件与已经预先封装的第一封装模块电连接，提高了打线连接后结构的稳定性，降低了应力的影响，使连接更可靠。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本申请***级封装方法一实施方式的流程示意图；
图2是图1中步骤S101对应的一实施方式的结构示意图；
图3是图1中步骤S101对应的一实施方式的流程示意图；
图4a是图3中步骤S201对应的一实施方式的结构示意图；
图4b是图3中步骤S202对应的一实施方式的结构示意图；
图4c是图3中步骤S203对应的一实施方式的结构示意图；
图5是图3中步骤S204对应的一实施方式的流程示意图；
图6a是图5中步骤S301对应的一实施方式的结构示意图；
图6b是图5中步骤S302对应的一实施方式的结构示意图；
图7是图1中步骤S101对应的另一实施方式的流程示意图；
图8a是图7中步骤S401对应的一实施方式的结构示意图；
图8b是图7中步骤S402对应的一实施方式的结构示意图；
图9是图7中步骤S402对应的一实施方式的流程示意图；
图10a是图9中步骤S501对应的一实施方式的结构示意图；
图10b是图9中步骤S502对应的一实施方式的结构示意图；
图11是图1中步骤S102对应的一实施方式的结构示意图；
图12是本申请***级封装方法另一实施方式的流程示意图；
图13a是图12中步骤S601对应的一实施方式的结构示意图；
图13b是图12中步骤S602对应的一实施方式的结构示意图；
图13c是图12中步骤S603对应的一实施方式的结构示意图；
图13d是图12中步骤S604对应的一实施方式的结构示意图；
图13e是图12中步骤S604之后对应的一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，图1是本申请***级封装方法一实施方式的流程示意图，该方法包括：
步骤S101：在主芯片的功能面上的连接焊盘上形成导电件并在主芯片的侧面和功能面形成塑封层，且导电件的一端从塑封层中露出。
具体地，请参阅图2，图2是图1中步骤S101对应的一实施方式的结构示意图，主芯片10的两侧以及其功能面上设有塑封层14，主芯片10功能面上的电路结构(图未示)被覆盖在塑封层14之下，主芯片10非直接裸露的状态，其气密性和防水等级都得到提高，此外主芯片10表面的连接焊盘(图未示)设有导电件12，且导电件12与主芯片10上的连接焊盘电连接，其一端表面从塑封层14中露出，以用于塑封层14下的主芯片10与其他电气元件电连接。
在一应用方式中，请参阅图3，图3是图1中步骤S101对应的一实施方式的流程示意图，步骤S101具体包括：
步骤S201：在主芯片的功能面形成光刻胶，并在光刻胶对应连接焊盘的位置开设第一开口。
具体地，请参阅图4a，图4a是图3中步骤S201对应的一实施方式的结构示意图，将主芯片10的非功能面黏贴在基板20上，在主芯片10的功能面上涂覆光刻胶16，该光刻胶16覆盖主芯片10的功能面，在其他实施方式中，也可将主芯片10的侧面一同覆盖，将对应主芯片10的功能面上的连接焊盘位置的光刻胶16曝光，利用化学显影液在连接焊盘上的塑封层14上形成第一开口(图未示)。
步骤S202：在第一开口内形成导电件。
具体地，请参阅图4b，图4b是图3中步骤S202对应的一实施方式的结构示意图，光刻胶16将主芯片10功能面上除连接焊盘之外的区域保护起来，在第一开口内形成导电件12。该导电件12可以是导电柱，该导电柱填满第一开口，其材质可为铜、银、镍、锡等金属中的至少一种，其可采用电镀等方式形成。
步骤S203：去除光刻胶。
具体地，请参阅图4c，图4c是图3中步骤S203对应的一实施方式的结构示意图，去除图4b中的光刻胶16，以使主芯片10功能面和侧面、导电件12的表面和侧面露出。
步骤S204：在主芯片的侧面和导电件的侧面形成塑封层，且导电件的一端从塑封层中露出。
在一具体应用场景中，请参阅图5，图5是图3中步骤S204对应的一实施方式的流程示意图，步骤S204具体包括：
步骤S301：在主芯片侧面和功能面上形成塑封层，且塑封层覆盖导电件。
具体地，请参阅图6a，图6a是图5中步骤S301对应的一实施方式的结构示意图，在主芯片10侧面和功能面形成塑封层14，塑封层14将导电件12整体覆盖，若直接控制形成塑封层14时将导电件12侧面完整覆盖但将导电件12远离主芯片10的一端表面露出难度较大，因此先将整个导电件12覆盖，以确保导电件12的侧面被塑封层14完整覆盖。
步骤S302：研磨塑封层远离主芯片的功能面一侧以使塑封层与导电件齐平，导电件从塑封层中露出。
具体地，请参阅图6b，图6b是图5中步骤S302对应的一实施方式的结构示意图，研磨塑封层14远离主芯片10的功能面一侧，进而，主芯片10的侧面以及导电件12的侧面被塑封层14覆盖，导电件12的一端从塑封层14中露出，即塑封层14不覆盖导电件12一端的表面，以便导电件12与其他电气元件电连接。
在另一应用方式中，请参阅图7，图7是图1中步骤S101对应的另一实施方式的流程示意图，步骤S101具体包括：
步骤S401：在主芯片的侧面和功能面上形成塑封层，并在塑封层对应连接焊盘的位置开设第二开口。
具体地，请参阅图8a，图8a是图7中步骤S401对应的一实施方式的结构示意图，将主芯片10的非功能面黏贴在基板20上，在主芯片10的侧面和功能面上形成塑封层14，塑封层14可有效固定主芯片10的位置，使主芯片10在基板20上更稳固，塑封层14对应连接焊盘的位置开设第二开口(图未示)，图中塑封层14中间空白部分即为塑封层14上的第二开口。
步骤S402：在第二开口内形成导电件。
具体地，请参阅图8b，图8b是图7中步骤S402对应的一实施方式的结构示意图，导电件12a填满第二开口。
在一具体应用场景中，请参阅图9，图9是图7中步骤S402对应的一实施方式的流程示意图，步骤S402具体包括：
步骤S501：在第二开口内以及与第二开口邻近的塑封层的表面形成溅射金属层。
具体地，请参阅图10a，图10a是图9中步骤S501对应的一实施方式的结构示意图，在第二开口内形成一层溅射金属层120，例如一层薄铜。其中，图10a仅仅是示意性的，实际应用中，溅射金属层120较薄，为在图中示意，图中溅射金属层120厚度相对较厚。由于溅射工艺，临近第二开口的塑封层14上也会形成一层溅射金属层120，溅射金属层120更紧密地附着在塑封层14上。
步骤S502：在对应第二开口位置处的溅射金属层上形成导电柱。
具体地，请参阅图10b，图10b是图9中步骤S502对应的一实施方式的结构示意图，在第二开口内的溅射金属层120上进行电镀，形成导电柱122，导电柱122填满第二开口，以增大能够与其他电气元件电连接的接触面。
步骤S503：蚀刻去除位于塑封层表面的溅射金属层。
具体地，请再次参阅图8b，其中，导电件12a包括导电柱122以及位于导电柱122下方的溅射金属层120。蚀刻掉位于塑封层14表面的溅射金属层120，若导电柱122凸出于塑封层14，则将导电柱122凸出于塑封层14的部分一并蚀刻，使导电柱122和溅射金属层120与塑封层14远离主芯片10一侧的表面齐平。
进一步地，请结合参阅图6b或图8b，在步骤S101之后，还包括：对导电件12/12a的一端表面进行处理，以使一端表面更柔软进而便于打线。
具体地，在导电件12/12a露出塑封层14的一端的表面涂覆熔融锡或铅焊料并用加热压缩空气整平，或者，在导电件12/12a一端表面导体先镀上一层镍后再镀上一层金，以使导电件12/12a一端表面形成更柔软的焊接点(图未示)，便于后续打线。
步骤S102：利用打线的方式将导电件的一端与第一封装模块电连接。
具体地，请参阅图11，图11是图1中步骤S102对应的一实施方式的结构示意图，并结合参阅图2，将第一封装模块200黏贴在基板20上，利用打线的方式将键合线22的两端分别与导电件12的一端以及第一封装模块200电连接，键合线22具体可为金线或银线。主芯片10在塑封层14之下，其连接焊盘上的导电件12露出塑封层14，主芯片10整体结构更加稳定，且键合线22与导电件12键合处的结构相对于在主芯片10的连接焊盘上直接键合的结构更加稳定，降低应力对键合点的影响。
在一具体应用场景中，主芯片10为ASIC(Application Specific IntegratedCircuit，应用型专用集成电路)芯片，第一封装模块200已预先封装，其中包含MEMS(Micro-Electro-Mechanical System，微电机***)传感器，进而使ASIC芯片与MEMS传感器的连接更加稳固。
在实际应用中，主芯片10的功能面上包括多个连接焊盘，主芯片10上的电路结构包括不同的功能区域，主芯片10的连接焊盘上形成多个导电件12，不同功能区域上的导电件12可通过键合线22连接不同的第一封装模块200，第一封装模块200中可包括有源器件、无源器件、MEMS器件、光电芯片、生物芯片中的任意一种功能芯片。
本实施例所提供的***级封装方法，将主芯片10保护在塑封层14下，使主芯片10的功能面不直接裸露，提高了主芯片10功能面的气密性，并且在主芯片10功能面上的连接焊盘上形成导电件12/12a，利用打线的方式将导电件12/12a与已经预先封装的第一封装模块200电连接，提高了打线连接后结构的稳定性，降低了应力的影响，使连接更可靠。
请参阅图12，图12是本申请***级封装方法另一实施方式的流程示意图，该方法包括：
步骤S601：将至少一个主芯片的非功能面黏贴在载板上。
具体地，请参阅图13a，图13a是图12中步骤S601对应的一实施方式的结构示意图，图13a中的载板11仅仅是示意性的表示其中一个区域，实际应用中载板11可为一较大的区域，划分成多个小区域，在每个小区域内黏贴主芯片10b，载板11上的主芯片10b数量可示实际需要自行设备，载板11由金属、塑料等硬性材质形成。
步骤S602：在主芯片的功能面上的连接焊盘上形成导电件并在主芯片的侧面和功能面形成塑封层。
具体地，请参阅图13b，图13b是图12中步骤S602对应的一实施方式的结构示意图，本步骤对应图1中步骤S101，在载板11上多个区域内的主芯片10b上形成导电件12b和塑封层14b，其具体实现过程请参阅上述实施例，在此不在赘述。
步骤S603：去除载板；切割掉相邻的主芯片之间的部分塑封层，以获得包含单个主芯片、导电件和塑封层的第一封装体。
具体地，请参阅图13c，图13c是图12中步骤S603对应的一实施方式的结构示意图，去除载板11，当载板11上黏贴有至少两个主芯片10b时，切割主芯片10b之间的塑封层14b，以获得单个第一封装体100，第一封装体100包括至少一个主芯片10b、导电件12b和塑封层14b。
步骤S604：将第一封装体和第一封装模块黏贴在基板上，利用打线的方式将导电件的一端与第一封装模块电连接。
具体地，请参阅图13d，图13d是图12中步骤S604对应的一实施方式的结构示意图，第一封装体100和第一封装模块200黏贴在基板20b上，利用打线的方式将第一封装体100与第一封装模块200电连接，具体可参阅上述步骤S102。
进一步地，请参阅图13e，图13e是图12中步骤S604之后对应的一实施方式的结构示意图，在第一封装体100和第一封装模块200的***设置保护壳40，以使第一封装体100和第一封装模块200容置于保护壳40内。第一封装体100和第一封装模块200设置在基板20b上，保护壳40使第一封装体100和第一封装模块200不裸露在外，以适用于对防水防尘等级要求更高的应用场景。
本实施例所提供的***级封装方法，将第一封装体100和第一封装模块200保护在保护壳40下，使第一封装体100和第一封装模块200不裸露在外，且第一封装体100中主芯片10b保护在塑封层14b下，通过导电件12b与第一封装模块200电连接，主芯片10b防水防尘等级高、气密性好、结构稳定，适用于对结构和气密等级要求较高的场景，比如车载环境和室外环境。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种***级封装方法，其特征在于，所述***级封装方法包括：
在主芯片的功能面上的连接焊盘上形成导电件并在所述主芯片的侧面和功能面形成塑封层，且所述导电件的一端从所述塑封层中露出；
利用打线的方式将所述导电件的所述一端与第一封装模块电连接。
2.根据权利要求1所述的***级封装方法，其特征在于，所述在主芯片的功能面上的连接焊盘上形成导电件并在所述主芯片的侧面和功能面形成塑封层，包括：
在所述主芯片的功能面形成光刻胶，并在所述光刻胶对应所述连接焊盘的位置开设第一开口；
在所述第一开口内形成所述导电件；
去除所述光刻胶；
在所述主芯片的侧面和所述导电件的侧面形成所述塑封层，且所述导电件的一端从所述塑封层中露出。
3.根据权利要求2所述的***级封装方法，其特征在于，所述在所述主芯片的侧面和所述导电件的侧面形成所述塑封层，包括：
在所述主芯片侧面和功能面上形成所述塑封层，且所述塑封层覆盖所述导电件；
研磨所述塑封层远离所述主芯片的功能面一侧以使所述塑封层与所述导电件齐平，所述导电件从所述塑封层中露出。
4.根据权利要求2或3所述的***级封装方法，其特征在于，
所述导电件为导电柱。
5.根据权利要求1所述的***级封装方法，其特征在于，所述在主芯片的功能面上的连接焊盘上形成导电件并在所述主芯片的侧面和功能面形成塑封层，包括：
在所述主芯片的侧面和所述功能面上形成所述塑封层，并在所述塑封层对应所述连接焊盘的位置开设第二开口；
在所述第二开口内形成所述导电件。
6.根据权利要求5所述的***级封装方法，其特征在于，所述在所述第二开口内形成所述导电件，包括：
在所述第二开口内以及与所述第二开口邻近的所述塑封层的表面形成溅射金属层；
在对应所述第二开口位置处的所述溅射金属层上形成导电柱；
蚀刻去除位于所述塑封层表面的所述溅射金属层；其中，所述导电件包括所述导电柱以及位于所述导电柱下方的所述溅射金属层。
7.根据权利要求1所述的***级封装方法，其特征在于，所述在主芯片的功能面上的连接焊盘上形成导电件并在所述主芯片的侧面和功能面形成塑封层之后，包括：
对所述导电件的所述一端表面进行处理，以使所述一端表面更柔软进而便于打线。
8.根据权利要求1所述的***级封装方法，其特征在于，
所述在主芯片的功能面上的连接焊盘上形成导电件并在所述主芯片的侧面和功能面形成塑封层之前，包括：
将至少一个所述主芯片的非功能面黏贴在载板上；
所述利用打线的方式将所述导电件的所述一端与第一封装模块电连接之前，包括：去除所述载板。
9.根据权利要求8所述的***级封装方法，其特征在于，当所述载板上黏贴有至少两个所述主芯片时，所述去除所述载板之后，还包括：
切割掉相邻的所述主芯片之间的部分所述塑封层，以获得包含单个所述主芯片、所述导电件和所述塑封层的第一封装体。
10.根据权利要求9所述的***级封装方法，其特征在于，还包括：
在所述第一封装体和所述第一封装模块的***设置保护壳，以使所述第一封装体和所述第一封装模块容置于所述保护壳内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010469116.5A CN111640675A (zh) | 2020-05-28 | 2020-05-28 | 一种***级封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010469116.5A CN111640675A (zh) | 2020-05-28 | 2020-05-28 | 一种***级封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111640675A true CN111640675A (zh) | 2020-09-08 |
Family
ID=72332413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010469116.5A Pending CN111640675A (zh) | 2020-05-28 | 2020-05-28 | 一种***级封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111640675A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1219767A (zh) * | 1997-12-08 | 1999-06-16 | 东芝株式会社 | 半导体功率器件的封装及其组装方法 |
| CN101075595A (zh) * | 2006-05-15 | 2007-11-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体晶片焊料凸块结构及其制造方法 |
| CN103915357A (zh) * | 2014-04-16 | 2014-07-09 | 华进半导体封装先导技术研发中心有限公司 | 一种超细间距微凸点的制备方法 |
| CN107369654A (zh) * | 2017-05-27 | 2017-11-21 | 杭州士兰微电子股份有限公司 | 封装结构以及晶片加工方法 |
-
2020
- 2020-05-28 CN CN202010469116.5A patent/CN111640675A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1219767A (zh) * | 1997-12-08 | 1999-06-16 | 东芝株式会社 | 半导体功率器件的封装及其组装方法 |
| CN101075595A (zh) * | 2006-05-15 | 2007-11-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体晶片焊料凸块结构及其制造方法 |
| CN103915357A (zh) * | 2014-04-16 | 2014-07-09 | 华进半导体封装先导技术研发中心有限公司 | 一种超细间距微凸点的制备方法 |
| CN107369654A (zh) * | 2017-05-27 | 2017-11-21 | 杭州士兰微电子股份有限公司 | 封装结构以及晶片加工方法 |
Non-Patent Citations (1)
| Title |
|---|
| 孟瑞生等: "电路板的生产", 《手把手教你学做电路设计—基于立创EDA》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102067310B (zh) | 带有边缘触头的晶片级芯片规模封装的堆叠及其制造方法 | |
| CN102163582B (zh) | 芯片封装体 | |
| US9760754B2 (en) | Printed circuit board assembly forming enhanced fingerprint module | |
| KR20010060343A (ko) | 반도체 장치 및 반도체 장치 제조 방법 | |
| US20020031867A1 (en) | Semiconductor device and process of production of same | |
| JP2003078106A (ja) | チップ積層型パッケージ素子及びその製造方法 | |
| CN101589464A (zh) | 晶片级csp封装设计 | |
| CN110098130B (zh) | 一种***级封装方法及封装器件 | |
| CN106298699A (zh) | 封装结构以及封装方法 | |
| US20080217759A1 (en) | Chip package substrate and structure thereof | |
| CN102593023B (zh) | 凸块封装结构及凸块封装方法 | |
| CN102709271A (zh) | 具有减小尺寸的堆叠晶片水平封装 | |
| KR100370529B1 (ko) | 반도체 장치 | |
| CN111554622A (zh) | 一种芯片封装方法 | |
| CN111554613A (zh) | 一种芯片封装方法 | |
| CN111554620A (zh) | 一种芯片封装方法 | |
| CN111554617A (zh) | 一种芯片封装方法 | |
| CN111640675A (zh) | 一种***级封装方法 | |
| CN111863794B (zh) | 一种半导体封装器件 | |
| CN111627870A (zh) | 一种半导体封装器件 | |
| JPH11121477A (ja) | 半導体装置およびその製造方法 | |
| US20080048310A1 (en) | Carrier Board Structure Embedded with Semiconductor Component and Method for Fabricating the Carrier Board Structure | |
| CN111554629A (zh) | 一种芯片封装方法 | |
| CN111554618A (zh) | 一种芯片封装方法 | |
| CN111554625A (zh) | 一种芯片封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200908 |
|
| RJ01 | Rejection of invention patent application after publication |