CN111627882A - 封装装置和芯片的封装方法 - Google Patents

封装装置和芯片的封装方法 Download PDF

Info

Publication number
CN111627882A
CN111627882A CN201910149340.3A CN201910149340A CN111627882A CN 111627882 A CN111627882 A CN 111627882A CN 201910149340 A CN201910149340 A CN 201910149340A CN 111627882 A CN111627882 A CN 111627882A
Authority
CN
China
Prior art keywords
chip
base island
substrate
packaging
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910149340.3A
Other languages
English (en)
Other versions
CN111627882B (zh
Inventor
邵向廉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi China Resources Micro Assembly Tech Ltd
Original Assignee
Wuxi China Resources Micro Assembly Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi China Resources Micro Assembly Tech Ltd filed Critical Wuxi China Resources Micro Assembly Tech Ltd
Priority to CN201910149340.3A priority Critical patent/CN111627882B/zh
Publication of CN111627882A publication Critical patent/CN111627882A/zh
Application granted granted Critical
Publication of CN111627882B publication Critical patent/CN111627882B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种封装装置和芯片的封装方法。所述封装装置包括基板和金属连接件，所述基板设置有用于承载所述芯片的多个基岛和用于连接所述芯片的功能区的引脚，至少一所述基岛上设有向上凸起的多个突出部，所述突出部用于贴合所述芯片的功能区，所述金属连接件配置为贴合所述芯片和所述引脚，所述突出部和所述金属连接件将所述芯片与所述引脚连通。通过设置具有多个突出部的基岛，使得用户可根据不同形状的芯片选用对应的范围内的突出部，将芯片的两个表面分别贴合于金属连接件和对应的范围内的突出部，以使芯片的功能区和基板上的引脚的连通。

Description

封装装置和芯片的封装方法
技术领域
本申请涉及一种半导体技术领域，特别涉及一种封装装置和芯片的封装方法。
背景技术
在半导体产品制造中，通常采用铜片焊接的封装方法对各零部件进行封装。在进行封装时，通常需要对每一尺寸不相同的芯片提供对应尺寸的基板和金属连接件将芯片和引脚连接。
然而，采用这种每一尺寸不同的芯片对应不同的基板和金属连接件的方式，使得基板和金属连接件的模具开发高，并且开发周期长。
发明内容
本发明实施例提供了一种封装装置和芯片的封装方法，所述封装装置和芯片的封装方法可实现同一基板和金属连接件能够对应不同尺寸的芯片。
根据本发明实施例的第一方面，提供一种封装装置，所述封装装置包括基板和金属连接件，所述基板均设置有用于承载所述芯片的多个基岛和用于连接所述芯片的功能区的引脚，至少一所述基岛上设有向上凸起的多个突出部，所述突出部用于贴合所述芯片的功能区，所述金属连接件配置为贴合所述芯片和所述引脚，所述突出部和所述金属连接件将所述芯片与所述引脚连通。
较佳地，所述突出部为柱状，并且所述突出部均匀分布于所述基岛。
较佳地，通过刻蚀在基板的表面形成所述突出部。
较佳地，所述基板设有两个所述基岛，一所述基岛设有多个所述突出部并作为用于承载倒装的芯片的第一基岛，另一所述基岛作为用于承载正装的芯片的第二基岛；设置于所述第一基岛的所述突出部用于贴合所述倒装的芯片的功能区；
所述金属连接件包括第一弯折体和第二弯折体；
所述第一弯折体用于连接位于所述第一基岛上的所述芯片和所述第一基岛对应的所述引脚；
所述第二弯折体用于连接位于所述第二基岛上的所述芯片和所述第二基岛对应的所述引脚；所述第二弯折体的表面设置有向下凸起的***部，所述***部的表面用于贴合所述正装的芯片的功能区，所述地二弯折体和所述第二基岛将所述芯片与第二基岛对应的所述引脚连通。
较佳地，金属连接件还包括连接所述第二弯折体的至少部分和所述第一弯折体的连接体。
根据本发明实施例的第二方面，提供一种封装方法，所述芯片的封装方法包括：
提供上述的基板；
将芯片固定于基板的基岛；
将金属连接件连接所述芯片的远离所述基板的表面和引脚。
较佳地，将芯片固定于基岛的步骤包括：
在设置有多个突出部的基岛上确定第一目标区域，以使第一目标区域内的所述突出部或者所述突出部的至少部分正对倒装的芯片的功能区；
将倒装的芯片固定于所述第一目标区域，将另一正装的芯片固定于另一基岛。
较佳地，将倒装的芯片固定于所述第一目标区域的步骤包括：
在位于所述第一目标区域内的突出部或者突出部的至少部分涂抹焊接材料；
将倒装的芯片的设有功能区的表面固定于涂抹有焊接材料的突出部。
较佳地，所述焊接材料为锡膏。
较佳地，所述第一目标区域的尺寸小于或者等于倒装的芯片的尺寸。
较佳地，将金属连接件连接所述芯片的远离所述基板的表面和引脚的步骤包括：
在倒装的芯片的远离所述基板的表面涂抹焊接材料，在正装的芯片的远离所述基板的功能区涂抹焊接材料；
将金属连接件中的第一弯折体固定于所述倒装的芯片的涂抹焊接材料的表面和引脚，以使倒装的芯片的功能区和引脚连通；将金属连接件中的第二弯折体固定于正装的芯片涂抹焊接材料的功能区和引脚，以使正装的芯片的功能区和引脚连通。
较佳地，将金属连接件的另一部分固定于正装的芯片涂抹焊接材料的功能区和引脚的步骤包括：
在设置有多个***部的第二弯折体上确定第二目标区域，以使第二目标区域内的***部或者***部的至少部分正对正装的芯片的功能区；
在倒装的芯片的功能区的表面涂抹焊接材料；
将第二目标区域内的***部贴合于涂抹有焊接材料的正装的芯片的表面，以使正装的芯片的功能区和引脚连通。
较佳地，所述焊接材料为锡膏。
本发明的积极进步效果：
通过设置具有多个突出部的基岛，使得用户可根据不同形状的芯片选用对应的范围内的突出部，将芯片的两个表面分别贴合于金属连接件和对应的范围内的突出部，以使芯片的功能区和基板上的引脚的连通。
附图说明
图1是本发明实施例的封装装置的基板的结构示意图。
图2是本发明实施例的封装装置的基板的另一结构示意图。
图3是本发明实施例的封装装置的基板和芯片的结构示意图。
图4是本发明实施例的封装装置的基板和芯片的另一结构示意图。
图5是本发明实施例的在芯片上涂抹焊接材料的结构示意图。
图6是本发明实施例的封装装置的金属连接件的结构示意图。
图7是本发明实施例的封装装置的金属连接件的另一视角结构示意图。
图8是本发明实施例的封装装置的结构示意图。
图9是本发明实施例的芯片的封装方法的简易流程示意图。
图10是本发明实施例的芯片的封装方法的另一简易流程示意图。
附图标记说明
倒装芯片1
正装芯片2
功能区20
基板100
第一基岛110
第一引脚111
突出部112
第一目标区域113
第一主体部114
第二主体部115
第二基岛120
第二引脚121
金属连接件200
第一弯折体210
第一主体211
第一连接端212
第二弯折体220
第二主体221
第二连接端222
***部223
第二目标区域224
第一弯折部225
第二弯折部226
连接体230
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
在本发明使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，本申请说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。除非另行指出，“前部”、“后部”、“下部”和/或“上部”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。
下面结合附图，对本发明实施例进行详细说明。在不冲突的情况下，下述的实施例及实施方式中的特征可以相互组合。
如图1至图10所示，本发明公开了一种封装装置和芯片的封装方法。
如图1至图8所示，封装装置用于芯片的封装，其包括基板100和金属连接件200。基板100和金属连接件200分别固定于芯片的两个表面，使得芯片固定于基板100和金属连接件200之间，并且芯片的功能区电性连接于基板100的引脚。
如图1所示，基板100均设置有用于承载芯片的多个基岛和用于连接芯片的功能区的引脚，至少一基岛上设有向上凸起的多个突出部112，突出部112用于贴合所述芯片的功能区，并且突出部112和金属连接件200将芯片与基板100的引脚连通。通过设置具有多个突出部112的基岛，使得用户可根据不同形状尺寸的芯片选用不同的范围内的突出部112。
通过设置具有多个突出部112的基岛，使得用户可根据不同形状的芯片选用对应的范围内的突出部112，将芯片以倒装的方式贴合于对应的范围内的突出部112，再将金属连接件贴合于芯片的远离基板的表面和引脚，便能通过显示倒装的芯片的功能区和引脚的连通。
在本实施例中，基板100包括两个基岛，分别为第一基岛110和第二基岛120。本实施例的封装装置包括两个芯片：其中一芯片以正装的方式固定于第二基岛120，作为正装芯片2，另一芯片以倒装的方式固定于第一基岛110，作为倒装芯片1。倒装芯片的功能区10朝向并贴合于第一基岛110的表面，正装芯片2的背面朝向并贴合于第二基岛120的表面。其中所指的“正面”为芯片的设置有功能区的表面，“背面”为与正面相对设置的表面。另外，第一基岛110对应的引脚作为第一引脚111，第二基岛120对应的引脚作为第二引脚121。第一引脚111和第二引脚121分别设置于基岛的两端。
第一基岛110的表面设置有多个突出部112，突出部112的表面贴合于倒装芯片1的功能区。第二基岛120的表面未设置有突出部112，正装芯片2的背面直接贴合于第二基岛120的表面。当然，也可以在用于承载正装芯片2的第二基岛120的表面设置突出部112，用突出部112与正装芯片2的背面连接的方式实现第二基岛120与正装芯片2的背面的固定连接。
进一步的，如图1和图2所示，每一突出部112为矩形柱状结构，并且突出部112均匀分布于基岛110。通过这样的设置，使得每一突出部112均具有一平坦的用于连接倒装芯片1的表面。同时，矩形柱状结构的突出部112有利于突出部112的均匀排布，并有利于用户根据倒装芯片1的尺寸确定需要与倒装芯片1贴合的突出部112，方便倒装芯片1的安装。当然，在其他实施例中，突出部可以为其他的柱状结构，比如：圆柱状结构、三棱柱状结构等等。
如图2所示，第一基岛110的表面设置有多个矩形柱状结构的突出部112，在安装倒装芯片1的过程中，需要根据倒装芯片1的尺寸大小在设置有多个突出部112的第一基岛110的上确定第一目标区域113。在第一目标区域113内的突出部112或者突出部112的至少部分的朝向倒装芯片1的表面涂抹焊接材料，之后将倒装芯片1粘接于涂抹有焊接材料的突出部112的表面以实现倒装芯片1与突出部112的固定连接。其中，在本实施例中，第一目标区域113的尺寸与倒装芯片1的尺寸对应相等。当然，第一目标区域113的尺寸也可略大约或者略小于与倒装芯片1的尺寸。
第一基岛110包括第一主体部114和第二主体部115，第一主体部114和第二主体部115分离。第一主体部114和第二主体部115上均设有突起部112，第一目标区域113覆盖至少部分位于第一主体部114的突起部112、和至少部分位于第二主体部115的突起部112。第一主体部114、第二主体部115和贴合于倒装芯片1的背面的金属连接件200可形成源极、栅极和漏极。倒装芯片1、第一主体部114、第二主体部115和金属连接件200的固定连接，完成倒装芯片1的封装，并且第一基岛110和金属连接件200将倒装芯片1与第一基岛110对应的第一引脚111连通。
用户可根据倒装芯片1的尺寸的大小确定第一目标区域113的尺寸，即可根据不同尺寸的倒装芯片1选择不同个数的突出部112。所选择的突出部包括位于第一主体部114的突出部112和位于第二主体部115的突出部112。如图3所示，当倒装芯片1的尺寸较大时，第一目标区域113较大，位于第一目标区域113中的突出部112较多。在位于第一目标区域113中的突出部112的表面涂抹焊接材料，并将倒装芯片1粘接于对应的突出部112，以实现对较大的倒装芯片1与第一基岛110的固定。如图4所示，当倒装芯片1的尺寸较小时，第一目标区域113较小，位于第一目标区域113中的突出部112较少。在位于第一目标区域113中的突出部112的表面涂抹焊接材料，并将倒装芯片1粘接于对应的突出部112，以实现对较小的倒装芯片1与第一基岛110的固定。故在同一个基岛上设置多个突出部112，可根据实际的倒装芯片1的尺寸大小，选择需要涂抹焊接材料的突出部112，使得同一个尺寸的第一基岛110可以通过选择不同个数的突出部112来适配多个不同尺寸的倒装芯片1。减小了基板100的模具开发成本，减短了开发周期。
进一步的，在本实施例中，焊接材料的材料为锡膏，当然，在其他实施例中，焊接材料还可以为其他材料。
进一步的，如图3和图4所示，通过在第二基岛120的表面涂抹焊接材料，并将正装芯片2的远离基板100的功能区20粘合于第二基岛120的涂抹有焊接材料的表面，即将正装芯片2的背面的功能区20粘合于第二基岛120的涂抹有焊接材料的表面以实现正装芯片2与第二基岛120的固定连接。用户可根据正装芯片2的尺寸在第二基岛120上的对应区域涂抹焊接材料，在本实施例中，涂抹焊接材料为锡膏。并将正装芯片2的背面粘接于对应的涂抹有锡膏的区域，以实现正装芯片2与第二基岛120的固定。
进一步的，在本实施例中，突出部112一体形成于基板100。通过正面半蚀刻的方式在基岛100的表面形成突出部112。当然，在其他实施例中，可以通过其他方式在基岛的表面形成突出部。又或者，突出部112和基板100可为分离的部件，在粘接芯片之前先将突出部112固设于基板100的表面。
如图6至图8所示，金属连接件200包括第一弯折体210、第二弯折体220和连接体230。连接体230连接第一弯折体210和第二弯折体220的至少部分。在本实施例中，第二弯折体220包括第一弯折部225和第二弯折部226，第一弯折部225和第二弯折部226分离。第一弯折部225通过连接件230与第一弯折体210连接。
如图8所示，第一弯折体210用于连接位于第一基岛110上的倒装芯片1和第一引脚111。第二弯折体220中的第一弯折部225和第二弯折部226均用于连接位于第二基岛120上的正装芯片2和第二引脚121。
第一弯折体210包括用于连接芯片的第一主体211和用于连接第一连引脚的第一连接端212。
在倒装芯片1的背面涂抹锡膏(参考图5，其中图中显示的阴影区为涂抹有锡膏的区域)，将第一弯折体210的第一主体211贴合于倒装芯片1的涂抹有锡膏的表面，以实现第一弯折体210与倒装芯片1的固定连接。同时，第一弯折体210的第一连接端212固定连接于第一引脚111，实现倒装芯片1、第一弯折体210和基板100的固定连接，从而完成倒装芯片1的封装。
如图8所示，必要时结合图6所示，第二弯折体220的第一弯折部225和第二弯折部226均包括用于连接正装芯片2的第二主体221和用于连接第二连引脚的第二连接端222。第一弯折部225和第二弯折部226贴合于正装芯片2的功能区，基板100的第二基岛120贴合于正装芯片2的背面，第一弯折部225、第二弯折部226和贴合于第二基岛120可形成源极、栅极和漏极，以使正装芯片2的功能区和第二基岛120对应的第二引脚121连接。
在正装芯片2的功能区20涂抹锡膏(参考图5，其中图中显示的阴影区为涂抹有锡膏的区域)，将第二弯折体220的第二主体221贴合于正装芯片2的涂抹有锡膏的表面，以实现第二弯折体220与正装芯片2的固定连接。其中，第一弯折部225和第二弯折部226的第二主体221均贴合于正装芯片2的功能区。同时，第二弯折体220的第二连接端222固定连接于第二引脚121，其中，第一弯折部225和第二弯折部226的第二连接端222均贴合于于第二引脚121。实现正装芯片2、第二弯折体220和基板100的固定连接，从而完成正装芯片2的封装，并且第二弯折体220和第二基岛120将正装芯片2与第二基岛120对应的第二引脚121连通。
进一步的，如图7所示，第二弯折体220的表面设置有向下凸起的多个***部223，即***部223设于第一弯折部225和第二弯折部226的第二主体221的朝向基板100的表面。
第二弯折体220的表面设置有多个矩形柱状结构的***部223。当然，在其他实施例中，***部可以为其他的柱状结构，比如：圆柱状结构、三棱柱状结构等等。每一***部223正对正装芯片2的设有功能区20的表面。在安装正装芯片2的过程中，需要根据正装芯片2的尺寸大小，即功能区20的大小以及分布，在设置有多个***部223的第二弯折体220的上确定第二目标区域224。其中，第二目标区域224覆盖至少部分位于第一弯折部225的***部223、和至少部分位于所述第二弯折部226的***部223。在正装芯片2的功能区20涂抹锡膏，之后将第二目标区域224内对应的***部223或者***部223的至少部分的朝向并粘接于正装芯片2的功能区20，以正装芯片2与***部223的固定连接。其中，在本实施例中，第二目标区域224的尺寸与正装芯片2的功能区20的尺寸和分布对应。当然，第二目标区域224的尺寸也可略大约或者略小于与正装芯片2的功能区20。
通过这样的方式，使得用户可根据正装芯片2的尺寸的大小或者功能区20的大小以及分布来确定第二目标区域224的尺寸，即可根据不同尺寸的正装芯片2选择不同个数的***部223。当正装芯片2的功能区20的范围较大时，第二目标区域224较大，位于第二目标区域224中的***部223较多，当正装芯片2的功能区20的范围较小时，第二目标区域224较小，位于第二目标区域224中的***部223较少。故在同一个第二弯折体220上设置多个***部223，可根据实际的正装芯片2的功能区20大小以及分布的不同，选择需要的***部223。使得同样的第二弯折体220可以通过选择不同个数的***部223来适配多个不同的正装芯片2。减小了基板100的模具开发成本，减短了开发周期。
其中，第一弯折体210的至少部分、第二弯折体220和连接体230一体成型。通过在第二弯折体220上设置多个***部223，可使得同一个金属连接件200能适配过的不同的正装芯片2。当然，第一弯折体210、第二弯折体220和连接体230也可为分离的部件，在使用时，需要将第一弯折体210、第二弯折体220和连接体230固定连接，第一弯折体210、第二弯折体220和连接体230电气导通，再将金属连接件、基板和正装芯片2或者倒装芯片1连接，以使正装芯片2的功能区与第二引脚121连通、倒装芯片1的功能区与第一引脚111连通。根据不同的正装芯片2和倒装芯片1选取不同的第一弯折体210和第二弯折体220以及对应的连接体230，在使用过程中，先对第一弯折体210、第二弯折体220和连接体230进行固定连接。金属连接件200可采用铜等金属材料，以能够使得半导体产品的芯片与引脚连接。比如，金属连接件200可为铜片。可选的，在设置于芯片和基板100之前，可对铜片等金属连接件200进行半蚀刻或者粗化处理，以加强封装时金属连接件200与塑封料的结合力。
如图9所示，必要时参考图1至图8，本发明公开了半导体产品的芯片的封装方法包括以下步骤：
步骤1000：提供基板100。
步骤2000：将芯片固定于基板100的基岛。
步骤3000：将金属连接件200连接芯片的远离基板100的表面和引脚。
步骤4000：塑封、切割。
其中，在步骤1000中，基板100包括第一基岛110和第二基岛120，并且基板100上设置有位于基板100的两侧的第一引脚111和第二引脚121，第一引脚111对应连接于第一基岛110，第二引脚121对应连接于第二基岛120。
进一步的，如图10所示，必要时参考图1至图8，步骤2000包括以下步骤：
步骤2100：在设置有多个突出部112的基岛110上确定第一目标区域113。以使第一目标区域113内的突出部112或者突出部112的至少部分正对倒装的芯片的功能区。
步骤2200：将倒装的芯片固定于第一目标区域113，将另一正装的芯片固定于另一基岛120。
在本实施例中，在设置有突出部112的第一基岛110上确定与倒装芯片1的尺寸对应的第一目标区域113，并将倒装芯片1固定于第一目标区域113内的突出部112或者突出部112的至少部分，并将正装芯片2固定于第二基岛120。
进一步的，将倒装芯片1固定于第一目标区域113具体为：在位于第一目标区域113内的突出部112或者突出部112的至少部分的表面涂抹焊接材料，并且焊接材料涂抹于突出部112的朝向倒装芯片1的表面。再将倒装芯片1的设有功能区的表面固定于突出部112的涂抹有焊接材料的表面，以使倒装芯片1与第一基板100固定连接。此处所指的焊接材料为锡膏。
其中，第一目标区域113的尺寸与倒装芯片1的尺寸对应。
进一步的，将另一正装的芯片2固定于另一基岛具体为：在第二基岛120的表面确定正装芯片2的安装位置，并在该安装位置涂抹焊接材料，再将正装芯片2的背面固定与涂抹有焊接材料的安装位置，以使正装芯片2与第二基板100固定连接。此处所指的焊接材料为锡膏。
进一步的，步骤3000包括以下步骤：
步骤3100：在倒装的芯片的远离基板100的表面涂抹焊接材料，在正装的芯片的远离基板100的功能区20涂抹焊接材料。
步骤3200：将金属连接件200中的第一弯折体210固定于倒装的芯片1的涂抹焊接材料的表面和引脚；金属连接件200中的第二弯折体220固定于正装的芯片2涂抹焊接材料的功能区20和引脚。
在本实施例中，在倒装芯片1的背面涂抹焊接材料，将金属连接件200的第一弯折体210中的第一主体211粘接并固定于倒装芯片1的涂抹有焊接材料的表面。并在第一引脚111上涂抹焊接材料，将第一弯折体210的第一连接端212固定于第一引脚111，从而实现金属连接件200与基板100对芯片的封装，并且倒装芯片的功能区和第一引脚连通。此处所指的焊接材料为锡膏。正装芯片2的背面固定于第二基岛120，在正装芯片2的正面的功能区20涂抹锡膏，将金属连接件200的第二弯折体220中的第二主体221粘接并固定于正装芯片2的涂抹有焊接材料的表面，即粘接并固定于正装芯片2的功能区20。并在第二引脚121上涂抹焊接材料，将第二弯折体220的第二连接端222固定于第二引脚121，以实现金属连接件200与基板100对正装芯片2的封装，并且正装芯片的功能区和第二引脚连通。其中，非裸硅芯片，必须镀一层金属。此处所指的焊接材料为锡膏。
进一步的，第二弯折体220的朝向正装芯片2的表面设置有向下凸出的多个***部223，即在第二弯折体220的第二主体221上设置***部223。在正装芯片2的功能区20涂抹锡膏后，在第二主体221上确定与正装芯片2的功能区20对应的第二目标区域224，并确定第二目标区域224内的***部223或者***部223的至少部分。将该些***部223或者***部223的至少部分固定于涂抹有锡膏的功能区20。同时第二弯折体220的第二连接端222连接于第二引脚121。当然，也可以是先确定第二目标区域224和第二目标区域224内的***部223或者***部223的至少部分，再在正装芯片2的功能区20涂抹锡膏。
以上所述仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案的范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
本专利文件披露的内容包含受版权保护的材料。该版权为版权所有人所有。版权所有人不反对任何人复制专利与商标局的官方记录和档案中所存在的该专利文件或者该专利披露。

Claims (13)

1.一种封装装置，所述封装装置用于芯片的封装，其特征在于，所述封装装置包括基板和金属连接件，所述基板设置有用于承载所述芯片的多个基岛和用于连接所述芯片的功能区的引脚，至少一所述基岛上设有向上凸起的多个突出部，所述突出部用于贴合所述芯片的功能区，所述金属连接件配置为贴合所述芯片和所述引脚，所述突出部和所述金属连接件将所述芯片与所述引脚连通。
2.如权利要求1所述的封装装置，其特征在于，所述突出部为柱状结构，并且所述突出部均匀分布于所述基岛。
3.如权利要求1所述的封装装置，其特征在于，通过刻蚀在基板的表面形成所述突出部。
4.如权利要求1所述的封装装置，其特征在于，所述基板设有两个所述基岛，一所述基岛设有多个所述突出部并作为用于承载倒装的芯片的第一基岛，另一所述基岛作为用于承载正装的芯片的第二基岛；设置于所述第一基岛的所述突出部用于贴合所述倒装的芯片的功能区；
所述金属连接件包括第一弯折体和第二弯折体；
所述第一弯折体用于连接位于所述第一基岛上的所述芯片和所述第一基岛对应的所述引脚；
所述第二弯折体用于连接位于所述第二基岛上的所述芯片和所述第二基岛对应的所述引脚；所述第二弯折体的表面设置有向下凸起的***部，所述***部的表面用于贴合所述正装的芯片的功能区，所述第二弯折体和所述第二基岛将所述芯片与第二基岛对应的所述引脚连通。
5.如权利要求4所述的封装装置，其特征在于，金属连接件还包括连接所述第二弯折体的至少部分和所述第一弯折体的连接体。
6.一种芯片的封装方法，其特征在于，所述芯片的封装方法包括：
提供如权利要求1至5中任意一项所述的基板；
将芯片固定于基板的基岛；
将金属连接件连接所述芯片的远离所述基板的表面和引脚。
7.如权利要求6所述的芯片的封装方法，其特征在于，将芯片固定于基岛的步骤包括：
在设置有多个突出部的基岛上确定第一目标区域，以使第一目标区域内的所述突出部或者所述突出部的至少部分正对倒装的芯片的功能区；
将倒装的芯片固定于所述第一目标区域，将另一正装的芯片固定于另一基岛。
8.如权利要求7所述的芯片的封装方法，其特征在于，将倒装的芯片固定于所述第一目标区域的步骤包括：
在位于所述第一目标区域内的突出部或者突出部的至少部分涂抹焊接材料；
将倒装的芯片的设有功能区的表面固定于涂抹有焊接材料的突出部。
9.如权利要求8所述的芯片的封装方法，其特征在于，所述焊接材料为锡膏。
10.如权利要求7所述的芯片的封装方法，其特征在于，所述第一目标区域的尺寸小于或者等于倒装的芯片的尺寸。
11.如权利要求8所述的芯片的封装方法，其特征在于，将金属连接件连接所述芯片的远离所述基板的表面和引脚的步骤包括：
在倒装的芯片的远离所述基板的表面涂抹焊接材料，在正装的芯片的远离所述基板的功能区涂抹焊接材料；
将金属连接件中的第一弯折体固定于所述倒装的芯片的涂抹焊接材料的表面和引脚，以使倒装的芯片的功能区和引脚连通；将金属连接件中的第二弯折体固定于正装的芯片涂抹焊接材料的功能区和引脚，以使正装的芯片的功能区和引脚连通。
12.如权利要求11所述的芯片的封装方法，其特征在于，将金属连接件的另一部分固定于正装的芯片涂抹焊接材料的功能区和引脚的步骤包括：
在设置有多个***部的第二弯折体上确定第二目标区域，以使第二目标区域内的***部或者***部的至少部分正对正装的芯片的功能区；
在倒装的芯片的功能区的表面涂抹焊接材料；
将第二目标区域内的***部贴合于涂抹有焊接材料的正装的芯片的表面，以使正装的芯片的功能区和引脚连通。
13.如权利要求11所述的芯片的封装方法，其特征在于，所述焊接材料为锡膏。
CN201910149340.3A 2019-02-28 2019-02-28 封装装置和芯片的封装方法 Active CN111627882B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910149340.3A CN111627882B (zh) 2019-02-28 2019-02-28 封装装置和芯片的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910149340.3A CN111627882B (zh) 2019-02-28 2019-02-28 封装装置和芯片的封装方法

Publications (2)

Publication Number Publication Date
CN111627882A true CN111627882A (zh) 2020-09-04
CN111627882B CN111627882B (zh) 2022-08-26

Family

ID=72261150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910149340.3A Active CN111627882B (zh) 2019-02-28 2019-02-28 封装装置和芯片的封装方法

Country Status (1)

Country Link
CN (1) CN111627882B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101286488A (zh) * 2007-04-12 2008-10-15 矽品精密工业股份有限公司 导线架与以导线架为芯片承载件的覆晶型半导体封装件
US20090160067A1 (en) * 2007-12-20 2009-06-25 National Semiconductor Corporation Integrated circuit package
CN103681575A (zh) * 2012-09-07 2014-03-26 飞兆半导体公司 无线多芯片模块以及用于制备集成电路以供倒装芯片组装在多芯片模块中的方法
CN103928431A (zh) * 2012-10-31 2014-07-16 矽力杰半导体技术(杭州)有限公司 一种倒装封装装置
CN104347568A (zh) * 2013-08-07 2015-02-11 万国半导体股份有限公司 多芯片混合封装的半导体器件及其制备方法
CN207269022U (zh) * 2017-10-13 2018-04-24 天水华天科技股份有限公司 一种引线框架及其芯片倒装封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101286488A (zh) * 2007-04-12 2008-10-15 矽品精密工业股份有限公司 导线架与以导线架为芯片承载件的覆晶型半导体封装件
US20090160067A1 (en) * 2007-12-20 2009-06-25 National Semiconductor Corporation Integrated circuit package
CN103681575A (zh) * 2012-09-07 2014-03-26 飞兆半导体公司 无线多芯片模块以及用于制备集成电路以供倒装芯片组装在多芯片模块中的方法
CN103928431A (zh) * 2012-10-31 2014-07-16 矽力杰半导体技术(杭州)有限公司 一种倒装封装装置
CN104347568A (zh) * 2013-08-07 2015-02-11 万国半导体股份有限公司 多芯片混合封装的半导体器件及其制备方法
CN207269022U (zh) * 2017-10-13 2018-04-24 天水华天科技股份有限公司 一种引线框架及其芯片倒装封装结构

Also Published As

Publication number Publication date
CN111627882B (zh) 2022-08-26

Similar Documents

Publication Publication Date Title
TWI407533B (zh) 在基底封裝件上具有晶粒之積體電路封裝系統
US20040124540A1 (en) [flip chip package structure]
US20090045499A1 (en) Semiconductor package having a plurality input/output members
US20080285251A1 (en) Packaging Substrate with Flat Bumps for Electronic Devices and Method of Manufacturing the Same
JP2008147628A5 (zh)
JPH11328352A (ja) アンテナとｉｃチップとの接続構造、及びｉｃカード
CN101800209B (zh) 具有凹涡结构导线架的倒装半导体组件封装
JP2009506572A (ja) 相互接続構造を含むマイクロフィーチャ組立品およびそのような相互接続構造を形成するための方法
TW200818435A (en) Metal core foldover package structures, systems including same and methods of fabrication
US7884489B1 (en) Press-fit integrated circuit package involving compressed spring contact beams
US8796864B2 (en) Flip chip bonded semiconductor device with shelf
WO2006049853A3 (en) Method of connecting a semiconductor package to a printed wiring board
CN105321973B (zh) 一种覆晶摄像头及其制作方法
KR20150033937A (ko) 반도체 패키지 및 그 제작 방법
US20090014890A1 (en) Multi-chip semiconductor device
US20100276797A1 (en) Semiconductor device
US20060261456A1 (en) Micromodule, particularly for chip card
CN105140255B (zh) 一种覆晶摄像头封装片及其制作方法
JP2002124607A (ja) ディスプレイドライバモジュール
CN111627882B (zh) 封装装置和芯片的封装方法
WO2017106825A1 (en) Semiconductor package having a leadframe with multi-level assembly pads
US6225558B1 (en) Chip size semiconductor package and fabrication method thereof
TW200824522A (en) Printed circuit board, printed circuit board assembly, electronic device, manufacturing method of printed circuit board, and warpage correcting method of printed circuit board
US7534661B2 (en) Method of forming molded resin semiconductor device
CN212182305U (zh) 电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant