CN111613149A - 显示设备及制造其的方法 - Google Patents

显示设备及制造其的方法 Download PDF

Info

Publication number
CN111613149A
CN111613149A CN202010107156.5A CN202010107156A CN111613149A CN 111613149 A CN111613149 A CN 111613149A CN 202010107156 A CN202010107156 A CN 202010107156A CN 111613149 A CN111613149 A CN 111613149A
Authority
CN
China
Prior art keywords
electrode
transistor
voltage
line
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010107156.5A
Other languages
English (en)
Other versions
CN111613149B (zh
Inventor
郑珉在
金璟陪
蔡锺哲
郑京薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Priority to CN202311155421.7A priority Critical patent/CN117218964A/zh
Publication of CN111613149A publication Critical patent/CN111613149A/zh
Application granted granted Critical
Publication of CN111613149B publication Critical patent/CN111613149B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本申请涉及显示设备及制造显示设备的方法，显示设备包括：发光二极管，包括第一导电型半导体、活性层和第二导电型半导体；第一电压线，第一电压施加至第一电压线；第二电压线，第二电压施加至第二电压线；第一晶体管，包括电连接至第一电压线的源电极以及电连接至发光二极管的第一电极且电连接至第一导电型半导体的漏电极；第二晶体管，包括电连接至第一晶体管的栅电极的漏电极和电连接至施加数据信号的数据线的源电极；电容器，电连接至第一晶体管的栅电极和发光二极管的第一电极；以及第三晶体管，包括电连接至第二电压线的源电极和电连接至发光二极管的第一电极的漏电极。

Description

显示设备及制造其的方法
相关申请的交叉引用
本申请要求于2019年2月25日提交至韩国知识产权局的第10-2019-0022006号韩国专利申请的优先权和权益，该韩国专利申请的公开内容通过引用以其整体并入本文。
技术领域
本公开涉及显示设备及制造显示设备的方法。
背景技术
随着多媒体技术发展，显示设备已经变得越来越重要。因此，正在使用各种类型的显示设备，诸如有机发光显示(OLED)设备和液晶显示(LCD)设备。
显示设备用于显示图像，且每个显示设备包括诸如有机发光显示面板或液晶显示面板的显示面板。在它们之中，发光显示面板可包括发光元件。例如，发光二极管(LED)可包括将有机材料用作荧光材料的有机发光二极管(OLED)以及将无机材料用作荧光材料的无机发光二极管。
有机发光二极管(OLED)将有机材料用作发光元件的荧光材料。对于OLED，制造工艺通常简单且元件具有柔性。然而，已知有机材料易受高温驱动环境的损害且OLED中蓝光的效率相对低。
相反，无机发光二极管将无机半导体用作荧光材料，且其通常在高温环境中具有耐久性且具有比有机发光二极管高的蓝光效率。先前，制造无机发光二极管的工艺具有其缺点。然而，已经开发了使用介电电泳(DEP)的转移方法，且因此已经克服了缺点。因此，由于无机发光二极管相比于有机发光二极管具有较好的耐久性和效率而正在进行关于无机发光二极管的研究。
发明内容
本公开的各方面提供显示设备，显示设备包括用于施加对准发光元件所需的对准信号的晶体管以及用于施加驱动信号的不同的晶体管。
本公开的各方面还提供制造显示设备的方法，该方法通过使用用于对准信号的晶体管施加用于对准发光元件的信号简化了在制造显示设备的过程期间图案化连接至每个像素的电极的工艺。
应注意，本公开的各方面不限于上述方面；且根据以下描述，本发明的其它方面对于本领域技术人员将是明显的。
根据本公开的示例性实施方式，显示设备包括不同的对准线使得不同的对准线可位于不同的对准区域中。因此，通过仅向位于有兴趣的对准区域中的对准线施加对准信号，可减少对准发光元件时发生的电压降。此外，当装载发光元件时，可选择性地仅在有兴趣的区域中形成电场，从而提高用于对准发光元件的工艺的精确度。
应注意，本公开的效果不限于以上描述的那些，且根据以下描述，本公开的其它效果对于本领域技术人员将是明显的。
根据本公开的实施方式，显示设备包括：发光二极管，包括第一导电型半导体、活性层和第二导电型半导体；第一电压线，第一电压施加至第一电压线；第二电压线，第二电压施加至第二电压线；第一晶体管，包括电连接至第一电压线的源电极以及电连接至发光二极管的第一电极且电连接至第一导电型半导体的漏电极；第二晶体管，包括电连接至第一晶体管的栅电极的漏电极和电连接至施加数据信号的数据线的源电极；电容器，电连接至第一晶体管的栅电极和发光二极管的第一电极；以及第三晶体管，包括电连接至第二电压线的源电极和电连接至发光二极管的第一电极的漏电极。
在示例性实施方式中，显示设备还包括第三电压线，第三电压施加至第三电压线，且第三电压线电连接至发光二极管的第二导电型半导体；第一扫描线，用于向第二晶体管的栅电极传输第一扫描信号；以及第二扫描线，用于向第三晶体管的栅电极传输第二扫描信号。
在示例性实施方式中，其中,在制造模式中，第二扫描信号施加至第二扫描线，而第一扫描信号不输入至第一扫描线，以及其中，施加至第一电压线的第一电压等于施加至第二电压线的第二电压。
在示例性实施方式中，其中，在制造模式中，第一晶体管和第二晶体管截止，而第三晶体管导通，使得从第二电压线施加的第二电压通过第三晶体管施加至发光二极管的第一电极。
在示例性实施方式中，其中，在制造模式中，施加至第三电压线的第三电压是AC电压，且施加至第二电压线的第二电压是接地电压。
在示例性实施方式中，其中，在驱动模式中，第一扫描信号施加至第一扫描线使得第二晶体管导通。
在示例性实施方式中，其中，在驱动模式中，数据信号通过第二晶体管传输至第一晶体管的栅电极，以及第一晶体管响应于数据信号而导通，使得施加至第一电压线的第一电压通过第一晶体管传输至发光二极管的第一电极。
在示例性实施方式中，其中，在驱动模式中，第二扫描信号不施加至第二扫描线，使得第三晶体管截止。
在示例性实施方式中，其中，在驱动模式中，施加至第一电压线的第一电压与从第三电压线施加的第三电压不同。
在示例性实施方式中，其中，在驱动模式中，从第二电压线施加的第二电压是初始化电压，以及其中，第二扫描信号施加至第二扫描线使得第三晶体管导通，以及初始化电压施加至发光二极管的第一电极。
在示例性实施方式中，显示设备还包括：第四晶体管，位于第二电压线与第一晶体管的栅电极之间；第五晶体管，位于第一电压线与第一晶体管的源电极之间；第六晶体管，位于第一晶体管的漏电极与发光二极管的第一电极之间；第七晶体管，位于第六晶体管的漏电极与第四晶体管的漏电极之间；第三扫描线，用于向第四晶体管的栅电极传输第三扫描信号；以及发射控制线，用于向第五晶体管的栅电极和第六晶体管的栅电极传输发射控制信号。
根据本公开的另一个实施方式，显示设备包括：衬底；半导体层，位于衬底上；第一绝缘层，位于半导体层和衬底上；第一导电层，位于第一绝缘层上；第二绝缘层，位于第一绝缘层和第一导电层上；第二导电层，位于第二绝缘层上；第三绝缘层，位于第二导电层上；第一电极，位于第三绝缘层上且电连接至半导体层；第二电极，与第一电极隔开；以及至少一个发光元件，位于第一电极和第二电极之间，其中，半导体层包括第一半导体区域和第二半导体区域，其中，第一导电层包括与第一半导体区域重叠的第一栅电极和与第二半导体区域重叠的第二栅电极，以及其中，第二导电层包括电连接在第一半导体区域和第二半导体区域之间的第一电压线；以及第一导电图案，电连接至第一半导体区域、第二半导体区域和第一电极。
在示例性实施方式中，其中，第一电压线通过第一接触孔和第二接触孔进行电连接，第一接触孔和第二接触孔延伸通过第一绝缘层和第二绝缘层，以及其中，第一半导体区域的一侧通过第一接触孔进行电连接，以及第二半导体区域的一侧通过第二接触孔进行电连接。
在示例性实施方式中，其中，第一导电图案电连接至第三接触孔和第四接触孔，第三接触孔和第四接触孔穿过第一绝缘层和第二绝缘层，以及其中，第三接触孔电连接至第一半导体区域的另一侧且第四接触孔电连接至第二半导体区域的另一侧。
在示例性实施方式中，其中，第一导电图案通过第五接触孔电连接至第一电极，第五接触孔穿过第三绝缘层。
在示例性实施方式中，其中，第二导电图案还包括通过第六接触孔电连接至第二电极的第二电压线，第六接触孔穿过第三绝缘层。
在示例性实施方式中，其中，第一电极通过电极接触孔电连接至第一半导体区域和第二半导体区域，电极接触孔穿过第三绝缘层。
在示例性实施方式中，其中，至少一个发光元件包括：半导体晶体，包括第一导电型半导体，位于第一导电型半导体上的活性层，以及位于活性层上的第二导电型半导体；以及绝缘涂覆部，围绕半导体晶体的外表面的至少一部分。
在示例性实施方式中，其中，第一导电型半导体电连接至第二电极，以及第二导电型半导体电连接至第一电极。
根据本公开的实施方式，制造显示设备的方法包括：制备电路元件层，电路元件层包括：驱动晶体管和第一晶体管，驱动晶体管和第一晶体管各自具有电连接至第一电源电压线的电极和电连接至像素电极的另一电极；第二电源电压线，连接至与像素电极隔开且面对像素电极的公共电极；扫描线，连接至第一晶体管的栅电极并且传输扫描信号；将多个发光元件装载到像素电极和公共电极上并向扫描线施加扫描信号；以及将发光元件放置在像素电极和公共电极之间。
在示例性实施方式中，其中，第一晶体管响应于扫描信号而导通，而驱动晶体管截止。
在示例性实施方式中，其中，将AC电压施加至第二电源电压线，以及将施加至第一电源电压线的接地电压通过第一晶体管传输至像素电极。
在示例性实施方式中，其中，在放置发光元件时，在像素电极和公共电极之间形成电容。
在示例性实施方式中，其中，电路元件层还包括：第一像素电极和第二像素电极；与第一像素电极隔开且面对第一像素电极隔的第一电极以及与第二像素电极隔开且面对第二像素电极的公共电极；第一驱动晶体管，具有电连接至第一像素电极的电极；第二驱动晶体管，具有电连接至第二像素电极的电极；以及第一扫描线，第一扫描信号施加至第一扫描线；第二晶体管，具有电连接至第一电源电压线的电极和电连接至第二像素电极的另一电极；以及第二扫描线，连接至第二晶体管的栅电极，其中，第二扫描信号施加至第二扫描线。
在示例性实施方式中，其中，公共电极包括第一公共电极和第二公共电极，其中，在第一时间点处，将发光元件装载到第一像素电极和第一公共电极上，以及其中，将第一扫描信号施加至第一扫描线，而不将第二扫描信号施加至第二扫描线。
在示例性实施方式中，其中，在第一时间点处，使第一晶体管导通，而使第一驱动晶体管、第二晶体管和第二驱动晶体管截止。
在示例性实施方式中，其中，在第二时间点处，将发光元件装载到第二像素电极和第二公共电极上，以及其中，将第二扫描信号施加至第二扫描线，而不将第一扫描信号施加至第一扫描线。
在示例性实施方式中，其中，在第二时间点处，使第二晶体管导通，而使第一驱动晶体管、第二驱动晶体管和第一晶体管截止。
附图说明
通过参照附图详细地描述本公开的示例性实施方式，本公开的以上及其它方面和特征将变得更明确，在附图中：
图1是示出根据本公开示例性实施方式的显示设备的立体图；
图2是示出根据本公开示例性实施方式的显示设备的框图；
图3是示意性示出图1的显示面板的平面图；
图4是示出图2的像素中的一个的电路图；
图5是示意性示出图3的部分A的放大图；
图6是示出图5的像素中的一个的布局的图；
图7是沿着图5的线I-I'截取的剖视图；
图8是沿着图5的线II-II'截取的剖视图；
图9至图11是示出根据本公开示例性实施方式的电路元件层的堆叠顺序的布局图；
图12至图19是示意性示出根据本公开示例性实施方式的制造显示设备的方法的一部分的图；
图20是示出根据本公开示例性实施方式的发光元件的图；
图21是根据本公开另一示例性实施方式的显示设备的像素的电路图；
图22是示出图21的像素中的一个的布局的图；
图23至图25是以图22的电路元件层的堆叠顺序示出的布局图；
图26是示出根据本公开另一示例性实施方式的在制造显示面板的工艺期间传输至每个子像素的第二扫描信号的图；以及
图27是根据本公开另一示例性实施方式的显示面板的平面图。
具体实施方式
现将在下文中参照附图更充分地描述本发明，其中，附图中示出了本发明的示例性实施方式。然而，本发明可以以不同的形式实施，而不应解释为限于本文阐述的实施方式。更确切地说，提供这些实施方式以使得本公开将是透彻和完整的并且将向本领域技术人员充分传达本发明的范围。
还应理解，当层被称为在另一层或衬底“上”时，其可直接在另一层或衬底上，或者还可存在介于中间的层。在说明书全文中，相同的附图标记表示相同的组件。
应理解，虽然本文可使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本发明的教导的情况下，下面讨论的第一元件可称为第二元件。类似地，第二元件也可称为第一元件。
在下文中，将参照附图描述本公开的示例性实施方式。
图1是示出根据本公开示例性实施方式的显示设备的立体图。图2是示出根据本公开示例性实施方式的显示设备的框图。图3是示意性示出图1的显示面板的平面图。
参照图1至图3，根据本公开的示例性实施方式的显示设备1包括显示面板10、集成驱动电路20、扫描驱动器30、电路板40和电源电路50。集成驱动电路20可包括数据驱动器21和时序控制器22。
如本文所使用的，术语“上方”、“顶部”和“上表面”指代由z轴方向上的箭头所指示的一侧，反之，术语“下方”、“底部”和“下表面”指代z轴方向上的相反侧。如本文所使用的，术语“左”侧、“右”侧、“上”侧和“下”侧是指从顶部观察显示面板10时的相对位置。例如，“左侧”指代由x轴的箭头指示的相反方向，“右侧”指代由x轴的箭头指示的方向，“上侧”指代由y轴的箭头指示的方向，且“下侧”指代由y轴的箭头指示的相反方向。
当从顶部观察时，显示面板10可具有矩形形状。例如，当从如图1中所示的顶部观察时，显示面板10可具有矩形形状，该矩形形状具有在第一方向(x轴方向)上的较短边和在第二方向(y轴方向)上的较长边。第一方向(x轴方向)上的较短边与第二方向(y轴方向)上的较长边相遇的拐角中的每个可形成为直角或者可以以设定或预定曲率圆化。当从顶部观察时的显示面板10的形状不限于矩形形状，而是可形成为不同的多边形形状、圆形形状或椭圆形状。虽然在图1中显示面板10形成为平坦的，但是这仅是例示性的。显示面板10的至少一侧可以是能够以设定或预定曲率弯曲的。
显示面板10可划分为显示区域DA和围绕显示区域DA定位的非显示区域NDA。显示区域DA包括多个像素PX以显示图像。显示面板10可包括数据线DL1至DLm、与数据线DL1至DLm交叉的扫描线SL1至SLn、供应第一电压QVDD的第一电源电压线(下文中，也称为“第一电压线”)QVDDL(如图4中所示)、供应第二电压的第二电源电压线(下文中，也称为“第二电压线”)QVSSL(如图4中所示)以及连接至数据线DL1至DLm和扫描线SL1至SLn的像素PX，其中，m和n是等于或大于2的整数。
像素PX可包括一个或多个发射特定波段的光以表示颜色的发光元件300(在图4中示出)。从发光元件300发射的光可通过显示面板10的显示区域DA从外部看到。
像素PX中的每一个可包括第一子像素PX1、第二子像素PX2和第三子像素PX3。第一子像素PX1可发射第一颜色的光，第二子像素PX2可发射第二颜色的光，且第三子像素PX3可发射第三颜色的光。第一颜色可以是红色，第二颜色可以是绿色，且第三颜色可以是蓝色。然而，应理解本公开不限于此。在一些实施例中，子像素PXn可发射相同颜色的光。虽然在图2中所示的示例中像素PX中的每一个包括三个子像素，但是本公开不限于此。在其他实施方式中，像素PX中的每一个可包括四个或更多个子像素。
集成驱动电路20输出用于驱动显示面板10的信号和电压。为此，集成驱动电路20可包括数据驱动器21和时序控制器22。
数据驱动器21从时序控制器22接收数字视频数据(下文中，也称为“数据信号”)DATA和源控制信号DCS。数据驱动器21根据源控制信号DCS将数字视频数据DATA转换成模拟数据电压，并且向显示面板10的数据线DL1至DLm供应模拟数据电压。
时序控制器22从主***接收数字视频数据DATA和时序信号。时序信号可包括垂直同步信号、水平同步信号、数据使能信号和点时钟。主***可以是智能电话或平板PC的应用处理器、监视器或TV的片上***等。
时序控制器22生成用于控制数据驱动器21和扫描驱动器30的操作时序的控制信号。控制信号可包括用于控制数据驱动器21的操作时序的源控制信号DCS和用于控制扫描驱动器30的操作时序的扫描控制信号SCS。
集成驱动电路20可定位在设置在显示面板10的一侧上的非显示区域NDA中。集成驱动电路20可实现为集成电路(IC)且可通过玻璃上芯片(COG)技术、塑料上芯片(COP)技术或超声波粘合附接至显示面板10。然而，本公开不限于此。例如，集成驱动电路20可安装在电路板40上而不安装在显示面板10上。
此外，虽然在图2中所示的示例中集成驱动电路20包括数据驱动器21和时序控制器22，但本公开不限于此。数据驱动器21和时序控制器22可不形成为单个集成电路，而是可形成为单独的集成电路。在这种情况中，数据驱动器21(例如，集成驱动电路)可通过玻璃上芯片(COG)技术、塑料上芯片(COP)技术或超声波粘合安装在显示面板10上，且时序控制器22可安装在电路板40上。
扫描驱动器30从时序控制器22接收扫描控制信号SCS。扫描驱动器30根据扫描控制信号SCS生成扫描信号并将扫描信号供应至显示面板10的扫描线SL1至SLn。扫描驱动器30可包括多个晶体管且可形成在显示面板10的非显示区域NDA中。可选地，扫描驱动器30可形成为集成电路。在这种情况中，扫描驱动器30可安装在附接至显示面板10的另一侧的栅极柔性膜上。
电路板40可使用各向异性导电膜附接至设置于显示面板10的一侧上的边缘处的焊盘。因此，电路板40的引线可电连接至焊盘。电路板40可以是柔性印刷电路板、印刷电路板或诸如膜上芯片的柔性膜。电路板40可朝向显示面板10下方弯曲。在这种情况中，电路板40的一侧可附接至显示面板10的一侧上的边缘，且电路板40的另一侧可位于显示面板10下方以连接至安装主***的***板。
电源电路50可从施加自***板的主电力生成驱动显示面板10所需的电压，并且可向显示面板10供应电压。例如，电源电路50从主电力生成用于驱动显示面板10的发光元件300的第一电压QVDD和第二电压QVSS，并且可将第一电压QVDD和第二电压QVSS供应至第一电压线QVDDL和第二电压线QVSSL。此外，电源电路50可从主电力生成用于驱动集成驱动电路20和扫描驱动器30的驱动电压以供应驱动电压。
虽然在图1所示的示例中电源电路50形成为集成电路且安装在电路板40上，但是本公开的示例性实施方式不限于此。例如，电源电路50可与集成驱动电路20一体地形成。
图3详细地示出了图1的显示面板10的平面图。为便于示出，图3仅示出了数据焊盘DP1至DPp、浮置焊盘FD1和FD2、电力焊盘PP1和PP2、浮置线FL1和FL2、第二电压线QVSSL、数据线DL1至DLm、第一电极线210和第二电极线220，其中，p是等于或大于2的整数。
参照图3，多个像素PX布置在显示面板10的显示区域DA中。像素PX中的每一个可包括多个电极线210和220以及在多个电极线210和220之间对准的发光元件。在附图中，多个像素PX可布置在作为水平方向的第一方向(x轴方向)和作为竖直方向的第二方向(y轴方向)上。虽然图3的部分A中示出了三个子像素PX1、PX2和PX3，但是应理解显示面板10可包括更大数量的像素PX或子像素PX1、PX2和PX3。
像素PX中的每一个的第一子像素PX1、第二子像素PX2和第三子像素PX3可布置在由第一电极线210、第二电极线220和数据线DL1至DLm以矩阵图案限定的区域中。
此外，图3中所示的像素PX可划分为多个像素，且多个像素中的每一个可用于像素PX。像素可不必如图3中所示的那样在第一方向(x轴方向)和第二方向(y轴方向)上平行布置，而是可布置成诸如锯齿图案的多种图案。
没有像素位于非显示区域NDA中，非显示区域NDA可限定为显示面板10的除显示区域DA之外的区域。非显示区域NDA可由一些元件覆盖，从而非显示区域NDA能够从显示面板10的外部不可见。在非显示区域NDA中，可定位有用于驱动显示区域DA中的发光元件300的多种元件。如图3中所示，多个焊盘DP、FD和PP可定位在位于显示面板10的显示区域DA的一侧上(例如，从顶部观察时位于显示面板10的下侧处)的非显示区域NDA中。
多个焊盘可包括数据焊盘DP、电力焊盘PP和浮置焊盘FD。数据焊盘DP可连接至多条数据线DL，其中，多条数据线DL延伸至显示区域DA中的像素PX中的每一个。数据焊盘DP可通过数据线DL向每个像素PX传输用于驱动每个像素PX的数据信号。每个数据线DL连接至相应的数据焊盘DP。包括在显示面板10中的数据焊盘DP的数量可等于在显示区域DA的第一方向(x轴方向)上布置的子像素PXn的数量。
数据线DL1至DLm可在第二方向(y轴方向)上延伸。数据线DL1至DLm中的每一个的一侧可连接至集成驱动电路20。因此，来自集成驱动电路20的数据电压可施加至数据线DL1至DLm。
第一电极线210可在第一方向(x轴方向)上以设定或预定距离彼此间隔开。因此，第一电极线210可不与数据线DL1至DLm重叠。在制造显示设备1的过程期间，单个电极线的两端可分别连接至非显示区域NDA中的第一浮置线FL1和第二浮置线FL2，并且之后从像素到像素或从子像素到子像素进行切割以形成第一电极线210。
第二电极线220中的每一个可在第一方向(x轴方向)上延伸。因此，第二电极线220可与数据线DL1至DLm重叠。此外，不同于第一电极线210，第二电极线220可连接至非显示区域NDA中的第二电压线QVSSL。因此，第二电压线QVSSL的第二电压QVSS可施加至第二电极线220。
在显示面板10的非显示区域NDA中，可定位有包括数据焊盘DP1至DPp、浮置焊盘FD1和FD2和电力焊盘PP1和PP2的焊盘单元PA、集成驱动电路20、第一浮置线FL1、第二浮置线FL2以及第二电压线QVSSL。
包括数据焊盘DP1至DPp、浮置焊盘FD1和FD2和电力焊盘PP1和PP2的焊盘单元PA可定位在位于显示面板10的一侧上的边缘(例如，位于显示面板10的下侧上的边缘)处。数据焊盘DP1至DPp、浮置焊盘FD1和FD2和电力焊盘PP1和PP2可在焊盘单元PA中在第一方向(x轴方向)上平行布置。
电路板40可使用各向异性导电膜附接到数据焊盘DP1至DPp、浮置焊盘FD1和FD2和电力焊盘PP1和PP2上。因此，电路板40可电连接至数据焊盘DP1至DPp、浮置焊盘FD1和FD2以及电力焊盘PP1和PP2。
集成驱动电路20可通过连接线连接至数据焊盘DP1至DPp。集成驱动电路20可通过数据焊盘DP1至DPp接收数字视频数据DATA和时序信号。集成驱动电路20可将数字视频数据DATA转换成模拟数据电压并且向显示面板10的数据线DL1至DLm供应模拟数据电压。
第二电压线QVSSL可连接至焊盘单元PA的第一电力焊盘PP1和第二电力焊盘PP2。第二电压线QVSSL可在位于显示区域DA的左外侧和右外侧上的非显示区域NDA中在第二方向(y轴方向)上延伸。第二电压线QVSSL可连接至第二电极线220。因此，电源电路50的第二电压QVSS可经由电路板40、第一电力焊盘PP1、第二电力焊盘PP2和第二电压线QVSSL施加至第二电极线220。
第一浮置线FL1可连接至焊盘单元PA的第一浮置焊盘FD1。第一浮置线FL1可在位于显示区域DA的左外侧和右外侧上的非显示区域NDA中在第二方向(y轴方向)上延伸。
第二浮置线FL2可连接至焊盘单元PA的第二浮置焊盘FD2。第二浮置线FL2可在位于显示区域DA的左外侧和右外侧上的非显示区域NDA中在第二方向(y轴方向)上延伸。第一浮置焊盘FD1和第二浮置焊盘FD2以及第一浮置线FL1和第二浮置线FL2可以是电压不施加至其的虚设焊盘和虚设线。
第一浮置线FL1和第二浮置线FL2用于在制造过程期间施加对准信号，且电压可不施加至制造完成的显示设备。可选地，接地电压可施加至第一浮置线FL1和第二浮置线FL2以减少所制造的显示设备中的静电。
虽然附图中未示出，但是显示面板10还可包括用于向每个像素PX施加第一电压QVDD的第一电压线QVDDL。第一电压线QVDDL可连接至位于一侧上的另一焊盘(未示出)以向每个像素PX或子像素PXn施加设定或预定电压。
通常，在制造显示设备1的过程期间，可在像素PX或子像素PXn中的每一个中形成电场以对准发光元件300。具体地，发光元件300可基于介电电泳现象通过在制造过程期间施加介电电泳力来对准。接地电压施加至第一电极线210且AC电压施加至第二电极线220以在像素PX或子像素PXn中形成电场。介电电泳力可通过电场转移，使得发光元件300可在电极之间对准。
可在第一电极线210彼此连接时执行在像素PX或子像素PXn中对准发光元件300的工艺。在这样的情况中，在制造显示设备1的工艺期间使发光元件300在第一电极线210和第二电极线220之间对准之后，需要对第一电极线210或第二电极线220进行图案化的后续工艺。
相反，根据本公开的示例性实施方式，显示设备1包括用于驱动发光元件300的晶体管和用于在单个像素PX中对准发光元件300的晶体管。在制造显示设备1的工艺期间，可针对像素PX中的每一个对第一电极线210或第二电极线220进行图案化，且之后可通过对准晶体管施加对准信号以对准发光元件300。因此，在制造显示设备1期间，可一次执行同一工艺以简化工艺，且在一些情况下，可省略不必要的步骤，这是被期望的。
在这样的情况中，第一电压线QVDDL可以提供用于对准发光元件300的对准信号，例如，接地电压。也就是说，第一电压QVDD可在驱动显示设备1时通过第一电压线QVDDL施加，而接地电压可在制造显示设备1时施加。下文将对此给出更详细的描述。
图4是示出图2的像素之一的电路图。
第一子像素PX1、第二子像素PX2和第三子像素PX3中的每一个可连接至数据线DL1至DLm中的至少之一、扫描线SL1至SLn中的至少之一和第一电压线QVDDL。数据线DLj可向每个子像素PXn传输数据信号，扫描线SLk可向每个子像素PXn传输扫描信号GW或GB，且第一电压线QVDDL可传输驱动电流或对准信号，其中，j是满足1≤j≤m的整数，且k是满足1≤k≤n的整数。
如本文所使用的那样，术语“第一”、“第二”等用于在相似的元件之间进行区分且不必须用于描述连续的或按时间顺序的顺序。应理解，如此使用的术语在适当环境下是可互换的且本文描述的本公开的示例性实施方式能够以除本文所描述或示出的顺序之外的其他顺序进行操作。因此，在以下描述中，在本公开的技术范围内，第一元件可以是第二元件。
第一子像素PX1、第二子像素PX2和第三子像素PX3中的每一个可包括发光元件300以及多个晶体管和用于向发光元件300供应电流的至少一个电容器。
多个晶体管可包括用于向发光元件300施加驱动电压的第一晶体管TR1、用于向第一晶体管TR1的栅电极施加数据信号DATA的第二晶体管TR2和用于在对准发光元件300的工艺期间施加对准信号的第三晶体管TR3。
在图4中，子像素PXn具有三晶体管和一电容器(3T1C)单元结构。然而，应理解本公开不限于此。子像素PXn可包括更大数量的晶体管和多于一个的电容器。
第一晶体管至第三晶体管TR1、TR2和TR3中的每一个可包括第一电极、第二电极和栅电极。第一电极和第二电极之一可以是源电极且另一个可以是漏电极。
第一晶体管至第三晶体管TR1、TR2和TR3中的每一个可形成为薄膜晶体管。在图4中所示的示例中，第一晶体管至第三晶体管TR1、TR2和TR3中的每一个实现为p型MOSFET(金属氧化物半导体场效应晶体管)。然而，应理解本公开不限于此。第一晶体管TR1、第二晶体管TR2和第三晶体管TR3中的每一个可实现为n型MOSFET。对于n型MOSFET，可改变第一晶体管TR1、第二晶体管TR2和第三晶体管TR3中的每一个的源电极和漏电极的位置。在以下描述中，作为示例，第一晶体管至第三晶体管TR1、TR2和TR3是p型MOSFET。
发光元件300中的每一个的一端连接至显示面板10的第一电极线210，且发光元件300中的每一个的另一端连接至第二电极线220。如稍后将描述的，第一电极线210和第二电极线220中的一个可以是阳电极，而另一个可以是阴电极。然而，应理解本公开不限于此。也就是说，第一电极线210可以是阴电极，而第二电极线220可以是阳电极。在以下描述中，假设第一电极线210是阳电极且第二电极线220是阴电极。
连接至发光元件300的第一电极线210可连接至图4的第三节点N3，而第二电极线220可连接至第二电压线QVSSL。发光元件300可接收通过第一节点N1传输至第三节点N3的设定或预定电流或信号。
第一晶体管TR1(或驱动晶体管)可包括连接至(或电连接至)第一节点N1的第二电极、连接至第一电压线QVDDL的第一电极和连接至第二节点N2的栅电极。第一晶体管TR1可基于在第二节点N2处的电压(或存储在稍后描述的电容器Cst中的电压)向发光元件300供应从第一电压线QVDDL施加驱动电压。
第二晶体管TR2(或开关晶体管)可包括连接至数据线DLj的第一电极、连接至第二节点N2的第二电极和连接至用于供应第一扫描信号GW的第一扫描线SLk的栅电极，其中，j是满足1≤j≤m的整数，且k是满足1≤k≤n的整数。第二晶体管T2可响应于第一扫描信号GW导通且可向第二节点N2传输从数据线DLj传输的数据信号DATA。
第三晶体管TR3(或对准晶体管)可包括连接至第一电压线QVDDL的第一电极、连接至第一节点N1的第二电极和连接至用于供应第二扫描信号GB的第二扫描线SL(k+1)的栅电极。第三晶体管TR3可响应于第二扫描信号GB导通且可通过第一节点N1向第三节点N3施加从第一电压线QVDDL传输的接地电压。
电容器Cst可连接在第二节点N2和第一电压线QVDDL之间。电容器Cst可存储或保持所接收的数据信号DATA。
在根据本公开的示例性实施方式的显示设备1中，两个不同的晶体管(例如，第一晶体管TR1和第三晶体管TR3)位于第一电压线QVDDL与发光元件300中的每一个的一个电极之间。
第一晶体管TR1和第三晶体管TR3中的每一个的第一电极连接至第一电压线QVDDL，而第一晶体管TR1和第三晶体管TR3中的每一个的第二电极连接至第三节点N3，其中，第三节点N3连接至发光元件300中的每一个的电极。第一晶体管TR1和第三晶体管TR3中的每一个可向连接至发光元件300中的每一个的电极的第三节点N3传输施加至第一电压线QVDDL的设定或预定信号或电压。
应注意，如上所述，第一晶体管TR1基于第二节点N2处的电压导通或截止，而第三晶体管TR3响应于供应至第二扫描线SL(k+1)的第二扫描信号GB导通或截止。根据本公开的示例性实施方式，在制造显示设备1的过程期间，第一晶体管TR1截止而第三晶体管TR3导通，使得传输至第一电压线QVDDL的接地电压通过第三晶体管TR3传输至第三节点N3。当显示设备1被驱动时，第三晶体管TR3截止而第一晶体管TR1导通，使得传输至第一电压线QVDDL的驱动电压通过第一晶体管TR1传输至第三节点N3。
以这样的方式，每个像素PX或子像素PXn可通过不同的晶体管(例如，第一晶体管TR1或第三晶体管TR3)向第三节点N3传输不同的电压或信号。具体地，在制造显示设备1的过程期间，可针对像素PX或子像素PXn中的每一个单独地传输用于对准发光元件300的信号，从而可在对准发光元件300之前执行切割或图案化电极线的工艺。因此，根据本公开的示例性实施方式的制造显示设备1的方法具有可在制造显示设备1的过程期间一次执行同一工艺以简化工艺以及在某些情况下可省略不必要步骤的特点。
在下文中，将描述每个子像素PXn中的元件的结构和布置。
图5是示意性示出图3的部分A的放大图。应理解，图5是图3的部分A旋转180°的放大图。
参照图5，像素PX中的每一个可包括第一子像素PX1、第二子像素PX2和第三子像素PX3。像素PX中的每一个中的第一子像素PX1、第二子像素PX2和第三子像素PX3可在由彼此交叉的扫描线SLk和SL(k+1)与数据线DLj、DL(j+1)、DL(j+2)和DL(j+3)限定的区域中布置成矩阵图案。扫描线SLk和SL(k+1)可在第一方向(x轴方向)上延伸，而数据线DLj、DL(j+1)、DL(j+2)和DL(j+3)可在与第一方向(x轴方向)交叉的第二方向(y轴方向)上延伸。
第一子像素PX1、第二子像素PX2和第三子像素PX3中的每一个可包括第一电极线210、第二电极线220和多个发光元件300。第一电极线210和第二电极线220可电连接至发光元件300且可接收电压以使发光元件300发光。用于允许发光元件300发光的电压可通过图4的第一晶体管TR1来传输。
此外，电极线210和220中的至少一些可用于在像素PX内形成电场以对准发光元件300。用于对准发光元件300的电压可通过图4的第三晶体管TR3传输。
电极线210和220可包括第一电极线210和第二电极线220。在示例性实施方式中，第一电极线210可从像素到像素断开，而第二电极线220可以是跨多个像素PX进行连接的公共电极。第一电极线210和第二电极线220中的一个可以是发光元件300中的每一个的阳电极，而另一个可以是发光元件300中的每一个的阴电极，因此，在下文中，第一电极线210也可称为第一电极210，第二电极线220也可称为第二电极220。然而，应理解本公开不限于此。
第一电极210和第二电极220可包括分别在第一方向(x轴方向)上延伸的电极干210S和220S以及分别从电极干210S和220S分支且在与第一方向(x轴方向)交叉的第二方向(y轴方向)上延伸的一个或多个电极分支210B和220B。
具体地，第一电极210可包括在第一方向(x轴方向)上延伸的第一电极干210S和从电极干210S分支且在第二方向(y轴方向)上延伸的至少一个第一电极分支210B。
像素的第一电极干210S可与在同一行(例如，在第一方向(x轴方向)上)邻近该像素的像素的第一电极干210S基本上成直线。换言之，像素的第一电极干210S的两端可在该像素与相邻的像素之间终止且可与其分离，且相邻的像素的第一电极干210S可与该像素的第一电极干210S成直线。因此，像素PX中的每一个中的第一电极干210S可向其电极分支210B施加电信号，使得第一电极分支210B可被独立地驱动。
第一电极干210S可在制造过程期间形成为单个干电极，且之后可在对准发光元件300之前使用激光等对其进行切割。可选地，第一电极干210S可在将第一电极线210和第二电极线220形成在显示面板10上时彼此断开。即使第一电极干210S在对准发光元件300之前彼此断开，也能够通过图4的第三晶体管TR3向每个像素PX或子像素PXn施加对准信号。
第一电极分支210B可从第一电极干210S的至少一部分分支成在第二方向(y轴方向)上延伸，且可在终止的同时与和第一电极干210S相对的第二电极干220S隔开。
此外，一个或多个第一电极分支210B可位于每个像素PX中。虽然在图5所示的示例中两个第一电极分支210B位于像素PX中且第二电极分支220B位于该两个第一电极分支210B之间，但是这仅是说明性的。在一些实施方式中，多于两个的第一电极分支210B可位于像素PX中。在一些示例性实施方式中，第二电极分支220B可定位在第一电极分支210B之间，且每个子像素PXn可相对于第二电极分支220B具有对称的结构。然而，应理解本公开不限于此。
第二电极220可包括第二电极干220S和至少一个第二电极分支220B，第二电极干220S在第一方向(x轴方向)上延伸且与第一电极干210S隔开且相对，所述至少一个第二电极分支220B从第二电极干220S分支且在第二方向(y轴方向)上延伸，而且与第一电极分支210B隔开且面对第一电极分支210B。应注意，第二电极干220S的另一端可跨在第一方向(x轴方向)上彼此相邻的多个像素PX延伸。因此，在像素之间，一个像素中的第二电极干220S的每个端可连接至相邻的像素中的另一第二电极干220S的一端。
第二电极分支220B可与第一电极分支210B间隔开且面对第一电极分支210B，且可在终止的同时与第一电极干210S间隔开。也就是说，在像素PX中，第二电极分支220B的一端可连接至第二电极干220S，且第二电极分支220B的另一端可与第一电极干210S间隔开。
第一电极分支210B可在第二方向(y轴方向)上朝向一侧延伸，同时第二电极分支220B可在第二方向(y轴方向)上朝向相反侧延伸，从而它们可相对于像素PX的中央定位在相反侧上。然而，应理解本公开不限于此。第一电极干210S和第二电极干220S可定位在像素PX的中央的同一侧上且可彼此间隔开。在这样的情况中，从电极干210S和220S分支的第一电极分支210B和第二电极分支220B可分别在相同的方向上延伸。
多个发光元件300可在第一电极分支210B中的每一个与第二电极分支220B之间对准。发光元件300中的至少一些可具有电连接至第一电极分支210B的一端和电连接至第二电极分支220B的另一端。
发光元件300可在第二方向(y轴方向)上彼此间隔开且可彼此基本平行地对准。在本文中，发光元件300之间的间隔不受特别限制。在一些实施例中，发光元件300的一些可彼此紧密布置以形成组，且发光元件300中的另一些可彼此紧密布置以形成与所述组间隔开的另一组。可选地，发光元件300可布置成使得它们以不规则的密度定位在一方向上。
接触电极260可定位在第一电极分支210B和第二电极分支220B上。
接触电极260可在第二方向(y轴方向)上延伸且可在第一方向(x轴方向)上彼此间隔开。接触电极260可与发光元件300中的每一个的至少一端接触，且接触电极260可与第一电极线210或第二电极线220接触以接收电信号。因此，接触电极260可向发光元件300传输从电极线210和220中的每一个传输的电信号。
接触电极260可定位在电极分支210B和220B上以部分地覆盖它们。接触电极260可包括与发光元件300中的每一个的一端或另一端接触的第一接触电极261和第二接触电极262。
第一接触电极261可定位在第一电极分支210B上且可与发光元件300中的每一个的电连接至第一电极线210的一端接触。第二接触电极262可定位在第二电极分支220B上且可与发光元件300中的每一个的电连接至第二电极线220的另一端接触。
在一些示例性实施方式中，发光元件300中的每一个的电连接至第一电极分支210B或第二电极分支220B的两端可以是n型或p型掺杂的导电半导体层。当发光元件300中的每一个的电连接至第一电极分支210B的一端是p型掺杂的导电半导体层时，发光元件300中的每一个的电连接至第二电极分支220B的另一端可以是n型掺杂的导电半导体层。然而，应理解本公开不限于此。半导体层的类型可颠倒。
第一电极干210S可通过稍后将描述的电极接触孔CNTD电连接至第一晶体管TR1或第三晶体管TR3。此外，虽然附图中未示出，但是第二电极干220S可通过在非显示区域NDA中形成的电极接触孔连接至第二电压线QVSSL。在这样的情况中，在子像素PXn中的每一个中，不同于第一电极干210S，第二电极干220S可不包括电极接触孔。然而，应理解本公开不限于此。预定的电极接触孔可位于第二电极干220S上以电连接至第二电压线QVSSL。
第一电极干210S可接收第一晶体管TR1或第三晶体管TR3驱动电压或对准信号。第二电极干220S可通过第二电压线QVSSL接收驱动电压或对准信号。
在根据本公开的示例性实施方式的显示设备1中，当驱动显示设备1时，第一晶体管TR1可导通且驱动电压被施加至第一电极干210S，而在制造显示设备1的过程期间，第三晶体管TR3可导通且对准信号可施加至第一电极干210S。也就是说，显示设备1的第一电极线210可包括不同的晶体管，使得可在驱动显示设备1时和制造显示设备1时传输不同的信号。因为第一晶体管TR1和第三晶体管TR3可在像素PX或子像素PXn中的每一个中单独地导通，所以能够仅驱动特定的像素PX或子像素PXn或对准发光元件300。稍后将对此给予更详细的描述。
图5的平面图仅示出了布置在显示面板10中的第一电极线210、第二电极线220和发光元件300。如稍后将描述的，显示面板10的第一电极线210和第二电极线220可电连接至定位在其下方的电路元件层上的元件。电路元件层上的元件可形成包括半导体层、导电层等的多个元件。
在下文中，将参照显示面板10的布局图和剖视图等详细地描述显示面板10的配置。
图6是示出图5的像素之一的布局的图。图7是沿着图5的线I–I'截取的剖视图。图8是沿着图5的线II-II'截取的剖视图。
根据本公开的示例性实施方式，显示面板10可包括电路元件层10a和显示元件层10b。电路元件层10a可包括上文参考图4描述的第一晶体管TR1至第三晶体管TR3、电容器Cst等。显示元件层10b可包括第一电极线210、第二电极线220、发光元件300等，虽然附图中仅示出了一个子像素PXn的布局，但是应理解其它子像素PXn具有相同的布局。在下文中，将描述单个子像素PXn。
在以下描述中，即使一些元件与上文参考图1至图4描述的元件基本相同，它们仍被赋予新的附图标记以易于描述元件之间的布置和关系。图6的线I-I'和线II-II'可分别与图5的线I-I'和线II-II'对应。也就是说，图6中所示的布局图可被理解为包括定位在图5的平面图下方的配置。在下文中，将参照图5至图8详细地描述显示面板10的多个元件。
参照图5至图8，电路元件层10a可包括衬底1010、缓冲层1020、半导体层1100、第一绝缘层1810、第一导电层1200、第二绝缘层1820、第二导电层1300、第三绝缘层1830、第三导电层1400、第四绝缘层1840、第四导电层1500和第五绝缘层1850。
显示元件层10b可包括堤部410和420、反射层211和221、电极层212和222、第六绝缘层1860、第一接触电极261、第二接触电极262、第七绝缘层1870、第八绝缘层1880和钝化层1890。反射层211和221与电极层212和222可分别形成电极线210和220。
上述层中的每个可由单层制成，或可由包括多个层的层堆叠制成。所述层之间可进一步定位有其它层。
图9至图11是以根据本公开示例性实施方式的电路元件层的堆叠顺序示出的布局图。
图9是示出显示面板10的半导体层1100的布局的图。图10是示出电路元件层10a的除第五绝缘层1850外的彼此堆叠的层的布局图。图11是图6的部分A的放大图。
在下文中，将参照图5、图6及图9至图11描述显示面板10的电路元件层10a，且之后将参照图5、图7和图8描述显示元件层10b。
参照图5、图6、图10和图11，衬底1010(图7至图8)支承位于其上的层。衬底1010可以是由诸如玻璃、石英和聚合物树脂的绝缘材料制成的绝缘衬底。衬底1010既可以是刚性衬底也可以是能够弯曲、折叠或卷曲的柔性衬底。然而，应理解本公开不限于此。缓冲层1020(图7至图8)可位于衬底1010上。缓冲层1020可防止(或基本防止)杂质离子扩散，可防止(或减少)水分或外部空气的渗透，且可提供平坦表面。
半导体层1100位于缓冲层1020上(图7)。半导体层1100可包括第一晶体管至第三晶体管TR1、TR2和TR3中的每一个的沟道区、源极区和漏极区。半导体层1100可从子像素到子像素PXn分离，但是本公开不限于此。在一些实施例中，在第一方向(x轴方向)上布置的子像素PXn可部分地共享半导体层1100。
半导体层1100可包括第一半导体区域1110、第二半导体区域1120和第三半导体区域1130。第一半导体区域1110和第三半导体区域1130可例如相对于子像素PXn在第二方向(y轴方向)上的中央定位在上侧上。所述第二半导体区域1120可定位在相反侧上，例如，定位在相对于子像素PXn在第二方向(y轴方向)上的中央的下侧上。
第一半导体区域1110可包括至少部分地彼此间隔开的第十一半导体区域1111和第十二半导体区域1112。第十一半导体区域1111和第十二半导体区域1112可分别包括在第一方向(x轴)上延伸的扩展部分1111a和1112a以及定位在扩展部分1111a和1112a的两端处的扩展部分1111b和1112b。
扩展部分1111a和1112a包括第十一扩展部分1111a和第十二扩展部分1112a，其中，第十一扩展部分1111a和第十二扩展部分1112a在第一方向(x轴方向)上延伸，并且在子像素PXn之间的边界处彼此间隔开且终止。第十一扩展部分1111a和第十二扩展部分1112a可在第二方向(y轴方向)上彼此间隔开且可定位成彼此平行。
第十一扩展部分1111b和第十二扩展部分1112b分别定位在第十一扩展部分1111a和第十二扩展部分1112a的两端处。扩展部分1111b和1112b中的每一个定位成使得第十一扩展部分1111a和第十二扩展部分1112a彼此连接。第一半导体区域1110的第十二扩展部分1112b可在第二方向(y轴方向)上扩展且可连接至待描述的第三半导体区域1130或连接至第三半导体区域1130的一部分。第十一扩展部分1111a和第十二扩展部分1112a可以是连接至或接触稍后描述的多个接触孔CNT的区域。
第三半导体区域1130可定位在第一半导体区域1110的在第二方向(y轴方向)上的一侧上，例如定位在第一半导体区域1110相对于子像素PXn的中央的上侧上。第三半导体区域1130可包括第三扩展部分1130a、第三扩展部分1130b和第三连接部分1130c，其中，第三扩展部分1130a在第一方向(x轴方向)上延伸，并且在与子像素PXn之间边界处隔开且终止，第三扩展部分1130b定位在第三扩展部分1130a的一端处，第三连接部分1130c将第三扩展部分1130a的另一端与第十二扩展部分1112b连接。
第三扩展部分1130a定位成与第十二半导体区域1112分开且在第一方向(x轴方向)上延伸。第三扩展部分1130a可与第十一扩展部分1111a和第十二扩展部分1112a平行。第三扩展部分1130a的另一端(即第三扩展部分1130b的相反端)可连接至第十二扩展部分1112b。
第三扩展部分1130b可定位在第三扩展部分1130a的一端(例如，第三扩展部分1130a的左端)处。第三扩展部分1130b可以是连接至或接触稍后描述的多个接触孔CNT的区。
第三扩展部分1130a的另一端可通过在第二方向(y轴方向)上延伸第三连接部分1130c连接至第一半导体区域1110的第十二扩展部分1112b。
第一半导体区域1110和第三半导体区域1130可与第一导电层1200部分地重叠。第一半导体区域1110的扩展部分1111a和1112a的一部分和第三半导体区域1130的第三连接部分1130c的一部分可与第一导电层1200重叠。
可在第一半导体区域1110与第一导电层1200重叠的位置处形成图4的第一晶体管TR1的沟道区。可在第三半导体区域1130与第一导电层1200重叠的位置处形成第三晶体管TR3的沟道区。
此外，第一导电层1200可与第十一半导体区域1111以及第十二半导体区域1112重叠。因此，第一晶体管TR1可实现为双晶体管，即两个晶体管联接的晶体管。这样的双晶体管可防止或减少第一晶体管TR1的漏电流和由于漏电流导致的显示质量的劣化。然而，应理解本公开不限于此。
第二半导体区域1120可定位于在第二方向(y轴方向)上相对于子像素PXn的中央的相反侧上，例如邻近右侧。第二半导体区域1120可包括第二十一半导体区域1121和第二十二半导体区域1122，其中，第二十一半导体区域1121和第二十二半导体区域1122具有在第二方向(y轴方向)上延伸的区域。第二十一半导体区域1121和第二十二半导体区域1122的两端可通过连接部分彼此连接。
第二十一半导体区域1121可包括在第二方向(y轴方向)上延伸的第二十一扩展部分1121a，且第二十二半导体区域1122可包括在第二方向(y轴方向)上延伸的第二十二扩展部分1122a。第二十一扩展部分1121a和第二十二扩展部分1122a可通过定位在两端处的第二十一连接部分1121b和第二十二连接部分1122b彼此连接。第二十一连接部分1121b和第二十二连接部分1122b可连接至或接触稍后描述的多个接触孔CNT。
第二十一扩展部分1121a和第二十二扩展部分1122a的一部分可与第一导电层1200重叠。第二晶体管TR2的沟道区可形成于它们彼此重叠的位置处。如第一半导体区域1110那样，在第二半导体区域1120中，第二十一半导体区域1121和第二十二半导体区域1122中的每一个可与第一导电层1200重叠，且第二晶体管TR2可实现为双晶体管。
第二半导体区域1120的形状可以是如附图中所示的较短边彼此平行且边以直角相交的矩形。然而，应理解本公开不限于此。
半导体层1100可包括多晶硅。多晶硅可通过使非晶硅晶化而形成。晶化技术的示例可包括但不限于快速热退火(RTA)、固相晶化(SPC)、受激准分子激光退火(ELA)、金属诱导晶化(MILC)、循序性侧向结晶(SLS)等。作为另一示例，半导体层1100可包括单晶硅、低温多晶硅、非晶硅等。
在半导体层1100中，杂质离子可掺杂到连接至第一晶体管至第三晶体管TR1、TR2和TR3中的每一个的源极/漏极的区域中。例如，所述区域可掺杂有p型或n型杂质离子。然而，应理解本公开不限于此。
第一绝缘层1810定位在半导体层1100上(例如，图7)。虽然附图中未示出，但是第一绝缘层1810可定位在衬底1010的包括半导体层1100的整个表面上方(图8)。第一绝缘层1810可以是栅绝缘层。
第一绝缘层1810可包括硅化合物、金属氧化物等。例如，第一绝缘层1810可包括硅氧化物、硅氮化物、硅氮氧化物、铝氧化物、钽氧化物、铪氧化物、锆氧化物、钛氧化物等。它们可单独使用或组合使用。第一绝缘层1810可由单层制成或可由彼此堆叠的不同材料的多层制成。
第一绝缘层1810可具有约
Figure BDA0002388778980000241
至
Figure BDA0002388778980000242
或约
Figure BDA0002388778980000243
至
Figure BDA0002388778980000244
的厚度，且例如可具有约
Figure BDA0002388778980000245
的厚度。
第一导电层1200定位在第一绝缘层1810上。第一导电层1200可包括第一扫描线1210、第二扫描线1220和第一栅电极1250。
第一扫描线1210可传送第一扫描信号GW。也就是说，第一扫描线1210可以是图4的第一扫描线SLk。第一扫描线1210可在第一方向(x轴方向)上延伸且可超过子像素PXn之间的边界延伸至相邻的子像素PXn。从顶部观察时，第一扫描线1210可相对于子像素PXn的中央位于第二方向(y轴方向)的下侧上，且可定位成与中央相邻。
第一扫描线1210可与第二半导体区域1120部分地重叠。如图10所示，第一扫描线1210可与第二半导体区域1120的第二十一半导体区域1121(例如，1121a、1121b)和第二十二半导体区域1122(例如，1122a、1122b)重叠。第一扫描线1210可与第二半导体区域1120重叠以形成第二晶体管TR2的沟道区或栅电极。半导体区域的相对于第二晶体管TR2的栅电极位于上侧上的部分可以是第二晶体管TR2的第一电极，且半导体区域的位于下侧上的部分可以是第二电极。
第二扫描线1220可传输第二扫描信号GB。也就是说，第二扫描线1220可以是图4的第二扫描线SL(k+1)。第二扫描线1220可在第一方向(x轴方向)上延伸且可超过子像素PXn之间的边界延伸至相邻的子像素PXn。从顶部观察时，第二扫描线1220可相对于子像素PXn的中央在第二方向(y轴方向)上位于上侧上。
第二扫描线1220可与第三半导体区域1130重叠以形成第三晶体管TR3的沟道区。第三晶体管TR3的栅电极141可形成于第二扫描线1220与第三半导体区域1130重叠的位置。半导体区域的相对于第三晶体管TR3的栅电极位于上侧上的部分可以是第三晶体管TR3的第一电极142，且半导体区域的位于下侧上的部分可以是第二电极143。
当从顶部观察时，第一栅电极1250可定位在第一扫描线1210和第二扫描线1220之间。第一栅电极1250可包括第十一栅电极1250a和第十二栅电极1250b，第十一栅电极1250a在第二方向(y轴方向)上延伸，第十二栅电极1250b在相对于第一方向(x轴方向)的相反方向和第二方向(y轴方向)以45°的角度倾斜的方向上从第十一栅电极1250a的另一端延伸。
第十一栅电极1250a的一端终止成使得其与第二扫描线1220间隔开，且第十一栅电极1250a的另一端在第二方向(y轴方向)上朝相反侧延伸。延伸的另一端可连接至第十二栅电极1250b。第十一栅电极1250a可相对于子像素PXn的中央定位成在第一方向(x轴方向)上邻近左侧。然而，应理解本公开不限于此。
第十二栅电极1250b从第十一栅电极1250a的另一端延伸。延伸方向可以是相对于第一方向(x轴方向)的相反方向和第二方向(y轴方向)以45°的角度倾斜的方向，但是本公开不限于此。第十二栅电极1250b相对于子像素PXn的中央朝向下侧延伸，且终止成使其与第一扫描线1210间隔开。
第一栅电极1250可与第二半导体区域1120部分地重叠。第一栅电极1250可与第一半导体区域1110的第十一半导体区域1111和第十二半导体区域1112重叠。第一栅电极1250可与第一半导体区域1110重叠以形成第一晶体管TR1的沟道区或栅电极。半导体区域的相对于第一晶体管TR1的栅电极位于左侧上的部分可以是第一晶体管TR1的第一电极122，且半导体区域的位于右侧上的部分可以是第二电极123。
第一导电层1200可包括从由钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)构成的组中选择的至少一种金属。第一导电层1200可由单层或多层制成。
第二绝缘层1820位于第一导电层1200上。第二绝缘层1820可位于衬底1010的包括第一导电层1200的整个表面上。第二绝缘层1820可以是用于使第一导电层1200与稍后描述的第二导电层1300绝缘的层间介电层。
第二绝缘层1820可包括诸如硅氧化物、硅氮化物、硅氮氧化物、铪氧化物、铝氧化物、钛氧化物、钽氧化物和锌氧化物的无机绝缘材料或诸如聚丙烯酸类树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯(BCB)的有机绝缘材料。第二绝缘层1820可由单层或彼此堆叠的不同材料的多层制成。
第二绝缘层1820可具有
Figure BDA0002388778980000261
至
Figure BDA0002388778980000262
或
Figure BDA0002388778980000263
至
Figure BDA0002388778980000264
的厚度。
第二导电层1300(如图6中所示)位于第二绝缘层1820上。第二导电层1300可形成电容器Cst的第一电极。
第二导电层1300可位于子像素PXn的中央处。第二导电层1300可邻近于子像素PXn的中央位于第一扫描线1210和第二扫描线1220之间且可与第一栅电极1250重叠。第二导电层1300可与第一栅电极1250重叠，且第二绝缘层1820位于第二导电层1300和第一栅电极1250之间。第一栅电极1250可形成电容器Cst的第二电极，且第二绝缘层1820可以是电容器Cst的电介质。
当从顶部观察时，第二导电层1300的较短边中的每一个可在第一方向(x轴方向)和第二方向(y轴方向)上延伸。也就是说，第二导电层1300可具有基本矩形的形状。然而，应理解本公开不限于此。
第二导电层1300可包括从较短边中的一个在第一方向(x轴方向)上突出的突起1310。突起1310可从电容器Cst的第二导电层1300的较短边之一(例如，从在第一方向(x轴方向)上的右侧的较短边)突出。突起1310可电连接至稍后描述的第三导电层1400。
第二导电层1300可包括从由钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)构成的组中选择的至少一种金属。第二导电层1300可由单层或多层制成。例如，第二导电层1300可具有Ti/Al/Ti、Mo/Al/Mo、Mo/AlGe/Mo和Ti/Cu的堆叠结构。
第三绝缘层1830位于第二导电层1300上。第三绝缘层1830可位于衬底1010的包括第二导电层1300的整个表面上。第三绝缘层1830可以是用于使第二导电层1300与稍后描述的第三导电层1400绝缘的层间介电层。
第三绝缘层1830可包括硅化合物、金属氧化物等。例如，第三绝缘层1830可包括硅氧化物、硅氮化物、硅氮氧化物、铝氧化物、钽氧化物、铪氧化物、锆氧化物、钛氧化物等。它们可单独使用或组合使用。第三绝缘层1830可由单层制成或可由彼此堆叠的不同材料的多层制成。
第三绝缘层1830可具有约
Figure BDA0002388778980000271
至
Figure BDA0002388778980000272
或约
Figure BDA0002388778980000273
至
Figure BDA0002388778980000275
的厚度，且例如可具有约
Figure BDA0002388778980000274
的厚度。
第三绝缘层1830可包括多个接触孔CNT(例如，CNT11、CNT51等)。接触孔CNT可使第三导电层1400与半导体层1100、第一导电层1200和第二导电层1300电连接。稍后将与第三导电层1400一起给出其详细描述。
第三导电层1400位于第三绝缘层1830上。第三导电层1400可包括数据线1410、第一电压线1420、第二电压线1430和多个导电图案1440。
数据线1410可传输数据信号DATA。也就是说，数据线1410可以是图4的数据线DLj。数据线1410相对于子像素PXn的中央位于在第一方向(x轴方向)上的一侧(例如右侧)上，且在第二方向(y轴方向)上延伸。数据线1410可在第二方向(y轴方向)上从子像素PXn延伸至相邻的子像素PXn。
数据线1410可包括在第二方向(y轴方向)上延伸的干部1410a和从干部1410a在第一方向(x轴方向)上突出的支部1410b。在第二方向(y轴方向)上彼此相邻的多个子像素PXn可共享数据线1410的干部1410a，且支部1410b可在每个子像素PXn中分支。
数据线1410的支部1410b可与第二半导体区域1120的一部分(例如，第二十二连接部分1122b)重叠。第三接触孔CNT3在第三绝缘层1830中形成于支部1410b与第二十二连接部分1122b重叠的位置，第三接触孔CNT3穿过第一绝缘层1810、第二绝缘层1820和第三绝缘层1830而形成以暴露第二十二连接部分1122b的一部分。数据线1410的支部1410b可通过第三接触孔CNT3连接至或接触第二半导体区域1120的一部分(例如，第二十二连接部分1122b)。
第三接触孔CNT3包括第三十一接触孔CNT31和第三十二接触孔CNT32。数据线1410的支部1410b可通过第三接触孔CNT3和第二十二半导体区域1122连接至第二十一半导体区域1121和第二十二半导体区域1122。因此，第二晶体管TR2可形成双晶体管且可电连接至数据线1410。
第一电压线1420可传输第一电压QVDD或对准信号。也就是说，第一电压线1420可以是图4的第一电压线QVDDL。第一电压线1420相对于子像素PXn的中央位于在第一方向(x轴方向)上的另一侧(例如，在左侧上)上且在第二方向(y轴方向)上延伸。第一电压线1420可在第二方向(y轴方向)上从子像素PXn向相邻的子像素PXn延伸。
第一电压线1420可包括在第二方向(y轴方向)上延伸的干线1420a和从干线1420a在第一方向(x轴方向)上突出的支线1420b。在第二方向(y轴方向)上彼此相邻的子像素PXn可共享第一电压线1420的干线1420a，且支线1420b可在每个子像素PXn中分支。
第一电压线1420的干线1420a可与第一半导体区域1110、第三半导体区域1130和第二导电层1300部分地重叠。
第一电压线1420的干线1420a可与第一半导体区域1110的第十一扩展部分1111b重叠。第一接触孔CNT1在第三绝缘层1830中形成于干线1420a与第十一扩展部分1111b重叠的位置，第一接触孔CNT1穿过第一绝缘层至第三绝缘层1810、1820和1830而形成以暴露第十一扩展部分1111b的一部分。第一电压线1420的干线1420a可通过第一接触孔CNT1连接至或接触第十一扩展部分1111b。
第一接触孔CNT1可包括第十一接触孔CNT11和第十二接触孔CNT12，且第一电压线1420的干线1420a可穿过第一接触孔CNT1和第十一扩展部分1111b连接至第一半导体区域1110。
第一电压线1420的干线1420a可与电容器Cst的突起1310重叠。第七接触孔CNT7在第三绝缘层1830中形成于干线1420a与突起1310重叠的位置，第七接触孔CNT7穿过第三绝缘层1830而形成以暴露突起1310的一部分。第一电压线1420的干线1420a可通过第七接触孔CNT7连接至或接触第二导电层1300。
第七接触孔CNT7可包括第七十一接触孔CNT71和第七十二接触孔CNT72，且第一电压线1420的干线1420a可通过第七十一接触孔CNT71和第七十二接触孔CNT72电连接至第二导电层1300。
第一电压线1420的干线1420a和支线1420b可与第三半导体区域1130重叠。
第一电压线1420的干线1420a和支线1420b可与第三半导体区域1130的第三扩展部分1130b重叠。第五接触孔CNT5在第三绝缘层1830中形成于干线1420a和支线1420b与第三扩展部分1130b重叠的位置，第五接触孔CNT5穿过第一绝缘层至第三绝缘层1810、1820和1830而形成以暴露第三扩展部分1130b的一部分。第一电压线1420的干线1420a和支线1420b可通过第五接触孔CNT5连接至或接触第三半导体区域1130的第三扩展部分1130b。
第五接触孔CNT5包括第五十一接触孔CNT51和第五十二接触孔CNT52。第一电压线1420的干线1420a可通过第五十一接触孔CNT51连接至第三半导体区域1130的第三扩展部分1130b的一侧。支线1420b可通过第五十二接触孔CNT52连接至第三扩展部分1130b的另一侧。因此，第一电压线1420可电连接至第三半导体区域1130。
第一电压QVDD可供应至第一电压线1420。也就是说，第一电压线1420可以是图4的第一电压线QVDDL。第一电压线1420可通过接触孔连接至待稍后描述的第四导电层1500。第四导电层1500可减轻或防止施加至第一电压线1420的第一电压QVDD的电压降。
第二电压线1430可传输第二电压QVSS或AC电压。也就是说，第二电压线1430可以是图4的第二电压线QVSSL。第二电压线1430可位于子像素PXn的中央处且可在第二方向(y轴方向)上延伸。与第一电压线1420类似，第二电压线1430也延伸至在第二方向(y轴方向)上彼此相邻的多个子像素PXn。多个子像素PXn可共享第二电压线1430。
第二电压线1430可包括多条线。如附图中所示，第二电压线1430包括第二十一电压线1430a和第二十二电压线1430b，使得两条线可位于单个子像素PXn中。然而，应理解本公开不限于此。在一些实施例中，第二电压线1430可仅包括一条线。
第二电压线1430可从子像素PXn的中央在第二方向(y轴方向)上延伸且可与第一半导体区域1110、第三半导体区域1130、第一扫描线1210、第二扫描线1220和第一栅电极1250重叠。应注意，第二电压线1430不直接连接至多个重叠元件，且其与多个重叠元件重叠的区域中不形成接触孔。
虽然附图中未示出，但是第二电压线1430可电连接至显示元件层10b的第二电极线220。供应至第二电压线1430的第二电压QVSS可通过第二电极线220传输至发光元件300。如上所述，不同于第一电极线210，对于第二电极线220，多个像素PX或子像素PXn可通过非显示区域NDA中的单个电极接触孔连接至第二电压线1430。
导电图案1440可位于第二十二电压线1430b和数据线1410之间。导电图案1440可包括第一导电图案1441和第二导电图案1442。
第一导电图案1441可在数据线1410和第二十二电压线1430b之间相对于子像素PXn的中央位于下侧上，且可与第二半导体区域1120的第二十一连接部分1121b和第一栅电极1250的另一侧部分地重叠。第四接触孔CNT4在第三绝缘层1830中形成于第一导电图案1441与第二十一连接部分1121b重叠的位置，第四接触孔CNT4穿过第一绝缘层至第三绝缘层1810、1820和1830形成以暴露第二十一连接部分1121b的一部分。
第四接触孔CNT4可包括第四十一接触孔CNT41和第四十二接触孔CNT42。第一导电图案1441可通过第四接触孔CNT4连接至第二半导体区域1120。
第一导电图案1441可通过第四接触孔CNT4连接至或接触第二半导体区域1120的第二十一连接部分1121b。类似地，第六接触孔CNT6形成于第一导电图案1441与第一栅电极1250重叠的位置，第六接触孔CNT6穿过第二绝缘层1820和第三绝缘层1830而形成以暴露第一栅电极1250的一部分。第一导电图案1441可通过第六接触孔CNT6连接至或接触第一栅电极1250。因此，第一导电图案1441可电连接至第一晶体管TR1的栅电极和第二晶体管TR2的漏电极。
第二导电图案1442可在数据线1410和第二十二电压线1430b之间相对于子像素PXn的中央位于上侧上，且可与第一半导体区域1110的第十二扩展部分1112b和第三半导体区域1130的第三连接部分1130c部分地重叠。第二接触孔CNT2形成于第二导电图案1442与第十二扩展部分1112b和第三连接部分1130c重叠的位置处，第二接触孔CNT2穿过第一绝缘层至第三绝缘层1810、1820和1830而形成以暴露第十二扩展部分1112b和第三连接部分1130c的一部分。
第二接触孔CNT2包括第二十一接触孔CNT21、第二十二接触孔CNT22和第二十三接触孔CNT23。第二导电图案1442可通过第二十一接触孔CNT21、第二十二接触孔CNT22和第二十三接触孔CNT23电连接至第一半导体区域1110和第三半导体区域1130。
此外，第二导电图案1442可连接至稍后描述的显示元件层10b的电极接触孔CNTD。电极接触孔CNTD形成于第二导电图案1442与第一电极线210重叠的位置，电极接触孔CNTD穿过第四绝缘层1840和第五绝缘层1850而形成。显示元件层10b的第一电极线210可通过电极接触孔CNTD连接至第二导电图案1442。
显示元件层10b的第一电极线210可通过第二导电图案1442电连接至第一半导体区域1110和第三半导体区域1130，即，第一晶体管TR1和第三晶体管TR3。第一电极线210可接收用于驱动发光元件300的驱动电压或用于对准发光元件300的对准信号。
图11是图6的部分B的放大图。
参照图4、图6和图11，如上所述，第一半导体区域1110与第一栅电极1250部分地重叠以形成第一晶体管TR1。第一半导体区域1110通过第一接触孔CNT1连接至第一电压线1420，从而第一晶体管TR1可连接至第一电压线QVDDL。
第三半导体区域1130与第二扫描线1220部分地重叠以形成第三晶体管TR3。第三半导体区域1130通过第五接触孔CNT5连接至第一电压线1420，从而第三晶体管TR3可连接至第一电压线QVDDL。
第一半导体区域1110和第三半导体区域1130连接到第十二扩展部分1112b和第三连接部分1130c，通过该连接，第三半导体区域1130进一步通过第二接触孔CNT2连接至第二导电图案1442，使得第一晶体管TR1和第三晶体管TR3可通过第一节点N1连接至第一电极线210。
当显示设备1被驱动时，连接至第一电极线210的第一晶体管TR1可向第一电极线210传输驱动电压。具体地，第二晶体管TR2可响应于通过第一扫描线1210施加的第一扫描信号GW而导通，且可向第一晶体管TR1的栅电极121传送通过数据线1410传输的数据信号DATA。
第一晶体管TR1响应于传输至栅电极121的数据信号DATA而导通，且通过第一电压线1420传输的驱动电压可通过第一晶体管TR1传输至第一节点N1。驱动电压可通过第一节点N1、第三节点N3和第一电极线210传输至发光元件300，从而发光元件300可发射预定的光。
另一方面，连接至第一电极线210的第三晶体管TR3可在制造显示设备1的过程期间向第一电极线210传输对准信号或接地电压。具体地，第三晶体管TR3响应于通过第二扫描线1220施加的第二扫描信号GB而导通。通过第一电压线1420传输的接地电压可通过第三晶体管TR3传输至第一节点N1，且可通过第三节点N3传输至第一电极线210。在制造显示设备1的过程期间，AC电压施加至第二电极线220，且接地电压通过第二电压线1430或第二电压线QVSSL传输至第一电极线210。因此，根据AC电压的电容C形成于第一电极线210和第二电极线220之间，且发光元件300可通过介电电泳力对准。
第三导电层1400可包括从由钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)构成的组中选择的至少一种金属。第三导电层1400可由单层或多层制成。例如，第三导电层1400可具有Ti/Al/Ti、Mo/Al/Mo、Mo/AlGe/Mo和Ti/Cu的堆叠结构。
返回参照图11，第四绝缘层1840(如图8中所示)位于第三导电层1400上。第四绝缘层1840可位于衬底1010的包括第三导电层1400的整个表面上(如图7和图8中所示)。第四绝缘层1840可以是用于使第三导电层1400与稍后描述的第四导电层1500绝缘的层间介电层。
第四绝缘层1840可包括硅化合物、金属氧化物等。例如，第四绝缘层1840可包括硅氧化物、硅氮化物、硅氮氧化物、铝氧化物、钽氧化物、铪氧化物、锆氧化物、钛氧化物等。它们可单独使用或组合使用。第四绝缘层1840可由单层制成或可由彼此堆叠的不同材料的多层制成。
第四绝缘层1840可具有约
Figure BDA0002388778980000331
至
Figure BDA0002388778980000332
或约
Figure BDA0002388778980000333
至
Figure BDA0002388778980000335
的厚度，且例如可具有约
Figure BDA0002388778980000334
的厚度。
第四导电层1500位于第四绝缘层1840上(如图8中所示)。第四导电层1500可在第四绝缘层1840上覆盖衬底1010的大部分。第四导电层1500可图案化成使其不与第二电压线1430和第二导电图案1442部分地重叠。也就是说，第四导电层1500可在衬底1010的整个表面上形成，且可形成不与第二电压线1430和第二导电图案1442重叠的开口图案1510。
开口图案1510可包括第一开口图案1510a、第二开口图案1510b和第三开口图案1510c。第一开口图案1510a和第二开口图案1510b可在单个子像素PXn中在第二方向(y轴方向)上延伸，且可与第二电压线1430重叠。第一开口图案1510a与第二十一电压线1430a的一部分重叠，且第二开口图案1510b与第二十二电压线1430b的一部分重叠。第一开口图案1510a和第二开口图案1510b可在第一方向(x轴方向)上彼此间隔开。
第三开口图案1510c与第二导电图案1442重叠。也就是说，第四导电层1500包括第三开口图案1510c，从而使得第二导电图案1442暴露。
开口图案1510中的每一个可在第二方向(y轴方向)上与相邻子像素PXn中的另一开口图案1510分开。也就是说，开口图案1510在第二方向(y轴方向)上延伸，且在子像素PXn之间的边界附近终止。第四导电层1500可连接至开口图案1510终止且与另一子像素PXn中的开口图案1510间隔开的区域。
多个导电接触孔CNTC可形成于第四导电层1500与第一电压线1420的一部分重叠的位置(例如，干线1420a)，导电接触孔CNTC穿过第四绝缘层1840而形成以暴露干线1420a的一部分。第四导电层1500可通过导电接触孔CNTC连接至或接触第一电压线1420。
接收第一电压QVDD的第一电压线1420可电连接至第四导电层1500以减轻或防止(或减少)第一电压QVDD的电压降。应理解，在一些实施例中，可除去第四导电层1500。因此，稍后描述的第五绝缘层1850可与第四绝缘层1840一体地形成。然而，材料不限于此。
第五绝缘层1850位于第四导电层1500上(如图8中所示)。第五绝缘层1850可位于衬底1010的包括第四导电层1500的整个表面上。第五绝缘层1850可使第四导电层1500与显示元件层10b的发光元件300绝缘。不同于其它绝缘层，第五绝缘层1850可具有相对大的厚度，且上表面可以是基本平坦的。第五绝缘层1850可以是用于使电路元件层10a与显示元件层10b绝缘的过渡层。
第五绝缘层1850可包括诸如聚丙烯树脂和聚酰亚胺树脂的有机绝缘材料。第五绝缘层1850可具有
Figure BDA0002388778980000341
至
Figure BDA0002388778980000342
或
Figure BDA0002388778980000343
至
Figure BDA0002388778980000344
的厚度。然而，应理解本公开不限于此。
在下文中，将参照图5、图7和图8描述显示元件层10b。
多个堤部410和420可位于第五绝缘层1850上。在每个子像素PXn中，堤部410和420彼此间隔开且彼此相对。第一电极线210和第二电极线220可分别位于堤部410和420上。堤部410或420的数量不限于此。
图7和图8示出了布置在图5的每个子像素PXn中的三个堤部之中的第一堤部410和第二堤部420的仅一部分。在图7中示出了沿着图5的线I-I'截取的剖视图。图7示出了第一堤部410和第二堤部420的一部分。在图8中示出了沿着图5的线II-II'截取的剖视图。图8示出了第二堤部420的一部分和另一第一堤部410。
多个堤部410、420和430可经由单个工艺由基本相同的材料制成。在这种情况中，堤部410和420可形成单个格子图案。堤部410和420可包括聚酰亚胺(PI)。
反射层211和221可位于堤部410和420上以反射入射光。从发光元件300朝向反射层211和221传播的光可被反射层211和221反射且朝向显示设备1的外部(例如，堤部410和420的上方)传输。
第一反射层211覆盖第一堤部410，且第一反射层211的一部分通过穿过第五绝缘层1850的电极接触孔CNTD连接至第二导电图案1442。也就是说，第一反射层211通过第二导电图案1442电连接至第一晶体管TR1和第三晶体管TR3。第二反射层221覆盖第二堤部420。虽然附图中未示出，但是第二反射层221可通过另一电极接触孔电连接至第二电压线1430或第二电压线QVSSL。
反射层211和221可包括具有高反射率的材料以反射从发光元件300发射的光。例如，反射层211和221可包括但不限于诸如银(Ag)和铜(Cu)的材料。
第一电极层212和第二电极层222可分别位于第一反射层211和第二反射层221上。
第一电极层212直接位于第一反射层211上。第一电极层212可具有与第一反射层211基本相同的图案。第二电极层222直接位于第二反射层221上，且与第一电极层212隔开。第二电极层222可具有与第二反射层221基本相同的图案。
电极层212和222可包括透明导电材料。例如，电极层212和222可包括但不限于诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)和铟锡锌氧化物(ITZO)的材料。在一些示例性实施方式中，反射层211和221以及电极层212和222中的每一个可具有诸如ITO、IZO和ITZO的至少一个透明导电层与诸如银和铜的至少一个金属层彼此堆叠的结构。例如，反射层211和221以及电极层212和222可形成ITO/银(Ag)/ITO的堆叠结构。
位于第一堤部410上的第一反射层211和第一电极层212可形成第一电极线210，且位于第二堤部420上的第二反射层221和第二电极层222可形成第二电极线220。
第六绝缘层1860位于第一电极线210和第二电极线220上以部分地覆盖第一电极线210和第二电极线220。第六绝缘层1860可覆盖第一电极线210和第二电极线220中的每一个的大部分上表面，且可暴露第一电极线210和第二电极线220中的每一个的一部分。
发光元件300位于第六绝缘层1860上。第六绝缘层1860的两个侧表面分别与电极线210和220接触以使它们彼此电绝缘。因此，第六绝缘层1860可保护与电极线210和220重叠且使它们彼此电绝缘的区域。此外，第六绝缘层1860可防止(基本防止)发光元件300的第一导电型半导体310和第二导电型半导体320与其它衬底接触，从而可避免对发光元件300的损坏。
至少一个发光元件300可位于第一电极线210和第二电极线220之间。虽然在剖视图中仅一个发光元件300位于第一电极线210和第二电极线220之间，但是应理解，如图5中所示，可设置有多于一个的发光元件300。
在发光元件300中，第一导电型半导体310(如图20中所示)、活性层330(如20中所示)、第二导电型半导体320(如图20中所示)和电极材料层370(如图20中所示)可布置在平行于第五绝缘层1850的方向上。换言之，发光元件300的多个层可布置在平行于第五绝缘层1850的方向上。然而，应理解本公开不限于此。发光元件300可位于第一电极线210和第二电极线220之间使得上述元件以相反的顺序布置。
第七绝缘层1870可定位成使得其与发光元件300的至少一部分重叠。第七绝缘层1870可保护发光元件300并且可将发光元件300固定在第一电极线210和第二电极线220之间。
第七绝缘层1870定位成使得发光元件300的两个侧表面暴露。由此，可容易地使将稍后描述的接触电极261和262与发光元件300的位于侧部上的两端接触。然而，应理解本公开不限于此。第七绝缘层1870的长度可等于发光元件300的长度，使得第七绝缘层1870和发光元件300的侧表面可分别彼此对齐。
第一接触电极261和第二接触电极262可位于第七绝缘层1870上。
第一接触电极261和第二接触电极262可分别位于第一电极线210和第二电极线220的上表面上。具体地，第一接触电极261和第二接触电极262可在第六绝缘层1860被图案化以使得第一电极线210和第二电极线220的一部分暴露的区中分别与第一电极层212和第二电极层222接触。此外，第一接触电极261和第二接触电极262可分别与发光元件300的位于两端上的侧表面(例如，第一导电型半导体310和第二导电型半导体320或电极材料层370)接触。
接触电极261和262可包括导电材料。例如，接触电极可包括ITO、IZO、ITZO、铝(Al)等。然而，应理解本公开不限于此。
第八绝缘层1880可位于第一接触电极261上以使第一接触电极261与第二接触电极262电隔离。第八绝缘层1880覆盖第一接触电极261且可不与发光元件300的一部分重叠，使得发光元件300与第二接触电极262接触。
在一些示例性实施方式中，显示面板10可以不包括第八绝缘层1880。在这种情况中，第一接触电极261和第二接触电极262可位于基本相同的平面上，且可通过稍后描述的钝化层1890彼此电绝缘。
钝化层1890可形成在第八绝缘层1880和第二接触电极262上方以保护显示元件层10b的元件免受外部环境损伤。
第六绝缘层1860、第七绝缘层1870、第八绝缘层1880和钝化层1890中的每一个可包括无机绝缘材料。例如，第六绝缘层1860、第七绝缘层1870、第八绝缘层1880和钝化层1890可包括诸如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(Al2O3)和铝氮化物(AlN)的材料。它们可由相同的材料或不同的材料制成。然而，材料不限于此。
在下文中，将参照图12至图19描述制造显示设备1的方法。
图12至图19是示意性示出根据本公开示例性实施方式的制造显示设备的方法的一部分的图。
首先，参照图12，制备形成在电路元件层10a上的包括第一电极线210和第二电极线220的显示元件层10b。第一电极线210和第二电极线220可基本位于第五绝缘层1850上。除第一电极干210S在第一方向(x轴方向)上连接至相邻子像素PXn的第一电极干210S外，第一电极线210和第二电极线220的布置和结构与上面参考图5描述的布置和结构基本相同。
图12示出了第一子像素至第三子像素PX1、PX2和PX3在第二方向(y轴方向)上彼此相邻地布置，在图12中，图5的子像素PXn旋转了90°。换言之，在显示面板10的多个像素PX或子像素PXn之中，图5示出了在第一方向(x轴方向)上布置的像素PX或子像素PXn，而图12示出了在第二方向(y轴方向)上布置的像素PX或子像素PXn。
在n行子像素PXn中，定位有第n1扫描线SLn1和第n2扫描线SLn2。第n1扫描线SLn1可以是图4的用于施加第一扫描信号GW的第一扫描线SLk，而第n2扫描线SLn2可以是图4的用于施加图4中的第二扫描信号GB的第二扫描线SL(k+1)。
第n1扫描线SLn1在相邻子像素PXn之间的边界处在第一方向(x轴方向)上延伸。第n2扫描线SLn2在每个子像素PXn的第一电极干210S和第二电极干220S之间在第一方向(x轴方向)上延伸。
如图12中所示，第十一扫描线SL11和第十二扫描线SL12可位于第一子像素PX1中，第二十一扫描线SL21和第二十二扫描线SL22可位于第二子像素PX2中，且第三十一扫描线SL31和第三十二扫描线SL32可位于第三子像素PX3中。此外，第一子像素至第三子像素PX1、PX2和PX3可共享在第二方向(y轴方向)上延伸的多条数据线DLj。
在根据本公开的示例性实施方式的显示面板10中，子像素PXn中的每一个可包括用于传输对准发光元件300的对准信号的第三晶体管TR3，且可在对准发光元件300之前部分地切割第一电极干210S。
参照图13，图12的第一电极干210S可在于第一方向(x轴方向)上彼此相邻的子像素PXn之间的边界处断开。因此，第一电极干210S在第一方向(x轴方向)上的两端可在子像素PXn之间的边界处终止且可与子像素PXn之间的边界隔开。
在所示出的示例中，第一电极干210S在第一方向(x轴方向)上延伸至相邻的子像素PXn，并且之后经过随后的工艺进行切割。然而，应理解本公开不限于此。第一电极干210S可从子像素到子像素独立地形成，而不经过单独的过程进行切割。在这样的情况中，可省略使在所述方向上延伸的第一电极干210S断开的工艺。
在根据本公开示例性实施方式的显示面板10中，可将不同的信号传输至用于对准发光元件300的晶体管和用于驱动发光元件300的晶体管。第三晶体管TR3可传输用于对准发光元件300的对准信号(例如，接地电压)，且第一晶体管TR1在接地电压供应至第三晶体管TR3时截止。因此，对于每个子像素PXn，可单独通过第三晶体管TR3传输用于对准发光元件300的接地电压，从而可在第一电极干210S在相邻的子像素PXn之间彼此分离时对准发光元件300。
另一方面，当驱动所制造的显示面板10时，第一晶体管TR1可通过扫描信号(例如，预定的扫描信号)导通以传输驱动电压，且第三晶体管TR3可以截止。也就是说，第三晶体管TR3可在显示面板10被驱动时截止。
接下来，参照图14和图15，将发光元件300装载第一电极线210和第二电极线220上。之后，施加对准信号，使得发光元件300在第一电极分支210B和第二电极分支220B之间对准。
为了对准发光元件300(如图14中所示)，可将其中分散有发光元件300的涂料溶液S喷射到第一电极线210和第二电极线220上，并通过第三晶体管TR3将接地电压施加至第一电极线210以及将AC电压施加至第二电极线220。
可通过喷嘴将包含发光元件300的涂料溶液S喷射到显示面板10上。例如，可通过喷墨印刷、模槽涂覆等喷射发光元件300，且在示例性实施方式中，可采用喷墨印刷。
可将发光元件300喷射到每个子像素PXn的第一电极分支210B和第二电极分支220B上。喷射发光元件300的顺序不受特别限制。在示例性实施方式中，用于喷射发光元件300的喷嘴可在像素PX或子像素PXn上方在第一方向(x轴方向)上移动以喷射发光元件300。之后，喷嘴在第二方向(y轴方向)上移动并在第一方向(x轴方向)上返回。
虽然附图中喷嘴仅在第二方向(y轴方向)上移动，但是本公开不限于此。在一些实施例中，喷嘴还可在子像素PXn上方在第一方向(x轴方向)上或在其它方向上移动以喷射涂料溶液S。
用于喷射发光元件300的喷嘴可在第一方向(x轴方向)和第二方向(y轴方向)上反复移动。在示例性实施方式中，可在与扫描线SLk延伸的方向(例如，第一方向(x轴方向))平行的方向上喷射发光元件300。
接下来，在第一电极线210和第二电极线220上形成电场以对准所喷射的发光元件300。根据本公开的示例性实施方式，当通过喷嘴将发光元件300喷射到第一电极线210和第二电极线220上时，第三晶体管TR3可导通，从而可将对准信号施加至第一电极线210。
如上所述，接地电压通过第三晶体管TR3传输至第一电极线210，且AC电压通过第二电压线QVSSL施加至第二电极线220。施加的AC电压在第一电极线210和第二电极线220之间形成电容C，且涂料溶液S中的发光元件300可通过介电电泳力对准。
因为至少一个第三晶体管TR3位于每个子像素PXn中，所以通过第三晶体管TR3传输的接地电压可单独地传输至每个子像素PXn。也就是说，当喷嘴将发光元件300喷射到第一子像素PX1上时，仅第一子像素PX1的第三晶体管TR3可导通，而第二子像素PX2和第三子像素PX3中的每一个的第三晶体管TR3可截止。因此，可仅在喷嘴将发光元件300喷射到其上的子像素PXn中通过AC电压形成电容C。
如附图(例如图18)中所示，当喷嘴将发光元件300装载到第一子像素PX1上时，第二扫描信号GB施加至第十二扫描线SL12，且第一子像素PX1的第三晶体管TR3可响应于第二扫描信号GB导通。施加至第一电压线QVDDL的接地电压可通过第三晶体管TR3传输至第一电极线210。另一方面，第二子像素PX2和第三子像素PX3中的每一个的第三晶体管TR3截止，且施加至第一电压线QVDDL的接地电压不传输至第二子像素PX2和第三子像素PX3中的第一电极线。
接下来，当喷嘴在第二方向(y轴方向)上移动且之后将发光元件300装载到第二子像素PX2上时，第二子像素PX2的第三晶体管TR3导通而第一子像素PX1和第三子像素PX3中的每一个的第三晶体管TR3截止。因此，仅在第二子像素PX2中形成电容C，使得发光元件300可对准。
图16和图17是示出根据本公开示例性实施方式的喷嘴在制造显示面板的过程期间移动的路径的视图。图18是示出根据本公开示例性实施方式的在制造显示面板的过程期间传输至每个子像素的第二扫描信号的图。
参照图14至图18，根据本公开示例性实施方式的制造显示面板10的方法可包括在第一方向(x轴方向)上移动喷射涂料溶液S的喷嘴以从而装载发光元件300，其中，扫描线SLk在第一方向(x轴方向)上延伸。喷嘴可沿着扫描线SLkn(例如，第一行的扫描线SLk1)在第一方向(x轴方向)上移动，且之后可在第二方向(y轴方向)上移动以定位到第二行的扫描线SLk2上方。之后，喷嘴可在第一方向(x轴方向)的相反方向上沿着第二行的扫描线SLk2移动。喷嘴可在其在扫描线SLkn延伸的第一方向(x轴方向)上移动的同时喷射涂料溶液S。
当喷嘴在喷射涂料溶液S的同时沿着扫描线SLkn移动时，连接至扫描线SLkn的第三晶体管TR3可导通。例如，在喷嘴沿着第一行的扫描线SLk1移动时的第一时间点(t＝t1)处，通过第一行的扫描线SLk1传输第二扫描信号GB，从而第一行的第三晶体管TR3可导通。此外，在第一时间点(t＝t1)处，第二扫描信号GB不传输至除第一行的扫描线SLk1之外的第二行和第三行的扫描线SLk2和SLk3，且第二行和第三行的第三晶体管TR3可截止。
因此，在第一时间点(t＝t1)处，在第一行的像素PX或子像素PX1上形成电容C1，且可对准从喷嘴喷射的发光元件300。另一方面，在除第一行的扫描线SLk1之外的第二行和第三行的像素PX或子像素PX2和PX3上不形成电容。
接下来，在第一时间点(t＝t1)之后，喷嘴在第二方向(y轴方向)上移动并定位到第二行的扫描线SLk2上方。然后，在第二时间点(t＝t2)处，喷嘴沿着第二行的扫描线SLk2在第一方向(x轴方向)上移动。在第二时间点(t＝t2)处，可通过第二行的扫描线SLk2传输第二扫描信号GB，从而可使第二行的第三晶体管TR3导通。此外，在第二时间点(t＝t2)处，第二扫描信号GB不传输至第一行和第三行的扫描线SLk1和SLk3，且第一行和第三行的第三晶体管TR3可截止。
因此，在第二时间点(t＝t2)处，在第二行的像素PX或子像素PX2上形成电容C2，且可对准从喷嘴喷射的发光元件300。另一方面，在第一行和第三行的像素PX或子像素PX1和PX3上不形成电容。
如图18中所示，在第一时间点(t＝t1)处，第二扫描信号GB传输至第一行中的扫描线SLk1而不传输至第二行和第三行的扫描线SLk2和SLk3。另一方面，在第二时间点(t＝t2)处，第二扫描信号GB传输至第二行的扫描线SLk2，而不传输至第一扫描线SLk1和第三扫描线SLk3。
以这样的方式，在制造显示设备1的过程期间，可与喷嘴沿着扫描线SLk中的一条移动的时间点tk同步地输入导通第三晶体管TR3的第二扫描信号GB。基于根据本公开示例性实施方式的制造显示面板10的方法，第三晶体管TR3可根据第二扫描信号GB输入到像素PX或子像素PXn中的每一个的时间点tk而导通以对准发光元件300。
接下来，可在每个像素PX或每个子像素PXn上对准发光元件300并且之后形成上述显示元件层10b的元件以生产显示面板10。将省略对此的详细描述。
图20是示出根据本公开示例性实施方式的发光元件的图。
发光元件300可包括掺杂有导电型(例如，p型或n型)的杂质的半导体晶体。半导体晶体可接收从外部电源施加的电信号且可发射一定波段的光。显示面板10的子像素PXn中的每一个包括多个发光元件300以向显示设备1的外部显示由发光元件300发射的光。
发光元件300可以是发光二极管。具体地，发光元件300可具有成微米或纳米的尺寸且可以是由无机材料制成的无机元件二极管。包括半导体晶体的发光元件300可通过形成电场在显示面板10上对准。此外，连接至电极的发光元件300可接收电信号且可发射一定波段的光。
参照图20，根据示例性实施方式的发光元件300可包括多个导电型半导体310和320、活性层330、电极材料层370和绝缘层380。导电型半导体310和320可将传输至发光元件300的电信号传输至活性层330，且活性层330可发射一定波段的光。
具体地，发光元件300可包括第一导电型半导体310、第二导电型半导体320、位于第一导电型半导体310和第二导电型半导体320之间的活性层330、位于第二导电型半导体320上的电极材料层370和围绕发光元件300的外表面的绝缘层380。在图20中所示的发光元件300中，第一导电型半导体310、活性层330、第二导电型半导体320和电极材料层370以此顺序在纵向方向上彼此堆叠。然而，应理解本公开不限于此。可去除电极材料层370。在一些示例性实施方式中，电极材料层370可位于第一导电型半导体310和第二导电型半导体320的两个侧表面中的至少之一上。在下文中，将作为示例描述图20的发光元件300。即使发光元件300还包括其它结构，但是发光元件300的以下描述可同样适用。
第一导电型半导体310可以是n型半导体层。例如，当发光元件300发射蓝色波段的光时，第一导电型半导体310可以是具有以下化学式的半导体材料：InxAlyGa1-x-yN，其中0≤x≤1、0≤y≤1且0≤x+y≤1。例如，其可以是n型掺杂的InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少之一。第一导电型半导体310可掺杂有第一导电型掺杂剂。例如，第一导电型掺杂剂可以是Si、Ge、Sn等。第一导电型半导体310的长度范围可以是，但不限于，从1.5μm至5μm。
第二导电型半导体320可以是p型半导体层。例如，当发光元件300发射蓝色波段的光时，第二导电型半导体320可以是具有以下化学式的半导体材料：InxAlyGa2-x-yN，其中0≤x≤1、0≤y≤1且0≤x+y≤1。例如，其可以是p型掺杂的InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少之一。第二导电型半导体320可掺杂有第二导电型掺杂剂。例如，第二导电型掺杂剂可以是Mg、Zn、Ca、Se、Ba等。第二导电型半导体320的长度范围可以是，但不限于，从0.08μm至0.25μm。
活性层330可位于第一导电型半导体310和第二导电型半导体320之间且可包括具有单量子井结构或多量子井结构的材料。当活性层330包括具有多个量子井结构的材料时，量子层和井层可在结构中交替堆叠。活性层330可随着电子空穴对响应于通过第一导电型半导体310和第二导电型半导体320施加的电信号在活性层330中复合而发光。例如，当活性层330发射蓝色波段的光时，活性层330可包括诸如AlGaN和AlInGaN的材料。具体地，当活性层330具有量子层和井层交替地彼此堆叠的多量子井结构时，量子层可包括AlGaN或AlInGaN，且井层可包括诸如GaN和AlGaN的材料。
然而，应理解本公开不限于此。活性层330可具有具备大带隙能量的半导体材料和具有小带隙能量的半导体材料交替地彼此堆叠的结构，且可根据所发射的光的波长范围而包括其它第III族至第V族的半导体材料。因此，从活性层330发射的光不限于蓝色波段的光。在一些实施例中，活性层330可发射红色或绿色波段的光。活性层330的长度范围可以是，但不限于，0.05μm至0.25μm。
从活性层330发射的光可不仅在纵向方向上通过发光元件300的外表面出射，而且还通过两个侧表面出射。也就是说，从活性层330出射的光传播的方向不限于一个方向。
电极材料层370可以是欧姆接触电极。然而，应理解本公开不限于此。电极材料层370可以是肖特基接触电极。电极材料层370可包括具有导电性的金属。例如，电极材料层370可包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、铟锡氧化物(ITO)、铟锌氧化物(IZO)和铟锡锌氧化物(ITZO)中的至少一种。电极材料层370可包括相同的材料且可包括不同的材料。然而，应理解本公开不限于此。
绝缘层380可与第一导电型半导体310、第二导电型半导体320、活性层330和电极材料层370接触且可围绕它们的外表面。绝缘层380可用于保护上述元件。例如，绝缘层380可围绕上述元件的侧表面，且发光元件300在纵向方向上的两端(例如，第一导电型半导体310和电极材料层370所在的两端)可被暴露。然而，应理解本公开不限于此。
绝缘层380可包括诸如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlN)和铝氧化物(Al2O3)的具有绝缘性的材料。因此，可防止可能在发光元件300的活性层330与传输电信号的电极接触时发生的电短路。此外，因为绝缘层380保护包括活性层330的发光元件300的外表面，所以可防止(或减少)发光效率的降低。
虽然在附图中绝缘层380在发光元件300的纵向方向上延伸为从第一导电型半导体310覆盖至电极材料层370，但本公开不限于此。绝缘层380可仅覆盖第一导电型半导体310、活性层330和第二导电型半导体320，或可仅覆盖电极材料层370的一部分，使得电极材料层370的外表面的一部分可暴露。
绝缘层380的厚度范围可以是，但不限于，0.5μm至1.5μm。
发光元件300可具有在一个方向上延伸的形状。发光元件300可具有诸如纳米棒、纳米线和纳米管的形状。在示例性实施方式中，发光元件300可具有圆柱形或棒状的形状。应理解，发光元件300的形状不限于但可具有诸如立方体、长方体和六角形柱的多种形状。
发光元件300的长度“l”可在从1至10μm或从2μm至5μm的范围内，且优选地，约为4μm。此外，发光元件300的直径的范围可从300nm至700nm。发光元件300可针对活性层330的不同组成物而具有不同的直径。优选地，发光元件300的直径可以在约500nm的范围内。
在下文中，将描述根据另一示例性实施方式的显示设备1。
如上所述，显示设备1可包括更大数量的晶体管。根据本公开示例性实施方式的显示设备1可包括三个或更多个晶体管，例如，七个晶体管，且可包括更大数量的扫描线和电压线。
图21是根据本公开另一示例性实施方式的显示设备的像素的电路图。
参照图21，与图4中所示的像素PX不同，根据本公开示例性实施方式的显示设备1_1的像素PX或子像素PXn可具有七个晶体管TR1_1至TR7_1和单个电容器Cst(7T1C)的结构。如图21中所示，第一电压线QVDDL、第二电压线QVSSL和数据线DLj可以与图4中相同的方式进行连接。此外，发光元件300也可与图4中相同的方式进行连接。元件已经在上文进行了描述，且因此将省略冗余的描述。
图21中的显示设备1_1的像素PX或子像素PXn可接收数据信号DATA、第一扫描信号GW、第二扫描信号GB、第三扫描信号GI和发射控制信号EM。第三扫描信号GI可等同于先前时间点或先前行的第一扫描信号GW。第二扫描信号GB可等同于随后时间点或随后行的第一扫描信号GW。例如，提供至第k行的像素PX或子像素PXk的第三扫描信号GIk可等同于提供至第(k-1)行的像素PX或子像素PXk的第一扫描信号GW(k-1)。第k行的第二扫描信号GBk可等同于第(k+1)行的第一扫描信号GW(k+1)。
多个晶体管可包括第一晶体管TR1_1、第二晶体管TR2_1、第三晶体管TR3_1、第四晶体管TR4_1、第五晶体管TR5_1、第六晶体管TR6_1和第七晶体管TR7_1。
第一晶体管TR1_1(或驱动晶体管)可包括连接至第一节点N1的第一电极、连接至第二节点N2的第二电极和连接至第三节点N3的栅电极。第一晶体管TR1_1可基于第三节点N3处的电压(或存储在电容器Cst中的数据电压)向发光元件300提供驱动电流。
第二晶体管TR2_1(或开关晶体管)可包括连接至第二节点N2的第一电极、连接至数据线DLj的第二电极和连接至用于供应第一扫描信号GW的第一扫描线SLk的栅电极，其中，k是满足1≤k≤n的整数。第二晶体管TR2_1与上面参考图4描述的第二晶体管TR2相同。
第三晶体管TR3_1可包括连接至第一节点N1的第一电极、连接至第四节点N4的第二电极和连接至第一扫描线SLk或接收第一扫描信号GW的栅电极。第三晶体管TR3_1可响应于第一扫描信号GW而导通且可向第四节点N4传输数据信号DATA。
电容器Cst可连接在第一电压线QVDDL和第三节点N3之间。电容器Cst可存储或保持所接收的数据信号DATA。
第四晶体管TR4_1可包括连接至接收初始化电压Vint的初始化电压线VintL的第一电极、连接至第四节点N4的第二电极以及连接至用于供应第三扫描信号GI的第三扫描线SL(k-1)或接收第三扫描信号GI的栅电极。第四晶体管TR4_1可在数据信号DATA存储到电容器Cst中之前或发光元件300发光之后响应于第三扫描信号GI而导通，且可利用初始化电压Vint初始化第三节点N3(或电容器Cst)。
例如，第三晶体管TR3_1和第四晶体管TR4_1可实现为双晶体管。第三晶体管TR3_1和第四晶体管TR4_1与上文描述的相同，且因此将省略冗余的描述。
第五晶体管TR5_1(或第一发射控制晶体管)和第六晶体管TR6_1(或第二发射控制晶体管)连接在第一电压线QVDDL与发光元件300的第一电极线210之间，且可形成由第一晶体管TR1_1生成的驱动电流通过其移动的电流路径。
第五晶体管TR5_1可包括连接至第一电压线QVDDL且接收第一电压QVDD的第一电极、连接至第二节点N2的第二电极和连接至传送发射控制信号EM的发射控制线EML或接收发射控制信号EM的栅电极。
第六晶体管TR6_1可包括连接至第一节点N1的第一电极、连接至第五节点N5或发光元件300的第一电极线210的第二电极和连接至发射控制线EML或接收发射控制信号EM的栅电极。
第五晶体管TR5_1和第六晶体管TR6_1可响应于发射控制信号EM导通。之后，驱动电流可传输至发光元件300，使得发光元件300发射具有与驱动电流成比例的亮度的光。
第七晶体管TR7_1可包括连接至第五节点N5的第一电极、连接至初始化电压线VintL的第二电极和连接至供应第二扫描信号GB的第二扫描线SL(k+1)或接收第二扫描信号GB的栅电极。
第七晶体管T7_1可在发光元件300发光之前或之后响应于第二扫描信号GB而导通，且可通过使用初始化电压Vint来初始化发光元件300的第一电极线210。
如上所述，根据本公开示例性实施方式的显示设备1可包括用于驱动发光元件300的驱动晶体管和用于对准发光元件300的对准晶体管。图21中所示的显示设备1_1可包括作为驱动晶体管的第一晶体管TR1_1和作为对准晶体管的第七晶体管TR7_1。
当显示设备1_1被驱动时，第一晶体管TR1_1用作驱动晶体管以生成用于驱动发光元件300的驱动电流。在这样的情况中，第七晶体管TR7_1可不截止，而是可响应于第二扫描信号GB利用初始化电压Vint来初始化发光元件300的第一电极线210。
在制造显示设备1_1的过程期间，第一晶体管TR1_1可截止，同时仅第七晶体管TR7_1可导通。与图4中所示的示例不同，在图21的显示设备1_1中，对准信号(例如，接地电压)可通过初始化电压线VintL传输，且发光元件300可在第七晶体管TR7_1导通的情况下在像素PX或子像素PXn上对准。
在下文中，将参照显示设备1_1的布局图对该配置进行更详细地描述。
图22是示出图21的像素中的一个的布局的图。图23至图25是以图22的电路元件层的堆叠顺序示出的布局图。
虽然附图中未示出，但是图21的显示设备1_1可包括与图4的显示设备1的显示元件层10b基本相同的显示元件层10b。因此，将不详细描述显示元件层10b，且将详细地描述电路元件层10a。
参照图22至图25，半导体层1100_1可包括更大数量的半导体区域。
半导体层1100_1可包括在第二方向(y轴方向)上延伸的第一竖直部分(或左竖直部分)和第二竖直部分(或右竖直部分)、在第一方向(x轴方向)上延伸的水平部分和多个弯曲部分。
水平部分可包括将第一竖直部分的中间部分与第二竖直部分的中间部分进行连接的第一半导体区域1110_1。虽然第一半导体区域1110_1可通过最短的距离将第一竖直部分与第二竖直部分进行连接，但是本公开不限于此，而是第一半导体区域1110_1还可包括弯曲部分。第一半导体区域1110_1可与待稍后描述的第一导电层1200_1部分地重叠，且可定位有或形成第一晶体管TR1_1的沟道。
第一竖直部分可定位成邻近子像素PXn的中央的一侧(例如，位于第一方向(x轴方向)上的左侧上)，且第二竖直部分可定位成邻近子像素PXn的中央的右侧。第一竖直部分可与第二竖直部分隔开。
第一竖直部分可包括位于第一半导体区域1110_1在第二方向(y轴方向)上的一侧(例如，上侧)上的第六半导体区域1160_1和第七半导体区域1170_1以及位于下侧上的第三十一半导体区域1130a_1。第二竖直部分可包括位于第一半导体区域1110_1的上侧上的第五半导体区域1150_1和位于下侧上的第二半导体区域1120_1。
弯曲部分可位于第一竖直部分的下端处。弯曲部分包括从第一竖直部分的下端朝向右侧延伸的第三十二半导体区域1130b_1、从第三十二半导体区域1130b_1朝向下侧弯曲的第四十一半导体区域1140a_1和朝向右侧和下侧弯曲的第四十二半导体区域1140b_1。第四十二半导体区域1140b_1可连接至位于前一像素PX或子像素PXn中的第一竖直部分或第七半导体区域1170_1。
第三十一半导体区域1130a_1和第三十二半导体区域1130b_1包括在第三半导体区域1130_1中，且第四十一半导体区域1140a_1和第四十二半导体区域1140b_1包括在第四半导体区域1140_1中。第三半导体区域1130_1和第四半导体区域1140_1可分别形成第三晶体管TR3_1和第四晶体管TR4_1，且第三晶体管TR3_1和第四晶体管TR4_1可实现为双晶体管。
第二半导体区域1120_1可包括从第二竖直部分的下端朝向右侧弯曲的第二弯曲部分1121_1，且第六半导体区域1160_1可包括朝向左侧突出的第六突起1161_1。第二弯曲部分1121_1和第六突起1161_1可以是连接至或接触待稍后描述的多个接触孔的区域。
与图9的半导体层1100不同，图23的半导体层1100_1可通过将半导体区域彼此连接而形成。此外，第四十二半导体区域1140b_1可连接至位于前一子像素PXn中的第一竖直部分或第七半导体区域1170_1，使得半导体层1100_1可遍及显示面板10的整个区彼此连接。
第一绝缘层1810_1可位于半导体层1100_1上，且可位于衬底1010_1的整个表面上。第一绝缘层1810_1与以上描述的第一绝缘层1810相同，且因此将省略冗余的描述。
第一导电层1200_1位于第一绝缘层1810_1上。第一导电层1200_1可包括第一扫描线1210_1、第二扫描线1220_1、第三扫描线1230_1、发射控制线1240_1和第一栅电极1250_1。与图11的第一导电层1200不同，第一导电层1200_1还可包括第三扫描线1230_1和发射控制线1240_1。第一扫描线1210_1和第二扫描线1220_1可分别传输第一扫描信号GW和第二扫描信号GB(例如，如图21中所示)。第三扫描线1230_1可与上面参考图21描述的第三扫描线SL(k-1)对应且可传输第三扫描信号GI。发射控制线1240_1可与上面参考图21描述的发射控制线EML对应且可传输发射控制信号EM。
第一扫描线1210_1可传输第一扫描信号GW。第一扫描线1210_1可在第一方向(x轴方向)上延伸且可超过子像素PXn之间的边界延伸至相邻的子像素PXn。当从顶部观察时，第一扫描线1210_1可位于子像素PXn的中央的下侧上。
第一扫描线1210_1可与半导体层1100_1的第二半导体区域1120_1和第三半导体区域1130_1重叠。第一扫描线1210_1由于其在第一方向(x轴方向)上延伸而与第三十一半导体区域1130a_1和第二半导体区域1120_1重叠。此外，第一扫描线1210_1可包括在第三十一半导体区域1130a_1附近向下突出的突起以与第三十二半导体区域1130b_1重叠。第一扫描线1210_1可由于其与第二半导体区域1120_1和第三半导体区域1130_1重叠而形成第二晶体管TR2_1和第三晶体管TR3_1的沟道。
第二扫描线1220_1可传输第二扫描信号GB。第二扫描线1220_1可在第一方向(x轴方向)上延伸至相邻的子像素PXn。当从顶部观察时，第二扫描线1220_1可位于子像素PXn的中央的上侧上。第二扫描线1220_1可与半导体层1100_1的第七半导体区域1170_1重叠。第二扫描线1220_1可由于其与第七半导体区域1170_1重叠而形成第七晶体管TR7_1的沟道。
第三扫描线1230_1可传输第三扫描信号GI。第三扫描线1230_1可在第一方向(x轴方向)上延伸至相邻的子像素PXn。当从顶部观察时，第三扫描线1230_1可位于第一扫描线1210_1的下侧上。
第三扫描线1230_1可与半导体层1100_1的第四半导体区域1140_1重叠。第三扫描线1230_1由于其在第一方向(x轴方向)上延伸而与第四十二半导体区域1140b_1重叠。第三扫描线1230_1的在重叠部分附近的突起可与第四十一半导体区域1140a_1重叠。第四晶体管TR4_1的沟道可形成于第三扫描线1230_1与第四半导体区域1140_1重叠的位置。
发射控制线1240_1可传输发射控制信号EM。发射控制线1240_1可邻近子像素PXn的中央的上侧且可在第一方向(x轴方向)上延伸。发射控制线1240_1可与第五半导体区域1150_1和第六半导体区域1160_1重叠以形成第五晶体管TR5_1和第六晶体管TR6_1的沟道。
第一栅电极1250_1可位于第一扫描线1210_1和发射控制线1240_1之间且可位于子像素PXn的中央处。第一栅电极1250_1可与第一半导体区域1110_1重叠以形成第一晶体管TR1_1的栅电极。第一栅电极1250_1可具有具备彼此平行的两个较短边的矩形形状。第一栅电极1250_1的宽度可在与第一半导体区域1110_1的交叉处减小。然而，应理解本公开不限于此。与其它扫描线不同，第一栅电极1250_1可从子像素到子像素分离。如附图中所示，第一栅电极1250_1可以成岛形状。
第二绝缘层1820_1位于第一导电层1200_1上，并且将省略其详细描述。
第二导电层1300_1位于第二绝缘层1820_1上。当从顶部观察时，第二导电层1300_1与第一栅电极1250_1重叠且可位于第一扫描线1210_1和发射控制线1240_1之间。第二导电层1300_1可形成电容器Cst的一个电极，第一栅电极1250_1可形成电容器Cst的另一电极，且插置于第二导电层1300_1和第一栅电极1250_1之间的第二绝缘层1820_1可形成电容器Cst的电介质。
与第一栅电极1250_1类似，第二导电层1300_1可针对每个子像素PXn布置成一个岛形状。
第三绝缘层1830_1位于第二导电层1300_1上，且其中可形成多个接触孔CNT。稍后将与第三导电层1400_1一起给出第三绝缘层1830_1的详细描述。
第三导电层1400_1位于第三绝缘层1830_1上。第三导电层1400_1包括数据线1410_1、第一电压线1420_1、第二电压线1430_1、多个导电图案1440_1和初始化电压线1450_1。与图11的第三导电层1400不同，图22的第三导电层1400_1还可包括初始化电压线1450_1，其中的每个元件可具有某种程度上不同的结构和位置。在下文中，将详细地描述不同之处。
数据线1410_1可以是用于传输数据信号DATA的数据线DLj且可位于子像素PXn的右侧上以在第二方向(y轴方向)上延伸。数据线1410_1可与第二半导体区域1120_1的第二弯曲部分1121_1重叠，且第二接触孔CNT2_1可形成于数据线1410_1与第二弯曲部分1121_1彼此重叠的位置，第二接触孔CNT2_1穿过第一绝缘层至第三绝缘层1810_1、1820_1和1830_1而形成。第二接触孔CNT2_1可连接至或接触第二弯曲部分1121_1和数据线1410_1，且因此数据线1410_1可电连接至第二半导体区域1120_1。
第一电压线1420_1可以是用于传输第一电压QVDD或接地电压的第一电压线QVDDL，且可位于子像素PXn的中央的右侧上以及数据线1410_1的左侧上。第一电压线1420_1可在第二方向(y轴方向)上延伸以与半导体层1100_1的第二竖直部分重叠。第五接触孔CNT5_1可形成于第一电压线1420_1与第五半导体区域1150_1重叠的位置，第五接触孔CNT5_1穿过第一绝缘层至第三绝缘层1810_1、1820_1和1830_1而形成。第五接触孔CNT5_1可连接至或接触第五半导体区域1150_1和第一电压线1420_1，且因此第一电压线1420_1可电连接至第五半导体区域1150_1。
第二电压线1430_1可以是用于传输第二电压QVSS或AC电压的第二电压线QVSSL，且可位于子像素PXn的中央上以在第二方向(y轴方向)上延伸。第二电压线1430_1可包括第二十一电压线1430a_1和第二十二电压线1430b_1，使得两条线可在单个子像素PXn中彼此隔开。然而，应理解本公开不限于此。
多个导电图案1440_1可包括第一导电图案1441_1和第二导电图案1442_1。第一导电图案1441_1可位于彼此隔开的第二十一电压线1430a_1和第二十二电压线1430b_1之间且可在第二方向(y轴方向)上延伸。第一导电图案1441_1可延伸成与第四十一半导体区域1140a_1和第二导电层1300_1部分地重叠。第三接触孔CNT3_1和第四接触孔CNT4_1可形成在第一导电图案1441_1与第二导电层1300_1重叠的侧上，第三接触孔CNT3_1和第四接触孔CNT4_1穿过第一绝缘层至第三绝缘层1810_1、1820_1和1830_1而形成。第三接触孔CNT3_1和第四接触孔CNT4_1可连接至或接触第一导电图案1441_1和第二导电层1300_1，且因此第一导电图案1441_1可连接至导电层1300_1，即电容器Cst的一个电极。
第一导电图案1441_1的另一侧可连接至或接触第一接触孔CNT1_1，第一接触孔CNT1_1穿过待稍后描述的第四绝缘层1840形成。第一接触孔CNT1_1可连接至或接触第四导电层1500_1和第一导电图案1441_1。第四导电层1500_1通过单独的接触孔电连接至第一电压线1420_1。因此，第一导电图案1441_1分别通过第一接触孔CNT1_1与第三接触孔CNT3_1和第四接触孔CNT4_1电连接至第四导电层1500_1和第二导电层1300_1。第一电压线1420_1通过第一导电图案1441_1电连接至第二导电层1300_1，且第一电压线QVDDL的第一电压QVDD可传输至电容器Cst的一个电极。
第二导电图案1442_1可位于第六半导体区域1160_1的左侧上且位于发射控制线1240_1的上侧上。第二导电图案1442_1的一侧与第六半导体区域1160_1的第六突起1161_1重叠，且第六接触孔CNT6_1形成于它们彼此重叠的位置，第六接触孔CNT6_1穿过第一绝缘层至第三绝缘层1810_1、1820_1和1830_1而形成。第六接触孔CNT6_1可连接至或接触第二导电图案1442_1和第六半导体区域1160_1。
电极接触孔CNTD_1可形成于第二导电图案1442_1的一部分中，电极接触孔CNTD_1穿过第四绝缘层1840_1和第五绝缘层1850_1形成以暴露第二导电图案1442_1的一部分。电极接触孔CNTD_1可连接至显示元件层10b的第一电极线210。因此，显示元件层10b的第一电极线210可通过第二导电图案1442_1电连接至第六半导体区域1160_1，即，第六晶体管TR6_1。第一电极线210可通过第六晶体管TR6_1接收用于驱动发光元件300的驱动电流。
初始化电压线1450_1可在显示设备1_1被驱动时传输初始化电压Vint，且可在制造显示设备1_1的过程期间传输对准信号，即，接地电压。初始化电压线1450_1位于子像素PXn的右侧和数据线1410_1的右侧上且可在第二方向(y轴方向)上延伸。初始化电压线1450_1可与第四十二半导体区域1140b_1连接至第七半导体区域1170_1的区域重叠。第七接触孔CNT7_1形成于它们彼此重叠的位置，第七接触孔CNT7_1穿过第一绝缘层至第三绝缘层1810_1、1820_1和1830_1而形成。因为第七接触孔CNT7_1连接至或接触第七半导体区域1170_1和第四十二半导体区域1140b_1，所以第七半导体区域1170_1可电连接至初始化电压线1450_1。
因此，第七晶体管TR7_1在制造显示设备1_1的过程期间响应于第二扫描信号GB导通以向第一电极线210传输接地电压，且可在驱动显示设备1_1时响应于第二扫描信号GB向第一电极线210传输初始化电压Vint。
第四绝缘层1840_1位于第三导电层1400_1上，且第四导电层1500_1位于第四绝缘层1840_1上。第四导电层1500_1包括第二电压线1430_1的一部分和第二导电图案1442_1通过其暴露的开口。此外，多个导电接触孔CNTC_1可形成于第四导电层1500_1与第一电压线1420_1重叠的位置，导电接触孔CNTC_1穿过第四绝缘层1840_1而形成。第四导电层1500_1可电连接至第一电压线1420_1。除第四导电层1500_1外的其它元件的布局和结构与上面参考图6描述的元件的布局和结构相同，且因此将省略冗余的描述。
图26是示出根据本公开另一示例性实施方式的在制造显示面板的过程期间传输至每个子像素的第二扫描信号的图。
如以上参照图18所述，在制造显示面板10的过程期间，用于喷射发光元件300的喷嘴可与同一行中的扫描线SLk延伸的方向平行地移动。在制造图21的显示设备1_1的过程期间，第二扫描信号GB仅施加至第二扫描线SL(k+1)，且第七晶体管TR7_1通过第二扫描信号GB导通。施加至初始化电压线VintL的对准信号(即，接地电压)可通过第七晶体管TR7_1传输至发光元件300的第一电极线210。
如图26中所示，在制造显示设备1的过程期间，不传输第一扫描信号GW、第三扫描信号GI和发射控制信号EM，而仅传输第二扫描信号GB。此外，信号仅施加至沿着同一行延伸且传输第二扫描信号GB的第n2扫描线SL(k+12)。
在第一时间点(t＝t1)处，喷嘴沿着第一行的像素PX或子像素PX1的第一扫描线SL1移动并喷射发光元件300，且第二扫描信号GB1仅施加至第一扫描线SL1。第一行的像素PX或子像素PXn的第七晶体管TR7_1响应于第二扫描信号GB1而导通，使得发光元件300可在第一行的像素PX或子像素PX1上对准。在第一时间点(t＝t1)处，第二扫描信号GB1不施加至第二行和其它行的像素PX或子像素PXn中的扫描线SLn。
在第二时间点(t＝t2)处，喷嘴沿着第二行的像素PX或子像素PX2的第二扫描线SL2移动并喷射发光元件300。在第二时间点(t＝t2)处，第二扫描信号GB2仅施加至第二扫描线SL2，同时第二扫描信号GB2不施加至第一扫描线SL1和其它扫描线。因此，第二行的像素PX或子像素PX2的第七晶体管TR7_1可导通，且发光元件300可在第二行的像素PX或子像素PX2上对准。也就是说，如上所述，在制造显示设备1_1的过程期间，当喷嘴沿着第n行中的像素PX或子像素PXn喷射发光元件300时，第二扫描信号GB(n)可仅施加至第n扫描线SLn。当第n行的像素PX或子像素PXn中的第七晶体管TR7_1导通时，其它行的像素PXn或子像素PXn中的第七晶体管TR7_1截止，使得发光元件300可仅在第n行的像素PX或子像素PXn中对准。
另一方面，在显示设备1的显示元件层10b中，第一电极线210和第二电极线220可包括更大数量的分支。
图27是根据本公开另一示例性实施方式的显示面板的平面图。参照图27，在单个像素PX或子像素PXn中，可存在两个或更多个第一电极分支210和第二电极分支220B，例如，三个第一电极分支210和两个第二电极分支220B。多个发光元件300可在第一电极分支210B和第二电极分支220B之间对准。第一电极干210S可通过电极接触孔CNTD电连接至第二导电图案(未示出)。
通过对详细描述进行总结，本领域技术人员将理解可在基本不背离本发明的原理的情况下对优选实施方式做出诸多改变和修改。因此，所公开的本发明的优选实施方式仅以一般性和描述性的意义使用，且不是出于限制的目的。

Claims (28)

1.显示设备，包括：
发光二极管，包括第一导电型半导体、活性层和第二导电型半导体；
第一电压线，第一电压施加至所述第一电压线；
第二电压线，第二电压施加至所述第二电压线；
第一晶体管，包括电连接至所述第一电压线的源电极以及电连接至所述发光二极管的第一电极且电连接至所述第一导电型半导体的漏电极；
第二晶体管，包括电连接至所述第一晶体管的栅电极的漏电极和电连接至施加数据信号的数据线的源电极；
电容器，电连接至所述第一晶体管的所述栅电极和所述发光二极管的所述第一电极；以及
第三晶体管，包括电连接至所述第二电压线的源电极和电连接至所述发光二极管的所述第一电极的漏电极。
2.如权利要求1所述的显示设备，还包括：
第三电压线，第三电压施加至所述第三电压线，且所述第三电压线电连接至所述发光二极管的所述第二导电型半导体；
第一扫描线，用于向所述第二晶体管的栅电极传输第一扫描信号；以及
第二扫描线，用于向所述第三晶体管的栅电极传输第二扫描信号。
3.如权利要求2所述的显示设备，其中，在制造模式中，所述第二扫描信号施加至所述第二扫描线，而所述第一扫描信号不输入至所述第一扫描线，以及
其中，施加至所述第一电压线的所述第一电压等于施加至所述第二电压线的所述第二电压。
4.如权利要求3所述的显示设备，其中，在所述制造模式中，所述第一晶体管和所述第二晶体管截止，而所述第三晶体管导通，使得从所述第二电压线施加的所述第二电压通过所述第三晶体管施加至所述发光二极管的所述第一电极。
5.如权利要求4所述的显示设备，其中，在所述制造模式中，施加至所述第三电压线的所述第三电压是交流电压，且施加至所述第二电压线的所述第二电压是接地电压。
6.如权利要求2所述的显示设备，其中，在驱动模式中，所述第一扫描信号施加至所述第一扫描线使得所述第二晶体管导通。
7.如权利要求6所述的显示设备，其中，在所述驱动模式中，所述数据信号通过所述第二晶体管传输至所述第一晶体管的所述栅电极，以及所述第一晶体管响应于所述数据信号而导通，使得施加至所述第一电压线的所述第一电压通过所述第一晶体管传输至所述发光二极管的所述第一电极。
8.如权利要求6所述的显示设备，其中，在所述驱动模式中，所述第二扫描信号不施加至所述第二扫描线，使得所述第三晶体管截止。
9.如权利要求8所述的显示设备，其中，在所述驱动模式中，施加至所述第一电压线的所述第一电压与从所述第三电压线施加的所述第三电压不同。
10.如权利要求6所述的显示设备，其中，在所述驱动模式中，从所述第二电压线施加的所述第二电压是初始化电压，以及
其中，所述第二扫描信号施加至所述第二扫描线使得所述第三晶体管导通，以及所述初始化电压施加至所述发光二极管的所述第一电极。
11.如权利要求10所述的显示设备，还包括：
第四晶体管，位于所述第二电压线与所述第一晶体管的所述栅电极之间；
第五晶体管，位于所述第一电压线与所述第一晶体管的所述源电极之间；
第六晶体管，位于所述第一晶体管的所述漏电极与所述发光二极管的所述第一电极之间；
第七晶体管，位于所述第六晶体管的漏电极与所述第四晶体管的漏电极之间；
第三扫描线，用于向所述第四晶体管的栅电极传输第三扫描信号；以及
发射控制线，用于向所述第五晶体管的栅电极和所述第六晶体管的栅电极传输发射控制信号。
12.显示设备，包括：
衬底；
半导体层，位于所述衬底上；
第一绝缘层，位于所述半导体层和所述衬底上；
第一导电层，位于所述第一绝缘层上；
第二绝缘层，位于所述第一绝缘层和所述第一导电层上；
第二导电层，位于所述第二绝缘层上；
第三绝缘层，位于所述第二导电层上；
第一电极，位于所述第三绝缘层上且电连接至所述半导体层；
第二电极，与所述第一电极隔开；以及
至少一个发光元件，位于所述第一电极和所述第二电极之间，
其中，所述半导体层包括第一半导体区域和第二半导体区域，
其中，所述第一导电层包括与所述第一半导体区域重叠的第一栅电极和与所述第二半导体区域重叠的第二栅电极，以及
其中，所述第二导电层包括电连接在所述第一半导体区域和所述第二半导体区域之间的第一电压线；以及
第一导电图案，电连接至所述第一半导体区域、所述第二半导体区域和所述第一电极。
13.如权利要求12所述的显示设备，其中，所述第一电压线通过第一接触孔和第二接触孔进行电连接，所述第一接触孔和所述第二接触孔延伸通过所述第一绝缘层和所述第二绝缘层，以及
其中，所述第一半导体区域的一侧通过所述第一接触孔进行电连接，以及所述第二半导体区域的一侧通过所述第二接触孔进行电连接。
14.如权利要求13所述的显示设备，其中，所述第一导电图案电连接至第三接触孔和第四接触孔，所述第三接触孔和所述第四接触孔穿过所述第一绝缘层和所述第二绝缘层，以及
其中，所述第三接触孔电连接至所述第一半导体区域的另一侧且所述第四接触孔电连接至所述第二半导体区域的另一侧。
15.如权利要求14所述的显示设备，其中，所述第一导电图案通过第五接触孔电连接至所述第一电极，所述第五接触孔穿过所述第三绝缘层。
16.如权利要求15所述的显示设备，其中，第二导电图案还包括通过第六接触孔电连接至所述第二电极的第二电压线，所述第六接触孔穿过所述第三绝缘层。
17.如权利要求12所述的显示设备，其中，所述第一电极通过电极接触孔电连接至所述第一半导体区域和所述第二半导体区域，所述电极接触孔穿过所述第三绝缘层。
18.如权利要求17所述的显示设备，其中，所述至少一个发光元件包括：
半导体晶体，包括：
第一导电型半导体，
活性层，位于所述第一导电型半导体上，
第二导电型半导体，位于所述活性层上；以及
绝缘涂覆部，围绕所述半导体晶体的外表面的至少一部分。
19.如权利要求18所述的显示设备，其中，所述第一导电型半导体电连接至所述第二电极，以及
所述第二导电型半导体电连接至所述第一电极。
20.制造显示设备的方法，所述方法包括：
制备电路元件层，所述电路元件层包括：驱动晶体管和第一晶体管，所述驱动晶体管和所述第一晶体管各自具有电连接至第一电源电压线的电极和电连接至像素电极的另一电极；第二电源电压线，连接至与所述像素电极隔开且面对所述像素电极的公共电极；扫描线，连接至所述第一晶体管的栅电极并且传输扫描信号；
将多个发光元件装载到所述像素电极和所述公共电极上并向所述扫描线施加所述扫描信号；以及
将所述发光元件放置在所述像素电极和所述公共电极之间。
21.如权利要求20所述的方法，其中，所述第一晶体管响应于所述扫描信号而导通，而所述驱动晶体管截止。
22.如权利要求21所述的方法，其中，将交流电压施加至所述第二电源电压线，以及将施加至所述第一电源电压线的接地电压通过所述第一晶体管传输至所述像素电极。
23.如权利要求22所述的方法，其中，在放置所述发光元件时，在所述像素电极和所述公共电极之间形成电容。
24.如权利要求20所述的方法，其中，所述电路元件层还包括：
第一像素电极和第二像素电极；
与所述第一像素电极隔开且面对所述第一像素电极的第一电极以及与所述第二像素电极隔开且面对所述第二像素电极的所述公共电极；
第一驱动晶体管，具有电连接至所述第一像素电极的电极；
第二驱动晶体管，具有电连接至所述第二像素电极的电极；
第一扫描线，第一扫描信号施加至所述第一扫描线；
第二晶体管，具有电连接至所述第一电源电压线的电极和电连接至所述第二像素电极的另一电极；以及
第二扫描线，连接至所述第二晶体管的栅电极，其中，第二扫描信号施加至所述第二扫描线。
25.如权利要求24所述的方法，其中，所述公共电极包括第一公共电极和第二公共电极，其中，在第一时间点处，将所述发光元件装载到所述第一像素电极和所述第一公共电极上，以及
其中，将所述第一扫描信号施加至所述第一扫描线，而不将所述第二扫描信号施加至所述第二扫描线。
26.如权利要求25所述的方法，其中，在所述第一时间点处，使所述第一晶体管导通，而使所述第一驱动晶体管、所述第二晶体管和所述第二驱动晶体管截止。
27.如权利要求25所述的方法，其中，在第二时间点处，将所述发光元件装载到所述第二像素电极和所述第二公共电极上，以及
其中，将所述第二扫描信号施加至所述第二扫描线，而不将所述第一扫描信号施加至所述第一扫描线。
28.如权利要求27所述的方法，其中，在所述第二时间点处，使所述第二晶体管导通，而使所述第一驱动晶体管、所述第二驱动晶体管和所述第一晶体管截止。
CN202010107156.5A 2019-02-25 2020-02-21 显示设备及制造其的方法 Active CN111613149B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311155421.7A CN117218964A (zh) 2019-02-25 2020-02-21 显示设备及制造其的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0022006 2019-02-25
KR1020190022006A KR20200103925A (ko) 2019-02-25 2019-02-25 표시 장치 및 이의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311155421.7A Division CN117218964A (zh) 2019-02-25 2020-02-21 显示设备及制造其的方法

Publications (2)

Publication Number Publication Date
CN111613149A true CN111613149A (zh) 2020-09-01
CN111613149B CN111613149B (zh) 2023-09-29

Family

ID=72140294

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311155421.7A Pending CN117218964A (zh) 2019-02-25 2020-02-21 显示设备及制造其的方法
CN202010107156.5A Active CN111613149B (zh) 2019-02-25 2020-02-21 显示设备及制造其的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311155421.7A Pending CN117218964A (zh) 2019-02-25 2020-02-21 显示设备及制造其的方法

Country Status (3)

Country Link
US (4) US11127343B2 (zh)
KR (1) KR20200103925A (zh)
CN (2) CN117218964A (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD971211S1 (en) * 2018-07-23 2022-11-29 Samsung Display Co., Ltd. Display module
US11322542B2 (en) * 2020-03-27 2022-05-03 Harvatek Corporation Light-emitting diode (LED) assembly and method of manufacturing an LED cell of the same
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
CN115699323A (zh) * 2020-05-26 2023-02-03 三星显示有限公司 显示装置
KR20220010682A (ko) * 2020-07-17 2022-01-26 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20220033630A (ko) * 2020-09-09 2022-03-17 삼성디스플레이 주식회사 표시 장치
KR20220045593A (ko) * 2020-10-05 2022-04-13 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN114497075A (zh) * 2020-10-26 2022-05-13 株式会社日本显示器 半导体基板以及显示装置
KR20220067647A (ko) * 2020-11-17 2022-05-25 삼성디스플레이 주식회사 표시 장치
KR20220091701A (ko) * 2020-12-23 2022-07-01 삼성디스플레이 주식회사 표시 장치
KR20220108227A (ko) * 2021-01-25 2022-08-03 삼성디스플레이 주식회사 표시 장치
KR20220145992A (ko) * 2021-04-22 2022-11-01 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20230033473A (ko) * 2021-09-01 2023-03-08 엘지디스플레이 주식회사 표시 장치
KR20230065430A (ko) * 2021-11-04 2023-05-12 삼성디스플레이 주식회사 표시 장치
KR20230134649A (ko) * 2022-03-14 2023-09-22 삼성디스플레이 주식회사 표시 장치
TWI824887B (zh) * 2022-12-16 2023-12-01 友達光電股份有限公司 顯示面板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057026A (ko) * 2001-12-28 2003-07-04 엘지.필립스 엘시디 주식회사 유기 전계발광소자와 그 제조방법
CN102201197A (zh) * 2010-03-23 2011-09-28 索尼公司 驱动电路和显示装置
US20160125803A1 (en) * 2013-07-25 2016-05-05 Boe Technology Group Co., Ltd. Oled ac driving circuit, driving method and display device
CN105989804A (zh) * 2015-03-23 2016-10-05 三星显示有限公司 有机发光二极管显示器及其制造方法
CN106058000A (zh) * 2011-09-16 2016-10-26 首尔伟傲世有限公司 发光二极管及制造该发光二极管的方法
CN108206005A (zh) * 2016-12-20 2018-06-26 三星显示有限公司 显示装置和驱动该显示装置的方法
KR20180071465A (ko) * 2016-12-19 2018-06-28 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
CN108511485A (zh) * 2017-02-27 2018-09-07 三星显示有限公司 显示装置
US20180308916A1 (en) * 2017-04-24 2018-10-25 Samsung Display Co., Ltd. Display device and manufacturing method of the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4024557B2 (ja) * 2002-02-28 2007-12-19 株式会社半導体エネルギー研究所 発光装置、電子機器
US9741309B2 (en) * 2009-01-22 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device including first to fourth switches
GB201420452D0 (en) 2014-11-18 2014-12-31 Mled Ltd Integrated colour led micro-display
KR20170094930A (ko) 2016-02-12 2017-08-22 광주과학기술원 마이크로 led 디스플레이용 기판 구조 및 이를 이용한 디스플레이 장치
US10586495B2 (en) * 2016-07-22 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057026A (ko) * 2001-12-28 2003-07-04 엘지.필립스 엘시디 주식회사 유기 전계발광소자와 그 제조방법
CN102201197A (zh) * 2010-03-23 2011-09-28 索尼公司 驱动电路和显示装置
CN106058000A (zh) * 2011-09-16 2016-10-26 首尔伟傲世有限公司 发光二极管及制造该发光二极管的方法
US20160125803A1 (en) * 2013-07-25 2016-05-05 Boe Technology Group Co., Ltd. Oled ac driving circuit, driving method and display device
CN105989804A (zh) * 2015-03-23 2016-10-05 三星显示有限公司 有机发光二极管显示器及其制造方法
KR20180071465A (ko) * 2016-12-19 2018-06-28 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
CN108206005A (zh) * 2016-12-20 2018-06-26 三星显示有限公司 显示装置和驱动该显示装置的方法
CN108511485A (zh) * 2017-02-27 2018-09-07 三星显示有限公司 显示装置
US20180308916A1 (en) * 2017-04-24 2018-10-25 Samsung Display Co., Ltd. Display device and manufacturing method of the same

Also Published As

Publication number Publication date
US11514846B2 (en) 2022-11-29
US20200273397A1 (en) 2020-08-27
US20210398480A1 (en) 2021-12-23
US20240087507A1 (en) 2024-03-14
CN111613149B (zh) 2023-09-29
US11127343B2 (en) 2021-09-21
KR20200103925A (ko) 2020-09-03
US20230086764A1 (en) 2023-03-23
CN117218964A (zh) 2023-12-12
US11817046B2 (en) 2023-11-14

Similar Documents

Publication Publication Date Title
CN111613149B (zh) 显示设备及制造其的方法
US11817474B2 (en) Display device
KR102587133B1 (ko) 표시 장치
KR102607727B1 (ko) 표시 장치
KR102602527B1 (ko) 표시 장치
JP7391949B2 (ja) 表示装置およびその製造方法
US11393798B2 (en) Display device
KR20210039521A (ko) 표시 장치 및 이의 제조 방법
CN115443430A (zh) 显示装置
US11811010B2 (en) Display device and method of fabricating the same
US20230025604A1 (en) Inkjet printing apparatus and method for aligning dipoles
US12035582B2 (en) Display device having a light emitting element between a branch wiring and a common branch wiring
US20230420615A1 (en) Display device and manufacturing method of the same
US20210151499A1 (en) Display device
US20210225993A1 (en) Display device
CN117012784A (zh) 显示装置和制造该显示装置的方法
CN115440758A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant