CN111585606A - 相干ffh/ds混合扩频*** - Google Patents
相干ffh/ds混合扩频*** Download PDFInfo
- Publication number
- CN111585606A CN111585606A CN202010219599.3A CN202010219599A CN111585606A CN 111585606 A CN111585606 A CN 111585606A CN 202010219599 A CN202010219599 A CN 202010219599A CN 111585606 A CN111585606 A CN 111585606A
- Authority
- CN
- China
- Prior art keywords
- module
- ffh
- frequency
- signal
- transmitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001427 coherent effect Effects 0.000 title claims abstract description 29
- 238000001228 spectrum Methods 0.000 title claims abstract description 22
- 239000008186 active pharmaceutical agent Substances 0.000 title claims abstract 41
- 238000012545 processing Methods 0.000 claims abstract description 38
- 230000003750 conditioning effect Effects 0.000 claims abstract description 31
- 238000006243 chemical reaction Methods 0.000 claims abstract description 17
- 238000001914 filtration Methods 0.000 claims abstract description 14
- 238000005070 sampling Methods 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000000605 extraction Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 5
- 238000012360 testing method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 235000008694 Humulus lupulus Nutrition 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/692—Hybrid techniques using combinations of two or more spread spectrum techniques
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Noise Elimination (AREA)
Abstract
本发明提供一种相干FFH/DS混合扩频***，***包括：多通道合路器和信号处理组合；信号处理组合包括接收模块、信号调理网络、发射模块、噪声源及干扰模块、PCIe背板和刀片计算机；发射模块具体用于在FPGA域内根据当前跳频频点选择输出的频段通道；在DA域内并行对多个频段通道进行内插和上变频后，对多个频段通道通过合路后转化到模拟域进行输出；每个频段通道对应整个跳频带宽中的一个跳频频段；接收模块具体用于在AD域内并行对多个频段通道进行下变频后抽取滤波，在FPGA域内对多个频段通道中的信号进行并行捕获和处理。本发明减少信号处理芯片处理资源，并可适用于对FFH/DS***的并行、快速、相干的同步。
Description
技术领域
本发明属于扩频通信技术领域，尤其涉及一种相干FFH/DS混合扩频***。
背景技术
跳频技术是当今抗干扰通信的主流技术之一，广泛应用于军事和民用通信的各个领域。传统的跳频技术存在跳速低、可用跳频频点数少、跳频带宽窄等问题，跳频技术正在向高跳速、高隐蔽、自适应跳频等方向发展。FFH/DS(Fast Frequency Hopping/DirectSpread，快跳频/直扩)技术正是应用在这样的需求和背景下，近年来受到了国内外的广泛关注。
FFH/DS***具有很高的跳速，其跳速Rh大于或等于符号速率Rs，即用L(L-1)跳传输一个数据符号，并且在每个跳频点内部都采用直接扩频机制，利用高速率成型的码片对符号进行调制。FFH/DS体制结合了快跳频与直扩的优点，使***具有了单符号内多频点分集的能力，避免了慢跳频抗干扰使复杂的交织环节，扩频增益达到GFH/DS＝GDS*GFH。FFH/DS***每跳之间相位会因为载波的切换而产生变化，为使其进行相干的捕获和解调，通常需要对接收信号的码相位、载波相位和频偏进行三维联合搜索。相对于单载波***码相位和频偏的二维搜素，搜索的复杂度成倍上升。
传统的数字相干FFH/DS接收机直接对全带宽信号采样并进行下变频滤波，当跳频带宽大时，进行多频点联合并行搜索将会消耗信号处理模块大量资源，而串行搜索则需要对三个维度进行遍历，同步的时间开销大大增加，很难满足许多实时***的要求。
发明内容
为克服上述现有的FFH/DS***消耗大量资源，时间开销大的问题或者至少部分地解决上述问题，本发明实施例提供一种相干FFH/DS混合扩频***。
本发明实施例提供一种相干FFH/DS混合扩频***，包括多通道合路器和信号处理组合；
所述多通道合路器用于将所述信号处理组合输出的干扰、噪声和信号进行合路后输出至所述信号处理组合的接收信号输入端口；
所述信号处理组合包括FFH/DS接收模块、信号调理网络、FFH/DS发射模块、噪声源及干扰模块、PCIe背板和刀片计算机；
其中，所述刀片计算机用于根据用户输入的配置参数通过所述PCIe背板向信号调理网络、FFH/DS发射模块、FFH/DS接收模块，以及噪声源及干扰模块下达指令；接收FFH/DS接收模块通过所述PCIe背板上传的所述FFH/DS接收模块接收的信号；
所述噪声源及干扰模块用于根据所述指令中的第一控制指令产生相应波形的干扰和噪声，并将所述噪声发送给所述信号调理网络，将所述干扰发送给所述多通道合路器；
所述FFH/DS发射模块用于根据所述指令中的第二控制指令产生相应波形的信号，并将所述信号发送给所述信号调理网络；
所述FFH/DS接收模块用于根据指令中的第三控制指令接收的信号进行处理，并将处理后的所述信号通过所述PCIe背板传输至所述刀片计算机；
所述信号调理网络用于根据所述指令中的第四控制指令对所述信号进行衰减控制，对所述噪声进行增益控制，并将处理后的所述信号和噪声发送至所述多通道合路器；
其中，所述FFH/DS发射模块包括FPGA域和DA域；
所述FFH/DS发射模块具体用于在所述FPGA域内根据当前跳频频点选择输出的频段通道；在所述DA域内并行对多个所述频段通道进行内插和上变频后，对多个所述频段通道通过合路后转化到模拟域进行输出；每个所述频段通道对应整个跳频带宽中的一个跳频频段；
所述FFH/DS接收模块包括FPGA域和AD域；
所述FFH/DS接收模块具体用于在所述AD域内并行对多个所述频段通道进行下变频后抽取滤波，在所述FPGA域内对多个所述频段通道中的信号进行并行捕获和处理。
具体地，所述信号调理网络包括信号发射通道和噪声通道；
所述噪声源及干扰模块用于将所述噪声源及干扰模块输出的噪声发送给所述噪声通道；
所述FFH/DS发射模块用于将所述FFH/DS发射模块输出的信号发送给所述信号发射通道。
具体地，所述噪声源及干扰模块用于根据所述指令中的第一控制指令配置第一参数，以根据所述第一参数产生相应波形的干扰和噪声；其中，所述第一参数包括干扰类型、干扰带宽和干扰功率；
所述FFH/DS发射模块用于根据所述指令中的第二控制指令配置第二参数，以根据所述第二参数产生相应波形的信号；其中，所述第二参数包括发送速率、帧长和跳频图案；
所述FFH/DS接收模块用于根据所述指令中的第三控制指令配置第三参数，以根据所述第三参数对接收的信号进行处理；其中，所述第三参数包括速率、帧长和跳频图案。
具体地，所述信号调理网络还用于根据所述PCIe背板传输的频点控制指令产生三路时钟，将所述三路时钟中一路时钟输出至所述FFH/DS接收模块，一路时钟输出至所述FFH/DS发射模块，一路时钟输出至所述噪声源及干扰模块。
具体地，当所述FFH/DS发射模块为BPSK调制***时，所述跳频带宽中跳频频段划分的区间通过以下公式获取：
其中，Γi为第i区间，i为区间编号，fc为所述跳频带宽的中心频率，B为信号带宽，i∈[1,2,3]。
具体地，所述FFH/DS发射模块具体用于在所述DA域中的NCO处实现正交上变频，多路所述NCO的起始相位一致；
任一所述NCO处的频点为：
其中，
为第j路所述NCO处的频点，fc为所述跳频带宽的中心频率，B为信号带宽，j∈[1,2,3]。
具体地，任一发射的频点被映射的区间为：
其中，mk为第k跳的频点被映射的区间，fk为第k跳的频点，fc为所述跳频带宽的中心频率，B为信号带宽；
所述FFH/DS发射模块的FPGA发射端根据mk选择输入频段。
具体地，所述FFH/DS发射模块的FPGA发射端的工作时钟和DA域的采样率满足如下条件：
fDA≥(2fc+B)，
其中，fsys为所述FPGA发射端的工作时钟，fDA为所述DA域的采样率，fc为所述跳频带宽的中心频率，B为信号带宽，fsys＝B/(3P)，P为FPGA域内的并行路数，fDA＝2(2fc+B)，则每个所述频段通道的内插倍数为：
M＝6(2fc+B)/B；
所述FFH/DS发射模块的FPGA域内第k跳信号为：
其中，ST为第k跳的信号，c为直扩调制后的基带信号波形，θk为所述第k跳的起始相位，fk为第k跳的频点，mk为第k跳的频点被映射的区间，
为第j个区间中所述NCO处的频点，t为时间。
具体地，所述FFH/DS接收模块与所述FFH/DS发射模块的结构对称；
所述FFH/DS接收模块中的频段通道与所述FFH/DS发射模块中的频段通道数量相同；
所述FFH/DS接收模块中跳频频段划分的区间与所述FFH/DS发射模块中的跳频频段划分的区间相同；
所述FFH/DS接收模块中NCO的设置与所述FFH/DS发射模块中NCO的设置相同。
具体地，所述FFH/DS接收模块包括疏频点多路解跳模块、捕获模块、单路解跳模块、频段计算及选通模块、帧同步模块、解调模块和译码判决模块；
其中，所述多路解跳模块用于并行接收多个频段通道的信号，并对各所述频段通道内的信号进行独立的下变频、抽取和滤波后输出；
所述捕获模块用于根据所述FFH/DS接收模块配置的跳频图案将所述多路解跳模块输出的多路信号进行合并，并根据输出的多路信号的时延参数和频偏参数估计所述信号的频偏和时延；
所述单路解跳模块用于根据所述信号的频偏和时延调整本地的起跳时间，并补偿本地的下变频的频偏；
所述频段计算及选通模块用于根据所述单路解跳模块输出的起跳信息和所述跳频图案计算接收的信号所在的频段，根据所述频段为接收的信号选择频段通道；
所述帧同步模块用于对接收的信号的帧头同步头进行捕获，并根据预先获取的帧头序列对接收的信号进行频偏和时延搜索，以及信号相位估计，根据所述频偏和时延的搜索结果进行所述频偏和时延的估计，将估计结果反馈至所述单路解跳模块，以供所述单路解跳模块调整各跳产生载波的频率和解调窗口；
所述解调模块用于接收所述单路解跳模块输出的信号，并根据所述帧同步模块的时延的搜索结果和信号相位估计的结果对所述信号进行补偿；
所述译码判决模块用于对所述解调模块输出的解调结果进行译码，获取判决后的符号，并将所述判决后的符号反馈至所述解调模块，以供所述解调模块根据所述判决后的符号对接收符去调制。
本发明实施例提供一种相干FFH/DS混合扩频***，该***中的FFH/DS发射模块和FFH/DS接收模块均采用频域分段架构，预先将整个跳频频段分为多个频段，减少信号处理芯片处理资源，并可适用于对FFH/DS***的并行、快速、相干的同步，从而实现大带宽条件下相干FFH/DS信号的处理；该***可方便实现对相干FFH/DS***的现低信噪比条件和高干信比条件测试。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的相干FFH/DS混合扩频***的整体结构示意图；
图2为本发明实施例提供的相干FFH/DS混合扩频***中FFH/DS发射模块的结构示意图；
图3为本发明实施例提供的相干FFH/DS混合扩频***中FFH/DS接收模块的结构示意图；
图4为本发明实施例提供的相干FFH/DS混合扩频***中FFH/DS接收模块的处理流程示意图。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
在本发明的一个实施例中提供一种相干FFH/DS混合扩频***，图1为本发明实施例提供的相干FFH/DS混合扩频***整体结构示意图，该***包括：多通道合路器和信号处理组合；所述多通道合路器用于将所述信号处理组合输出的干扰、噪声和信号进行合路后输出至所述信号处理组合的接收信号输入端口；所述信号处理组合包括FFH/DS接收模块、信号调理网络、FFH/DS发射模块、噪声源及干扰模块、PCIe背板和刀片计算机；
其中，信号处理组合的形式可以为一体化机箱设计，为相干FFH/DS混合扩频***的核心模块。该***还包括电源模块，电源模块的主要功能是为信号处理组合提供工作电源。PCIe背板作为数据总线完成刀片计算机到FFH/DS接收模块、信号调理网络、FFH/DS发射模块、噪声源及干扰模块的桥接工作，负责双向的数据及指令的交互。
其中，所述刀片计算机用于根据用户输入的配置参数通过所述PCIe背板向信号调理网络、FFH/DS发射模块、FFH/DS接收模块，以及噪声源及干扰模块下达指令；接收FFH/DS接收模块通过所述PCIe背板上传的所述FFH/DS接收模块接收的信号；
刀片计算机上运行一套完备的上位机软件，可根据用户需求在上位机软件上设置***中FFH/DS的信号参数、信号衰减和噪声增益、干扰参数三方面内容。上位机配置的FFH/DS的信号参数主要包括信号扩频比、符号速率和跳频图案，配置结果将传输至FFH/DS发射模块和FFH/DS接收模块。上位机配置的信号衰减和噪声增益将传输至信号调理网络，用于调整***整体信噪比。上位机配置的干扰参数包括干扰类型、干扰带宽、干扰功率，传输至噪声源及干扰源模块，用于测试不同干扰情况下的性能。
此外，刀片计算机还提供人机交互界面，监测整个信号处理组合的工作状态，并可根据用户接收数据计算和显示信号传输过程中的误码率和丢帧率。
所述噪声源及干扰模块用于根据所述指令中的第一控制指令产生相应波形的干扰和噪声，并将所述噪声发送给所述信号调理网络，将所述干扰发送给所述多通道合路器；
所述FFH/DS发射模块用于根据所述指令中的第二控制指令产生相应波形的信号，并将所述信号发送给所述信号调理网络；
噪声源及干扰源模块负责模拟和产生无线信道中对信号叠加的高斯白噪声及干扰。实际使用中为适应跳频信号的带宽，必须产生宽带噪声。噪声源可以选用NC1128B，其可直接产生10Mhz～10Ghz，功率谱密度为-100dBm/Hz的噪声，且体积小巧便于在机箱设备中集成。
干扰源需要根据用户设置的干扰参数实时生成干扰信号。为适应干扰测试的全面性，干扰源可采用与上述FFH/DS发射模块相同的硬件方案。对于窄带干扰，由于干扰带宽较窄，可直接在FPGA内部产生多bit位宽伪随机基带数据，经过AD9172数模转换电路直接产生干扰，并对其进行滤波放大后输出。由于干扰源利用窄带产生宽带的需要，可以将噪声源及干扰源模块与信号产生模块进行同步，通过跟踪频点干扰模拟固定频点的宽带干扰。
不失一般性，以各频点跳频信号无交叉且覆盖整个跳频带宽为例：固定干扰40％带宽条件可近似为干扰40％的跳频频点。N为跳频频点数目，则跳频频点的集合为Ω＝{fk|k＝1，2..N}。选择被干扰频点编号组成的集合为Φ，则card(Φ)＝Int(0.4N)，Int表示向下取整。使干扰源基带跳频本振与信号发射模块基带跳频本振同步起跳，并且干扰源只在Ω的子集{fk|k∈Φ}时才输出干扰，则整个跳频过程中被干扰的频点满足总频点40％的要求。
所述FFH/DS接收模块用于根据指令中的第三控制指令接收的信号进行处理，并将处理后的所述信号通过所述PCIe背板传输至所述刀片计算机；
所述信号调理网络用于根据所述指令中的第四控制指令对所述信号进行衰减控制，对所述噪声进行增益控制，并将处理后的所述信号和噪声发送至所述多通道合路器；
信号处理组合中各组成部分之间的连接关系为：电源模块通过电源线缆与信号处理组合相连；刀片计算机通过PCIe背板与FFH/DS接收模块、信号调理网络、FFH/DS发射模块、噪声源及干扰模块相连；FFH/DS发射模块通过同轴线缆及接插件与信号调理网络中的发射通道相连；噪声源及干扰源模的噪声输出通过同轴线缆及接插件与信号调理网络中的噪声通道相连，输出的干扰通过同轴线缆及接插件与多通道合路器相连；信号调理网络产生的发送时钟通过同轴线缆与FFH/DS发射模块相连，产生的接收时钟通过同轴电缆与FFH/DS接收模块相连，其信号发射通道接收FFH/DS发射模块传输的发送信号进行滤波、衰减输出至多通道合路器，其噪声通道接收噪声源及干扰模块产生宽带噪声经过放大、滤波、衰减输出至多通道合路器。FFH/DS接收模块接收多通道合路输出。
其中，所述FFH/DS发射模块包括FPGA域和DA域；所述FFH/DS发射模块具体用于在所述FPGA域内根据当前跳频频点选择输出的频段通道；在所述DA域内并行对多个所述频段通道进行内插和上变频后，对多个所述频段通道通过合路后转化到模拟域进行输出；每个所述频段通道对应整个跳频带宽中的一个跳频频段；
如图2所示，FFH/DS发射模块的核心器件包括FPGA和DAC。其中FPGA选型可采用XC6VLX240T，总LUT资源数为150720，总registers资源数为301440，总IOBs资源为600，可支持单频段内基带的多路并行产生。DAC可采用高速DA芯片AD9172，该芯片可支持最高12.6Ghz采样率模数转换，并可进行多路并行NCO混频。FPGA与DAC之间通过高速串行总线JESD204B进行连接。
FFH/DS发射模块与FFH/DS接收模块为本实施例实现功能的关键模块。为实现大带宽低复杂度的信号处理，FFH/DS发射模块和FFH/DS接收模块均采用频域分段架构，实施思路为预先将整个跳频频段分为N段，N为大于1的整数。将数据的内插与抽取放在FPGA以外执行。在FPGA域由于每个时刻只选择N个频段中的一个进行输出，相当于将发射带宽减小为总带宽的1/N，并行接收路数将减小为原先全带宽情况下的1/N，减小了FPGA的资源消耗。
所述FFH/DS接收模块包括FPGA域和AD域；所述FFH/DS接收模块具体用于在所述AD域内并行对多个所述频段通道进行下变频后抽取滤波，在所述FPGA域内对多个所述频段通道中的信号进行并行捕获和处理。
由于预先分N个频段进行了抽取，每个频段抽取为原数据速率的1/N，实际进入FPGA域的总数据速率将会降低为全带宽采样情况下的1/N，减小了FPGA资源消耗。在对接收的信号进行处理时只需根据接收信号的频段编号计算原先频点，即可完成多路并行同步。
本实施例中的FFH/DS发射模块和FFH/DS接收模块均采用频域分段架构，预先将整个跳频频段分为多个频段，减少信号处理芯片处理资源，并可适用于对FFH/DS***的并行、快速、相干的同步，从而实现大带宽条件下相干FFH/DS信号的处理；该***可方便实现对相干FFH/DS***的现低信噪比条件和高干信比条件测试。
在上述实施例的基础上，本实施例中所述信号调理网络包括信号发射通道和噪声通道；所述噪声源及干扰模块用于将所述噪声源及干扰模块输出的噪声发送给所述噪声通道；所述FFH/DS发射模块用于将所述FFH/DS发射模块输出的信号发送给所述信号发射通道。
具体地，信号调理网络的主要功能是调整噪声通道和信号发射通道的增益或衰减调配信噪比与干信比，并且给FFH/DS发射模块和FFH/DS接收模块输出时钟。本实施例中时钟产生可采用晶振和锁相环结构。为实现高干信比和低信噪比条件测试，本实施例中在发射通道设置固定放大器和可调衰减器，在信号发射通道只设置可调衰减器。
设FFH/DS发射模块输出功率为PSig_In，噪声源及干扰源模块噪声输出功率为PNoise_In，噪声源及干扰源模块干扰输出功率为PJamming，信号调理网络中的信号发射通道输出PSig_Out，信号调理网络噪声通道输出PNoise_Out，测试需求信噪比为Es/n0，测试需求干信比为JSR，扩频增益为GFH/DS＝GDS*GFH，噪声通道固定放大为GN。噪声通道与信号发射通道衰减器配置值TNoise和TSig按照下面算法进行计算：
PSig_out＝PJamming-JSR
PSig_Out＝PNoise_Out-GFH/DS+Es/n0
PNoise_Out＝PNoise_In+GN-TNoise
PSig_Out＝PSig_In-TSig
联立上面公式可得：
TSig＝PSig_In-PJamming+JSR
TNoise＝PNoise_In+GN-GFH/DS+Es/n0-PJamming+JSR
在上述实施例的基础上，本实施例中所述噪声源及干扰模块用于根据所述指令中的第一控制指令配置第一参数，以根据所述第一参数产生相应波形的干扰和噪声；其中，所述第一参数包括干扰类型、干扰带宽和干扰功率；所述FFH/DS发射模块用于根据所述指令中的第二控制指令配置第二参数，以根据所述第二参数产生相应波形的信号；其中，所述第二参数包括发送速率、帧长和跳频图案；所述FFH/DS接收模块用于根据所述指令中的第三控制指令配置第三参数，以根据所述第三参数对接收的信号进行处理；其中，所述第三参数包括速率、帧长和跳频图案。
在上述实施例的基础上，本实施例中所述信号调理网络还用于根据所述PCIe背板传输的频点控制指令产生三路时钟，将所述两路时钟中一路时钟输出至所述FFH/DS接收模块，一路时钟输出至所述FFH/DS发射模块，一路时钟输出至所述噪声源及干扰模块。
在上述各实施例的基础上，本实施例中当所述FFH/DS发射模块为BPSK调制***时，所述跳频带宽中跳频频段划分的区间通过以下公式获取：
其中，Γi为第i区间，i为区间编号，fc为所述跳频带宽的中心频率，B为信号带宽。例如，i∈1，2，3。
在上述各实施例的基础上，本实施例中所述FFH/DS发射模块具体用于在所述DA域中的NCO处实现正交上变频，多路所述NCO的起始相位一致；任一所述NCO处的频点为：
其中，
为第j路所述NCO处的频点，fc为所述跳频带宽的中心频率，B为信号带宽。例如，j∈1，2，3。
在上述各实施例的基础上，本实施例中任一发射的频点被映射的区间为：
其中，mk为第k跳的频点被映射的区间，fk为第k跳的频点，fc为所述跳频带宽的中心频率，B为信号带宽；所述FFH/DS发射模块的FPGA发射端根据mk选择输入频段。
本实施例中FPGA发端每个时刻只需要产生B/3带宽的基带信号波形，而其它带内数据置零，根据mk选择输入频段。
在上述各实施例的基础上，本实施例中根据奈奎斯特采样定理，所述FFH/DS发射模块的FPGA发射端的工作时钟和DA域的采样率满足如下条件：
foA≥(2fc+B)，
其中，fsys为FPGA发射端的工作时钟，fDA为所述DA域的采样率，fc为所述跳频带宽的中心频率，B为信号带宽。前面一个条件为基带约束，后面一个条件为中频约束。
考虑到对输出信号的镜像进行滤波，fDA应取尽量大。为方便说明起见，这里取fsys＝B/(3P)，P为FPGA域内的并行路数，fDA＝2(2fc+B)，则每个所述频段通道的内插倍数为：
M＝6(2fc+B)/B；
所述FFH/DS发射模块的FPGA域内第k跳信号为：
其中，ST为所述第k跳的信号，c为直扩调制后的基带信号波形，θk为所述第k跳的起始相位，fk为第k跳的频点，mk为第k跳的频点被映射的区间，
为第j个区间中所述NCO处的频点，t为时间。
在上述各实施例的基础上，本实施例中所述FFH/DS接收模块与所述FFH/DS发射模块的结构对称；所述FFH/DS接收模块中的频段通道与所述FFH/DS发射模块中的频段通道数量相同；所述FFH/DS接收模块中跳频频段划分的区间与所述FFH/DS发射模块中的跳频频段划分的区间相同；所述FFH/DS接收模块中NCO的设置与所述FFH/DS发射模块中NCO的设置相同。
具体地，如图3所示，FFH/DS接收模块与所述FFH/DS发射模块的结构对称，在本实施例中跳频频段分为三段，但不限于三段。划分依据同FH/DS发送模块Γi，NCO设置同FH/DS发送模块中的
由于在接收端频段被分为三段下变频，每段带宽为B/3，与FFH/DS发射模块相同，即每个频段在AD域做滤波抽取为总采样率的1/3，进入FPGA域数据为并行三通道数据，每个通道数据相对于原采样率大大减少，更利于FPGA内部的并行处理。
在上述各实施例的基础上，如图4所示，本实施例中所述FFH/DS接收模块包括多路解跳模块、捕获模块、单路解跳模块、频段计算及选通模块、帧同步模块、解调模块和译码判决模块；其中，所述多路解跳模块用于并行接收多个频段通道的信号，并对各所述频段通道内的信号进行独立的下变频、抽取和滤波后输出；
本实施例中的多路解跳为稀疏频点多路解跳，是指捕获阶段数据跳频点并不遍历整个跳频图案，而只在各段频段内选择均匀分布的固定频点。不失一般性，捕获阶段发收频点选择为集合：
在三个频段内分别以Ψ中频点为中心进行8路解跳，并滤波抽取至2倍码片速率(Chips Rate)进入捕获模块。由于前面已经进行过频段划分，这里的抽取率降低为全带宽输入***的1/3，滤波器的相对带宽可以设置为全带宽相同模式下的3倍，减小了滤波器阶数。
所述捕获模块用于根据所述FFH/DS接收模块配置的跳频图案将所述多路解跳模块输出的多路信号进行合并，并根据输出的多路信号的时延参数和频偏参数估计所述信号的频偏和时延；
捕获模块接收前面滤波抽取输出的2倍码片速率数据，通过收发两端已知的跳频图案先验信息，将8路数据进行合并，并进行时延及频偏参数搜索，得到频偏估计的初始值和输入数据相对本地的时延粗估计结果，并将结果传输给后端的单路解调/抽取/滤波模块，完成跳频图案同步。
所述单路解跳模块用于接收捕获输出的信号的频偏和时延估计结果，据其调整本地的起跳时间，并补偿本地的下变频的频偏，同时将起跳信息传给频段计算及选通模块；
所述频段计算及选通模块用于根据所述单路解跳模块输出的起跳信息和所述跳频图案计算接收的信号所在的频段，根据所述频段为接收的信号选择频段通道；计算方法同FFH/DS发射模块中的选取区间mk。信号经过单路解跳、滤波和抽取后传输至帧同步模块和解调模块。
所述帧同步模块用于对接收的信号的帧头同步头进行捕获，并根据预先获取的帧头序列对接收的信号进行频偏和时延搜索，以及信号相位估计，根据所述频偏和时延的搜索结果进行所述频偏和时延的估计，将估计结果反馈至所述单路解跳模块，以供所述单路解跳模块调整各跳产生载波的频率和解调窗口；
所述解调模块用于接收所述单路解跳模块输出的信号，并根据所述帧同步模块的时延的搜索结果和信号相位估计的结果对所述信号进行补偿；
解调模块采用开环结构，采取数据分组解调形式。解调模块同时还完成后续的频偏跟踪及时延跟踪功能，并将时延跟踪结果和频偏跟踪结果以解跳窗口调整形式反馈至前端的单路解跳模块，频偏跟踪结果直接用于补偿下一组数据。对解调模块补偿后的结果进行单符号内能量累积得到解调符号，解调符号采用与译码判决反馈结合的形式进行相干累积可得到本组信号相位残余的跟踪量，用于下一组数据初相的补偿。
所述译码判决模块用于对所述解调模块输出的解调结果进行译码，获取判决后的符号，并将所述判决后的符号反馈至所述解调模块，以供信号相位跟踪时去调制。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种相干FFH/DS混合扩频***，其特征在于，包括多通道合路器和信号处理组合；
所述多通道合路器用于将所述信号处理组合输出的干扰、噪声和信号进行合路后输出至所述信号处理组合的接收信号输入端口；
所述信号处理组合包括FFH/DS接收模块、信号调理网络、FFH/DS发射模块、噪声源及干扰模块、PCIe背板和刀片计算机；
其中，所述刀片计算机用于根据用户输入的配置参数通过所述PCIe背板向信号调理网络、FFH/DS发射模块、FFH/DS接收模块，以及噪声源及干扰模块下达指令；接收FFH/DS接收模块通过所述PCIe背板上传的所述FFH/DS接收模块接收的信号；
所述噪声源及干扰模块用于根据所述指令中的第一控制指令产生相应波形的干扰和噪声，并将所述噪声发送给所述信号调理网络，将所述干扰发送给所述多通道合路器；
所述FFH/DS发射模块用于根据所述指令中的第二控制指令产生相应波形的信号，并将所述信号发送给所述信号调理网络；
所述FFH/DS接收模块用于根据指令中的第三控制指令接收的信号进行处理，并将处理后的所述信号通过所述PCIe背板传输至所述刀片计算机；
所述信号调理网络用于根据所述指令中的第四控制指令对所述信号进行衰减控制，对所述噪声进行增益控制，并将处理后的所述信号和噪声发送至所述多通道合路器；
其中，所述FFH/DS发射模块包括FPGA域和DA域；
所述FFH/DS发射模块具体用于在所述FPGA域内根据当前跳频频点选择输出的频段通道；在所述DA域内并行对多个所述频段通道进行内插和上变频后，对多个所述频段通道通过合路后转化到模拟域进行输出；每个所述频段通道对应整个跳频带宽中的一个跳频频段；
所述FFH/DS接收模块包括FPGA域和AD域；
所述FFH/DS接收模块具体用于在所述AD域内并行对多个所述频段通道进行下变频后抽取滤波，在所述FPGA域内对多个所述频段通道中的信号进行并行捕获和处理。
2.根据权利要求1所述的相干FFH/DS混合扩频***，其特征在于，所述信号调理网络包括信号发射通道和噪声通道；
所述噪声源及干扰模块用于将所述噪声源及干扰模块输出的噪声发送给所述噪声通道；
所述FFH/DS发射模块用于将所述FFH/DS发射模块输出的信号发送给所述信号发射通道。
3.根据权利要求1所述的相干FFH/DS混合扩频***，其特征在于，所述噪声源及干扰模块用于根据所述指令中的第一控制指令配置第一参数，以根据所述第一参数产生相应波形的干扰和噪声；其中，所述第一参数包括干扰类型、干扰带宽和干扰功率；
所述FFH/DS发射模块用于根据所述指令中的第二控制指令配置第二参数，以根据所述第二参数产生相应波形的信号；其中，所述第二参数包括发送速率、帧长和跳频图案；
所述FFH/DS接收模块用于根据所述指令中的第三控制指令配置第三参数，以根据所述第三参数对接收的信号进行处理；其中，所述第三参数包括速率、帧长和跳频图案。
4.根据权利要求1所述的相干FFH/DS混合扩频***，其特征在于，所述信号调理网络还用于根据所述PCIe背板传输的频点控制指令产生三路时钟，将所述三路时钟中一路时钟输出至所述FFH/DS接收模块，一路时钟输出至所述FFH/DS发射模块，一路时钟输出至所述噪声源及干扰模块。
5.根据权利要求1-4任一所述的相干FFH/DS混合扩频***，其特征在于，当所述FFH/DS发射模块为BPSK调制***时，所述跳频带宽中跳频频段划分的区间通过以下公式获取：
其中，Γi为第i区间，i为区间编号，fc为跳频带宽的中心频率，B为信号带宽，i∈[1,2,3]。
6.根据权利要求1-4任一所述的相干FFH/DS混合扩频***，其特征在于，所述FFH/DS发射模块具体用于在所述DA域中的NCO处实现正交上变频，多路所述NCO的起始相位一致；
任一所述NCO处的频点为：
其中，
为第j路所述NCO处的频点，fc为所述跳频带宽的中心频率，B为信号带宽，j∈[1,2,3]。
7.根据权利要求1-4任一所述的相干FFH/DS混合扩频***，其特征在于，任一发射的频点被映射的区间为：
其中，mk为第k跳的频点被映射的区间，fk为第k跳的频点，fc为跳频带宽的中心频率，B为信号带宽；
所述FFH/DS发射模块的FPGA发射端根据mk选择输入频段。
8.根据权利要求1-4任一所述的相干FFH/DS混合扩频***，其特征在于，所述FFH/DS发射模块的FPGA发射端的工作时钟和DA域的采样率满足如下条件：
fDA≥(2fc+B)，
其中，fsys为FPGA发射端的工作时钟，fDA为所述DA域的采样率，fc为跳频带宽的中心频率，B为信号带宽，fsys＝B/(3P)，P为FPGA域内的并行路数，fDA＝2(2fc+B)，则每个所述频段通道的内插倍数为：
M＝6(2fc+B)/B；
所述FFH/DS发射模块的FPGA域内第k跳信号为：
其中，ST为第k跳的信号，c为直扩调制后的基带信号波形，θk为第k跳的起始相位，fk为第k跳的频点，mk为第k跳的频点被映射的区间，
为第j个区间中NCO处的频点，t为时间。
9.根据权利要求1-4任一所述的相干FFH/DS混合扩频***，其特征在于，所述FFH/DS接收模块与所述FFH/DS发射模块的结构对称；
所述FFH/DS接收模块中的频段通道与所述FFH/DS发射模块中的频段通道数量相同；
所述FFH/DS接收模块中跳频频段划分的区间与所述FFH/DS发射模块中的跳频频段划分的区间相同；
所述FFH/DS接收模块中NCO的设置与所述FFH/DS发射模块中NCO的设置相同。
10.根据权利要求1-4任一所述的相干FFH/DS混合扩频***，其特征在于，所述FFH/DS接收模块包括疏频点多路解跳模块、捕获模块、单路解跳模块、频段计算及选通模块、帧同步模块、解调模块和译码判决模块；
其中，所述多路解跳模块用于并行接收多个频段通道的信号，并对各所述频段通道内的信号进行独立的下变频、抽取和滤波后输出；
所述捕获模块用于根据所述FFH/DS接收模块配置的跳频图案将所述多路解跳模块输出的多路信号进行合并，并根据输出的多路信号的时延参数和频偏参数估计所述信号的频偏和时延；
所述单路解跳模块用于根据所述信号的频偏和时延调整本地的起跳时间，并补偿本地的下变频的频偏；
所述频段计算及选通模块用于根据所述单路解跳模块输出的起跳信息和跳频图案计算接收的信号所在的频段，根据所述频段为接收的信号选择频段通道；
所述帧同步模块用于对接收的信号的帧同步头进行捕获，并根据预先获取的帧头序列对接收的信号进行频偏和时延搜索，以及信号相位估计，根据所述频偏和时延的搜索结果进行所述频偏和时延的估计，将估计结果反馈至所述单路解跳模块，以供所述单路解跳模块调整各跳产生载波的频率和解调窗口；
所述解调模块用于接收所述单路解跳模块输出的信号，并根据所述帧同步模块的时延的搜索结果和信号相位估计的结果对所述信号进行补偿；
所述译码判决模块用于对所述解调模块输出的解调结果进行译码，获取判决后的符号，并将所述判决后的符号反馈至所述解调模块，以供所述解调模块根据所述判决后的符号对接收符去调制。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010219599.3A CN111585606B (zh) | 2020-03-25 | 2020-03-25 | 相干ffh/ds混合扩频*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010219599.3A CN111585606B (zh) | 2020-03-25 | 2020-03-25 | 相干ffh/ds混合扩频*** |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111585606A true CN111585606A (zh) | 2020-08-25 |
| CN111585606B CN111585606B (zh) | 2021-03-26 |
Family
ID=72113423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010219599.3A Active CN111585606B (zh) | 2020-03-25 | 2020-03-25 | 相干ffh/ds混合扩频*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111585606B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112039627A (zh) * | 2020-09-07 | 2020-12-04 | 中电科仪器仪表有限公司 | 一种通信信号快速跟踪干扰方法 |
| CN114499582A (zh) * | 2021-12-30 | 2022-05-13 | 中国人民解放军陆军工程大学 | 非同步差分跳频的通信方法及装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030161385A1 (en) * | 2001-01-17 | 2003-08-28 | Chao-Ming Chang | Linear interference suppression detection |
| CN104270169A (zh) * | 2014-10-21 | 2015-01-07 | 中国航空无线电电子研究所 | 一种适用于航空自组网多通道自适应跳频处理方法及*** |
| CN106291106A (zh) * | 2015-05-20 | 2017-01-04 | 北京理工大学 | 多通道幅相测试*** |
| CN109617570A (zh) * | 2018-12-25 | 2019-04-12 | 西安空间无线电技术研究所 | 一种无数据辅助的宽带跳频直扩信号全数字同步方法 |
-
2020
- 2020-03-25 CN CN202010219599.3A patent/CN111585606B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030161385A1 (en) * | 2001-01-17 | 2003-08-28 | Chao-Ming Chang | Linear interference suppression detection |
| CN104270169A (zh) * | 2014-10-21 | 2015-01-07 | 中国航空无线电电子研究所 | 一种适用于航空自组网多通道自适应跳频处理方法及*** |
| CN106291106A (zh) * | 2015-05-20 | 2017-01-04 | 北京理工大学 | 多通道幅相测试*** |
| CN109617570A (zh) * | 2018-12-25 | 2019-04-12 | 西安空间无线电技术研究所 | 一种无数据辅助的宽带跳频直扩信号全数字同步方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112039627A (zh) * | 2020-09-07 | 2020-12-04 | 中电科仪器仪表有限公司 | 一种通信信号快速跟踪干扰方法 |
| CN114499582A (zh) * | 2021-12-30 | 2022-05-13 | 中国人民解放军陆军工程大学 | 非同步差分跳频的通信方法及装置 |
| CN114499582B (zh) * | 2021-12-30 | 2024-02-13 | 中国人民解放军陆军工程大学 | 非同步差分跳频的通信方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111585606B (zh) | 2021-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101056130B (zh) | 在无线接收机中进行信号处理的方法和*** | |
| CN101262467B (zh) | 数字基带跳频调制***实现方法及实现装置 | |
| US10291458B2 (en) | Methods and devices for transmission/reception of data for hybrid carrier modulation MIMO system | |
| CN111585606B (zh) | 相干ffh/ds混合扩频*** | |
| JP2008048460A (ja) | 複数のアンテナを有する送受信局 | |
| KR20060117167A (ko) | 다중안테나 시스템의 멀티캐리어 무선 전송방법 | |
| CN109714142B (zh) | 一种正交时分复用传输方法及*** | |
| CN112994744B (zh) | 一种增强通信能力的双模通信方法及装置 | |
| CN112290994B (zh) | 航天地面测控站全数字资源池*** | |
| CN102055495B (zh) | 一种基于高速总线和gpu的多维混合扩频***及方法 | |
| CN100362752C (zh) | 低复杂度超宽带射频前端的实现方法及装置 | |
| CN114073012B (zh) | 互调干扰信号的重构方法和装置 | |
| JPH10107771A (ja) | スペクトラム拡散通信方式 | |
| KrishneGowda et al. | 100 Gbps and beyond: Hardware in the Loop experiments with PSSS modulation using 230 GHz RF frontend | |
| Coutinho et al. | Towards the flexible and efficient implementation of the 5G-NR RAN physical layer | |
| BR112015011642B1 (pt) | Estação base distribuída, método para retorno de sinal, e dispositivo de processamento de frequência de rádio e dispositivo de processamento de banda base da estação base distribuída | |
| US20080274732A1 (en) | Digital Radiocommunication Method and System, Particulary for Mobile Ground Stations | |
| CN212413151U (zh) | 面向高速跳频通信的欠采样装置 | |
| CN110677365B (zh) | 任意带宽比载波叠加的对消方法、数字解调方法与装置 | |
| CN111464228A (zh) | 一种基于星载dbf的多通道vdes收发预处理*** | |
| JP4677610B2 (ja) | デジタル信号処理による構内無線分散中継システム | |
| JP2014520492A (ja) | 多入力多出力信号伝送方法及び多入力多出力信号伝送装置 | |
| CN116317959A (zh) | 一种上变频器及其控制方法 | |
| CN212231430U (zh) | 中频信号处理装置及通信*** | |
| CN108574497B (zh) | 带有线性化技术的宽带发射方法、装置和*** |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |