CN111554651A - 表面安装半导体器件及其制造方法 - Google Patents

表面安装半导体器件及其制造方法 Download PDF

Info

Publication number
CN111554651A
CN111554651A CN202010084999.8A CN202010084999A CN111554651A CN 111554651 A CN111554651 A CN 111554651A CN 202010084999 A CN202010084999 A CN 202010084999A CN 111554651 A CN111554651 A CN 111554651A
Authority
CN
China
Prior art keywords
major surface
semiconductor device
leadframe
contact terminal
semiconductor die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010084999.8A
Other languages
English (en)
Inventor
高晓婷
拉马林甘·韦格尼斯沃瑞
洪·梅尔文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anshi Co ltd
Original Assignee
Anshi Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anshi Co ltd filed Critical Anshi Co ltd
Publication of CN111554651A publication Critical patent/CN111554651A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本公开涉及一种半导体器件及其制造方法，所述半导体器件包括：半导体管芯，其中所述半导体管芯包括其上布置有第一接触端子的第一主表面和其上布置有第二接触端子的相对的第二主表面；具有相对的第一主表面和第二主表面的第一引线框架，其中第一主表面固定地附接到所述半导体管芯的所述第一接触端子；具有相对的第一主表面和第二主表面的第二引线框架，其中第一主表面固定地附接到所述半导体管芯的所述第二接触端子；以及其中第一引线框架包括从其第一主表面延伸到与第二引线框架的第二主表面基本共面的平面的一体形成的外部接触部分。

Description

表面安装半导体器件及其制造方法
技术领域
本公开涉及表面安装半导体器件以及制造表面安装半导体器件的方法。特别地，本公开涉及无引线表面安装半导体器件及相关联的制造方法。
背景技术
半导体器件能够直接安装或放置在诸如印刷电路板(PCB)的载体的表面上。这样的半导体器件是已知的表面安装器件(SMD)。使用SMD允许提高通过使用自动贴装技术生产形成在PCB上的完整电子电路的速度，从而减少了PCB安装的电子电路的制造时间。
SMD可以各种封装形式(例如无引线双平面无引线(DFN)、四扁平无引线(QFN)封装等)排列。QFN和DFN封装由于占位面积小和封装高度小而通常用于分立器件。例如，在这种无引线封装形式包含功率半导体管芯的情况下，半导体管芯的散热是防止管芯过热的重要设计考虑。诸如瞬态电压抑制(TVS)保护器件的器件用于保护集成电路(IC)免受电过载。在使用中，这些器件连接在外部输入端和IC的输入端之间，并且可以操作以将不想要的电流排到地面或其他轨道(rail)，以使任何内部提供的IC保护不过载以及损坏。
由保护器件内的电流引起的热量会限制器件的稳健性。保护器件内的温度取决于诸如耗散功率、器件的热容量和器件的热阻的因素。
可以使用所谓的Dual CoolTM器件封装形式，该形式通过暴露在器件封装顶侧和底侧的散热器来向半导体管芯提供底侧和顶侧冷却。
然而，存在许多设计和制造挑战以实现热量暴露。最值得注意的是精确控制将半导体管芯附着到各个散热器的粘合粘结。如果沿粘结长度的粘结厚度(称为粘结层厚度)有任何变化，这将导致散热器相对于其上安装有散热器的半导体管芯倾斜。在半导体管芯的模制期间，倾斜的散热器会导致模制化合物溢料，这至少部分覆盖散热器的本应暴露的部分。这样可以减少管芯的散热。
发明内容
各种示例实施例涉及诸如上述和/或其他问题的问题，这些问题从下面的公开中可以明显看出，其涉及改进组装工艺以实现具有顶侧和底侧暴露的散热器的半导体器件。
在特定示例实施例中，本公开的方面涉及半导体器件，该半导体器件包括附接到半导体管芯的相应的顶侧和底侧上的接触端子的顶侧和底侧暴露的散热器。
根据实施例，提供了一种半导体器件，包括：半导体管芯，其中所述半导体管芯包括其上布置有第一接触端子的第一主表面和其上布置有第二接触端子的相对的第二主表面；具有相对的第一主表面和第二主表面的第一引线框架，其中第一主表面固定地附接到所述半导体管芯的所述第一接触端子；具有相对的第一主表面和第二主表面的第二引线框架，其中第一主表面固定地附接到所述半导体管芯的所述第二接触端子；以及其中第一引线框架包括从其第一主表面延伸到与第二引线框架的第二主表面基本共面的平面的一体形成的外部接触部分。
根据另一个实施例，提供了一种制造半导体器件的方法。该方法包括：提供半导体管芯，其中所述半导体管芯包括其上布置有第一接触端子的第一主表面和其上布置有第二接触端子的相对的第二主表面；提供具有相对的第一主表面和第二相对主表面的第一引线框架，其中第一主表面固定地附接到半导体管芯的第一接触端子；提供具有相对的第一主表面和第二主表面的第二引线框架，其中第一主表面固定地附接到半导体管芯的第二接触端子；其中，第一引线框架包括从其第一主表面延伸到与第二引线框架的第二主表面基本共面的平面的一体形成的外部接触部分。
半导体器件可以包括模具材料，其被构造和布置为封装半导体管芯。
所述第一引线框架和所述第二引线框架可以分别为第一散热器和第二散热器，其被构造和布置为使得通过模具材料在所述半导体器件的相应的第一主表面和第二主表面处暴露相应的第二主表面。
所述第一引线框架的第二主表面可以与所述模具材料在所述半导体器件的第一主表面处基本共面。
所述第一引线框架的一体形成的外部接触部分可以沿着侧壁的从所述半导体器件的第一主表面到所述第二主表面的长度延伸。
所述第二引线框架包括一体形成的外部接触部分，其可以部分地沿着侧壁的从所述半导体器件的第二主表面朝向所述第一主表面的长度延伸。
所述一体形成的外部接触部分被布置为接触部分，所述接触部分被构造和布置为固定地安装到载体表面。
所述第一引线框架的所述外部接触部分的长度可以大于第二引线框架的所述外部接触部分的长度。第一引线框架和第二引线框架中的每个的横截面可以为大致L形。
可以在所述第一接触端子与所述第一引线框架的所述第一主表面之间布置第一导电粘合剂层；以及可以在第二接触端子和第二引线框架的第一主表面之间布置第二导电粘合剂层。
所述第一导电粘合剂层的厚度可以在所述第一接触端子与所述第一引线框架的所述第一主表面之间的接触区域上是一致的，并且所述第二导电粘合剂层的厚度可以在第二接触端子与第二引线框架的第一主表面之间的接触区域上是一致的。
附图说明
为了可以详细地理解本公开的特征的方式，参考实施例进行了更具体的描述，其中一些在附图中示出。但是，应当注意，附图仅示出了典型的实施例，因此不应认为是对其范围的限制。这些附图是为了促进对本公开的理解，因此不一定按比例绘制。结合附图阅读本说明书时，所要求保护的主题的优点对于本领域技术人员将变得显而易见，在附图中，相同的附图标记用于表示相同的元件，并且其中：
图1示出了根据一个实施例的半导体器件的横截面；
图2a示出了根据一个实施例的封装的半导体器件的第一侧的立体图；
图2b示出了根据一个实施例的封装的半导体器件的第二侧的立体图；以及
图3a至图3i示出了根据实施例的用于制造封装的半导体管芯的示例工艺步骤。
具体实施方式
图1示出了根据一个实施例的无引线半导体器件100的横截面。
半导体器件100包括半导体管芯102。第一接触端子104设置在半导体管芯102的第一主表面上，第二接触端子106设置在半导体管芯102的与第一主表面相对的第二主表面上。
半导体管芯102的第一接触端子104被固定并电附接至第一引线框架108，并且半导体管芯102的第二接触端子被固定并电附接至第二引线框架110。半导体管芯102的第一接触端子104和第二接触端子106通过导电粘合剂112附接到相应的第一引线框架108和第二引线框架110，以在接触端子104与引线框架108的交界处以及接触端子106与引线框架110的交界处形成粘合剂粘结层。这样，第一引线框架108和第二引线框架110为半导体管芯102提供机械支撑，同时还与第一接触端子104和第二接触端子106进行电连接。
第一引线框架108和第二引线框架110被布置为导电散热器，并且可以由金属材料形成，例如，它们可以包括诸如铜的导电金属。
第一引线框架108包括用于将半导体管芯102的第一接触端子104电和机械地附接到其上(如上所述)的平面半导体管芯附接部分116。这样，半导体管芯附接部分116沿基本平行于包含半导体管芯102的第一接触端子104的平面延伸。
第一引线框架108还包括与管芯附接部分116一体形成的外部连接部分118。外部连接部分118远离管芯附接部分116延伸。外部连接部分118可以在沿与管芯附接部分116基本正交的方向上延伸。如图1所示，外部连接部分118从管芯附接部分116向下延伸经过半导体管芯102。
同样，第二引线框架110包括用于将半导体管芯102的第二接触端子106电和机械地附接到其上的半导体管芯附接部分120。这样，半导体管芯附接部分120沿基本平行于包含半导体管芯102的第二接触端子106的平面延伸。
第二引线框架110还包括与管芯附接部分120一体形成的外部连接部分122。外部连接部分122远离管芯附接部分120延伸。外部连接部分122可以在与管芯附接部分120基本正交的方向上延伸。如图1所示，外部连接部分122从芯片附接部分120向上延伸到半导体芯片102的一侧。
第一引线框架108的电连接部分118在从管芯附接部分116延伸时厚度t相当于第二引线框架110的管芯附接部分120的厚度、管芯102的厚度、以及在半导体管芯102的各个接触端子104、106处的组合的粘合剂粘结层的厚度。以这种方式，可以看到第一引线框架的横截面为L形。
第二引线框架110的电连接部分122在从管芯附着部分116延伸时厚度小于第一引线框架108的电连接部分118的厚度t。与第一引线框架108相似，也可以看到第二引线框架110的横截面为L形。
第一引线框架108被构造为将电流传导至半导体管芯102和第一引线框架108的电连接部分118/从半导体管芯102和第一引线框架108的电连接部分118传导电流。电连接部分118还被构造为使得其可以表面安装在载体(例如印刷电路板(未示出))的电触点上。在这方面，电连接部分118包括底部接触表面124和侧面接触表面126。底部接触表面124和侧面接触表面126被构造为使得它们可焊接到载体的电触点上。当半导体器件100被焊接或胶粘到载体时，焊料/胶接点弯月面可以从载体的相应电触点向上延伸到接触表面126。焊料/胶接点还将在载体的电触点上方在底部接触表面124的区域上延伸。
同样地，第二引线框架110还被构造为将电流传导至半导体管芯102/从半导体管芯102传导电流。第二引线框架110的电连接部分122还包括底部接触表面128和侧面接触表面130。底部接触表面128和侧面接触表面130被构造为使得它们可以以与第一引线框架108的底部接触表面124和侧面接触表面126相同的方式焊接到载体的电触点。
根据实施例，在接触端子104、106附接到相应的第一引线框架108和第二引线框架110之后，模具材料(或封装)114被布置为封装半导体管芯102。
上述布置允许通过例如自动光学检查(AOI)来可视化检查根据实施例的连接无引线半导体器件的电连接部分118、122的焊点，以检查焊料回流处理后的焊点覆盖率。
第一引线框架108的接触表面124布置成与第二引线框架110的接触表面128基本共面。此外，第一引线框架108的接触表面124和第二引线框架108的接触表面128在其各自的表面区域上是平坦的。而且，通过精确地分配导电粘合剂112(例如通过模版印刷)防止半导体管芯102相对于第一引线框架108和第二引线框架110倾斜。
如图1以及图2a和图2b所示，模具材料(或封装)114部分地在无引线半导体器件100的顶部和底部主表面上方延伸。图2a示出了模具材料114部分地覆盖并且包括半导体器件100的顶部主表面的一部分。顶部主表面的其余部分包括第一引线框架108的管芯附接部分116的暴露的上表面。管芯附接部分116的暴露的表面与半导体管芯附接到的一侧相反。同样地，图2b示出了模具材料114部分覆盖并且包括半导体器件100的底部主表面的一部分。底部主表面的其余部分包括第二引线框架110的管芯附接部分120的暴露的下表面。管芯附接部分120的暴露表面与半导体管芯附接到的一侧相反。第一引线框架108和第二引线框架110的暴露表面的这种布置改进了在操作期间半导体管芯102中产生的热量的散热，同时还允许半导体器件100与载体的电连接。通过例如将第二引线框架的底部接触表面128和侧面接触表面130焊接到载体上的对应连接，将半导体器件100固定地安装并连接到载体。同样，第一引线框架的底部接触表面124和侧面接触表面126可以固定地连接到载体上的相应连接。如图1所示，第二引线框架的侧面接触表面130部分地在半导体器件的侧壁上向上延伸。这可以在图2a中看到，其未示出对应于第二引线框架的侧面接触表面130的底部表面接触。
通过模具材料暴露的布置管芯附接部分116、120提供了改善的散热，同时将在相应的第一引线框架和第二引线框架的管芯附接部分连接到半导体管芯102的相应的接触端子104、106的粘合剂粘结层的区域上的粘结层厚度保持一致。
图3a至图3i示出了根据一个实施例的半导体器件的制造方法的示例性工艺步骤。该方法可以允许制造多个器件。
在第一步骤中，如图3a所示，该方法包括提供布置成矩阵的多个连接的第二引线框架110。第二引线框架110的尺寸被适当的设置用于将半导体管芯安装在其上。如图3b所示，然后在第二引线框架110上提供合适的导电管芯附接材料112。导电管芯附接材料112可以是焊料或导电粘合剂，并且可以通过例如模板印刷分配在第二引线框架110上。导电管芯附接材料112允许将半导体管芯102的第二接触端子106电和机械连接到第二引线框架110。如图3c所示，然后将半导体管芯放置在布置在第二引线框架110上的导电管芯附接材料112上。
在将半导体管芯102放置在第二引线框架110上之后，通过例如模版印刷在半导体管芯102的第一接触端子104上提供另一导电管芯附接材料112，如图3d所示。另一导电管芯附接材料112可以与以上关于图3c讨论的管芯附接步骤中使用的材料相同，并且可以使用类似的方法印刷。
在如参考图3c所讨论的分配导电管芯附接材料112之后，如图3e所示将第一引线框架108安装在半导体管芯上。然后将如图3e中组装的装置放置在夹具壳(未示出)中。夹具壳可以包括接触第一引线框架108的顶部部分和接触第二引线框架110的底部部分。***或定位销可以布置在顶部夹具或底部夹具上，并在第一引线框架108和第二引线框架110上具有相应的孔，以用于容纳布置在顶部或底部夹具上的定位销。这样可以将夹具固定在适当的位置，以防止引线框架、夹具的顶部部分和底部部分在回流过程中倾斜。夹紧过程还有助于保持上述的粘结层厚度一致。夹紧过程可能适用于本体粘结技术。
至此形成的装置然后可以进行焊料回流，以将引线框架108、110电和机械连接至半导体管芯102的相应接触端子104、106。在导电管芯附接材料112是粘合剂的情况下，回流过程可以是粘合剂固化过程。与第二引线框架110的布置一样，第一引线框架108也可以布置为矩阵。第一引线框架108的尺寸被适当的设置用于安装到半导体管芯102。
然后该过程在图3f处继续，其中该布置在填充半导体管芯102周围的基板周围的空间的密封剂114中进行密封(或模制)。该密封过程可以是任何合适的过程，例如具有膜辅助模制(FAM，film assisted moulding)的模具映射，但是它会得到如上针对图1所述的引线框架的裸露表面。
在封装过程之后，矩阵布置进行沿着器件的侧壁的第一系列切割(由线xx表示)，以暴露第一引线框架108的侧面接触表面126和第二引线框架110的侧面接触表面130。在图3h中，对侧面接触表面126、130的这种暴露允许电镀接触表面。
在电镀之后，矩阵布置进行与第一系列切割正交的第二系列切割，以将根据实施例的半导体器件100单个化(singulate)，并因此实现如图1、2a和2b所示的单个器件。
基于以上公开，本领域技术人员将看到，根据实施例的半导体器件在器件的两侧上均提供了暴露的散热器部分，同时还允许焊接至诸如PCB的载体，在该载体中，可以从器件的侧面看到焊点。
在所附的独立权利要求中陈述了本发明的特定和优选方面。来自从属权利要求和/或独立权利要求的特征的组合可以适当地组合，而不仅仅如权利要求中所述。
本公开的范围包括显式地或隐式地在其中公开的任何新颖的特征或特征的组合、或其任何概括，而不管它是否与要求保护的发明有关或减轻了本发明所解决的任何或所有问题。申请人特此通知，在起诉本申请或由本申请得出的任何进一步申请的过程中，可以对这些特征提出新的权利要求。特别地，参考所附权利要求，可以将从属权利要求的特征与独立权利要求的特征组合，并且可以以任何适当的方式而不是仅以权利要求中列举的特定组合的方式将各个独立权利要求的特征组合。
在单独的实施例的上下文中描述的特征也可以在单个实施例中组合提供。相反，为简洁起见，在单个实施例的上下文中描述的各种特征也可以单独地或以任何合适的子组合来提供。
术语“包括”不排除其他元件或步骤，术语“一个(a、an)”不排除多个。权利要求中的附图标记不应解释为限制权利要求的范围。

Claims (15)

1.一种半导体器件，包括：
半导体管芯，其中所述半导体管芯包括第一主表面和相对的第二主表面，所述第一主表面上布置有第一接触端子，所述第二主表面上布置有第二接触端子；
第一引线框架，其具有相对的第一主表面和第二主表面，其中所述第一主表面固定地附接到所述半导体管芯的所述第一接触端子；
第二引线框架，其具有相对的第一主表面和第二主表面，其中所述第一主表面固定地附接到所述半导体管芯的所述第二接触端子；并且
其中，所述第一引线框架包括从其第一主表面延伸到与所述第二引线框架的第二主表面实质上共面的平面的一体形成的外部接触部分。
2.根据权利要求1所述的半导体器件，还包括模具材料，其被构造和布置为封装所述半导体管芯。
3.根据权利要求1或2所述的半导体器件，其中，所述第一引线框架和所述第二引线框架分别为第一散热器和第二散热器，其被构造和布置为使得通过模具材料在所述半导体器件的相应的第一主表面和第二主表面处暴露相应的第二主表面。
4.根据权利要求1至3中任一项所述的半导体器件，其中，所述第一引线框架的第二主表面与模具材料在所述半导体器件的第一主表面处实质上共面。
5.根据权利要求1至3中任一项所述的半导体器件，其中，所述第二引线框架的第二主表面与模具材料在所述半导体器件的第二主表面处实质上共面。
6.根据任一前述权利要求所述的半导体器件，其中，所述第一引线框架的一体形成的外部接触部分沿着侧壁的从所述半导体器件的第一主表面到所述第二主表面的长度延伸。
7.根据任一前述权利要求所述的半导体器件，其中，所述第二引线框架包括一体形成的外部接触部分，其部分地沿着侧壁的从所述半导体器件的第二主表面朝向所述第一主表面的长度延伸。
8.根据权利要求6或7所述的半导体器件，其中，所述一体形成的外部接触部分被布置为接触部分，所述接触部分被构造和布置为固定地安装到载体表面。
9.根据任一前述权利要求所述的半导体器件，其中，所述第一引线框架的所述外部接触部分的长度大于所述第二引线框架的所述外部接触部分的长度。
10.根据任一前述权利要求所述的半导体器件，其中，所述第一引线框架和所述第二引线框架的横截面实质上为L形。
11.根据任一前述权利要求所述的半导体器件，还包括：第一导电粘合剂层，其设置在所述第一接触端子与所述第一引线框架的第一主表面之间；以及第二导电粘合剂层，其设置在所述第二接触端子和所述第二引线框架的第一主表面之间。
12.根据权利要求11所述的半导体器件，其中，所述第一导电粘合剂层的厚度在所述第一接触端子与所述第一引线框架的第一主表面之间的接触区域上是一致的，并且所述第二导电粘合剂层的厚度在所述第二接触端子与所述第二引线框架的第一主表面之间的接触区域上是一致的。
13.一种制造半导体器件的方法，所述方法包括：
提供半导体管芯，其中所述半导体管芯包括第一主表面和相对的第二主表面，所述第一主表面上布置有第一接触端子，所述第二主表面上布置有第二接触端子；
提供第一引线框架，所述第一引线框架具有相对的第一主表面和第二主表面，其中所述第一主表面固定地附接到所述半导体管芯的所述第一接触端子；
提供第二引线框架，所述第二引线框架具有相对的第一主表面和第二主表面，其中所述第一主表面固定地附接到所述半导体管芯的所述第二接触端子；
其中，所述第一引线框架包括从其第一主表面延伸到与所述第二引线框架的第二主表面实质上共面的平面的一体形成的外部接触部分。
14.根据权利要求13所述的方法，其中，所述第一引线框架和所述第二引线框架分别为第一散热器和第二散热器，其被设置为使得通过模具材料在所述半导体器件的相应的第一主表面和第二主表面处暴露相应的第二主表面。
15.根据权利要求13或14所述的方法，其中，所述第一引线框架的第二主表面被设置为与模具材料在所述半导体器件的第一主表面处实质上共面。
CN202010084999.8A 2019-02-11 2020-02-10 表面安装半导体器件及其制造方法 Pending CN111554651A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19156433.5A EP3693992A1 (en) 2019-02-11 2019-02-11 Surface mount semiconductor device and method of manufacture
EP19156433.5 2019-02-11

Publications (1)

Publication Number Publication Date
CN111554651A true CN111554651A (zh) 2020-08-18

Family

ID=65411759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010084999.8A Pending CN111554651A (zh) 2019-02-11 2020-02-10 表面安装半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US11233003B2 (zh)
EP (1) EP3693992A1 (zh)
CN (1) CN111554651A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060131734A1 (en) * 2004-12-17 2006-06-22 Texas Instruments Incorporated Multi lead frame power package
US7495323B2 (en) * 2006-08-30 2009-02-24 Semiconductor Components Industries, L.L.C. Semiconductor package structure having multiple heat dissipation paths and method of manufacture
JP2015144216A (ja) * 2014-01-31 2015-08-06 株式会社東芝 半導体装置及びその製造方法
US9508625B2 (en) * 2014-04-01 2016-11-29 Infineon Technologies Ag Semiconductor die package with multiple mounting configurations

Also Published As

Publication number Publication date
US20200258829A1 (en) 2020-08-13
EP3693992A1 (en) 2020-08-12
US11233003B2 (en) 2022-01-25

Similar Documents

Publication Publication Date Title
US8513059B2 (en) Pre-molded clip structure
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
US5198964A (en) Packaged semiconductor device and electronic device module including same
US9418919B2 (en) Leadless chip carrier having improved mountability
US20030006055A1 (en) Semiconductor package for fixed surface mounting
US9029995B2 (en) Semiconductor device and method of manufacturing the same
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
US9153529B2 (en) Pre-soldered leadless package
US20120241934A1 (en) Semiconductor apparatus and method for manufacturing the same
US7498195B2 (en) Multi-chip semiconductor connector assembly method
TWI452662B (zh) 雙邊冷卻整合電源裝置封裝與模組及製造方法
US20230123782A1 (en) Method of manufacture for a cascode semiconductor device
CN112151476A (zh) 半导体器件组件
CN111554651A (zh) 表面安装半导体器件及其制造方法
US11227820B2 (en) Through hole side wettable flank
JPH0870082A (ja) 半導体集積回路装置およびその製造方法ならびにリードフレーム
US20230028579A1 (en) Semiconductor device and a method of manufacturing of a semiconductor device
US20230027138A1 (en) Power module
CN115692356A (zh) 半导体器件和制造半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination