CN111554633B - 导电层图案化的方法及导电结构 - Google Patents
导电层图案化的方法及导电结构 Download PDFInfo
- Publication number
- CN111554633B CN111554633B CN202010429311.5A CN202010429311A CN111554633B CN 111554633 B CN111554633 B CN 111554633B CN 202010429311 A CN202010429311 A CN 202010429311A CN 111554633 B CN111554633 B CN 111554633B
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- hydrophilic
- conductive film
- conductive
- pss
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Electric Cables (AREA)
Abstract
本发明一方面提供一种导电层图案化的方法。该方法包括:于一基材的表面形成导电层,所述导电层的接触角大于等于50度小于等于90度;于所述导电层远离所述基材的表面上形成图案化的光阻层;以及利用水性蚀刻液蚀刻所述导电层,以去除所述导电层未被所述图案化的光阻层覆盖的部分,进而得到图案化的导电层。本发明另一方面还提供一种导电结构。
Description
技术领域
本发明涉及湿蚀刻领域,尤其涉及一种导电层图案化的方法及导电结构。
背景技术
目前,采用湿蚀刻图案化导电层时,存在水性蚀刻液会快速渗透在光阻层与导电层之间的界面的现象,造成光阻层易剥落以及蚀刻宽度变大的问题。另,在制作细线且宽线距(例如,线宽和线距各为100μm)时这个问题会更严重,使得湿蚀刻的线宽及线间距无法细小化。
发明内容
本发明一方面提供一种导电层图案化的方法,其包括以下步骤:
于一基材的表面形成导电层,所述导电层的接触角大于等于50度小于等于90度;
于所述导电层远离所述基材的表面上形成图案化的光阻层;以及
利用水性蚀刻液蚀刻所述导电层,以去除所述导电层未被所述图案化的光阻层覆盖的部分,进而得到图案化的导电层。
本发明另一方面提供一种导电结构,其包括基材以及位于所述基材上的图案化的导电层,所述图案化的导电层的接触角大于等于50度小于等于90度。
该导电层图案化的方法、该导电结构中,导电层的接触角大于等于50度小于等于90度,即导电层的表面的亲水性较差,降低了水性蚀刻液在图案化的光阻层和亲水性导电膜的介面的渗透速度,避免了导电层侧蚀的现象,进而降低了侧蚀造成的图案化的光阻层的剥落的风险及蚀刻宽度变大的风险,有利于提高湿蚀刻的精度。
附图说明
图1为本发明一实施例提供的导电层图案化的方法的流程图。
图2为本发明一实施例提供的导电层图案化的方法的步骤S1的示意图。
图3为本发明一实施例提供的导电层图案化的方法的步骤S2的示意图。
图4为本发明一实施例提供的导电层图案化的方法的步骤S3的示意图。
图5为本发明一实施例提供的导电层图案化的方法的步骤S4的示意图。
图6为本发明另一实施例提供的导电层图案化的方法的步骤S4的示意图。
图7为本发明一实施例提供的导电结构的平面图。
主要元件符号说明
基材 | 10 |
导电层 | 20 |
亲水性导电膜 | 22 |
弱亲水性导电膜 | 24 |
图案化的光阻层 | 30 |
水性蚀刻液 | 40 |
图案化的导电层 | 50 |
导电结构 | 100 |
触控电极 | 42 |
触控驱动电极 | 422 |
触控感应电极 | 424 |
第一方向 | X |
第二方向 | Y |
走线 | 44 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
图1为本发明一实施例提供的导电层图案化的方法的流程图。该方法包括以下步骤。
S1:于一基材10的表面形成导电层20。所述导电层20的接触角大于等于50°小于等于90°。接触角是指在气、液、固三相交点处作气-液界面的切线,此切线在液体一方的与固-液交界线之间的夹角。接触角是润湿程度的量度,接触角越小,液体越容易润湿固体,固体的表面的亲水性越好,反之,接触角越大,液体不容易润湿固体,固体的表面的疏水性越好。步骤S1中,导电层20的接触角大于等于50°,即导电层20的表面的亲水性较差。
于一实施例中,基材10的材质可以为玻璃、聚酰亚胺(Polyimide,PI)、聚对苯二甲酸乙二醇酯(polyethylene terephthalate,PET)或聚碳酸酯(Polycarbonate,PC)等。
于一实施例中,如图2所示,步骤S1包括于所述基材10的表面形成亲水性导电膜22及于所述亲水性导电膜22远离所述基材10的表面形成弱亲水性导电膜24。所述弱亲水性导电膜24的接触角大于等于50°小于等于90°。
通过在亲水性导电膜22上形成弱亲水性导电膜24,可降低后续湿蚀刻步骤中水性蚀刻液40在图案化的光阻层30和亲水性导电膜22之间的渗透速度,利于提高湿蚀刻的精度。
于一实施例中,亲水性导电膜22和弱亲水性导电膜24的材质均为聚3,4-乙烯二氧噻吩(poly(3,4-ethylenedioxythiophene),PEDOT)与聚苯磺酸乙烯(poly(styrenesulfonate),PSS)的复合材料(简写为PEDOT:PSS)。其中,PEDOT:PSS具有导电率高、透明度高,可用于制作透明的电极或透明的引线等。另,PEDOT具有疏水性,PSS具有亲水性,可通过调整PEDOT:PSS导电膜中PEDOT和PSS的质量比,降低PEDOT:PSS导电膜的亲水能力。
于一实施例中,定义所述亲水性导电膜22中PSS与PEDOT的质量比为R1,定义所述弱亲水性导电膜24中PSS与PEDOT的质量比为R2,R2小于R1。即,弱亲水性导电膜24的材质为PSS质量比相对较低的PEDOT:PSS导电膜组成,弱亲水性导电膜24中PSS与PEDOT质量比R2小于亲水性导电膜22中PSS与PEDOT的质量比R1。通过降低弱亲水性导电膜24中的具亲水性的PSS所占的质量比,使得该弱亲水性导电膜24的接触角介于50度至90度,降低了弱亲水性导电膜24的亲水性,进而降低了水性蚀刻液40在图案化的光阻层30和亲水性导电膜22之间的渗透速度。
于一实施例中,亲水性导电膜22中PSS与PEDOT的质量比R1的范围为10≤R1≤100,弱亲水性导电膜24中PSS与PEDOT质量比R2的范围为1≤R2≤9.9。于一实施例中,亲水性导电膜22的厚度为0.5μm至2μm,弱亲水性导电膜24的厚度为1nm至100nm。如此,一方面,弱亲水性导电膜24的厚度不会过薄,有利于降低后续湿蚀刻步骤中水性蚀刻液40在图案化的光阻层30和亲水性导电膜22之间的渗透速度,利于提高湿蚀刻的精度;另一方面,弱亲水性导电膜24的厚度又不会过厚,可保持蚀刻形成的导电线路具有良好的导电性。
S2:于所述导电层20远离所述基材10的表面上形成图案化的光阻层30。
如图3所示,所述图案化的光阻层30形成于所述弱亲水性导电膜24远离所述基材10的表面。
于一实施例中,步骤S2可以包括以下步骤:于所述导电层20上形成一光阻层(图未示),采用一掩膜(图未示)对所述光阻层进行曝光、显影,进而获得所述图案化的光阻层30。
于一实施例中,导电层20用于图案化后形成多个触控电极42(如图7所示)及连接触控电极42的走线44(如图7所示),则该掩膜预设有该多个触控电极42的图案及该走线44的图案。
S3:利用水性蚀刻液40蚀刻所述导电层20,以去除所述导电层20未被所述图案化的光阻层30覆盖的部分,进而得到图案化的导电层50。
如图4所示,S3步骤中,水性蚀刻液40渗透到从图案化的光阻层30裸露出的导电层20中。其中,由于弱亲水性导电膜24的设置,可降低水性蚀刻液40在图案化的光阻层30和亲水性导电膜22的介面的渗透速度。如此,避免了水性蚀刻液40快速渗透到图案化的光阻层30下方,造成的导电层20侧蚀的现象,进而避免侧蚀造成的图案化的光阻层30剥落及蚀刻宽度变大的风险,有利于达到光阻精准细线宽的湿蚀刻的目的。
于一实施例中,步骤S3还包括去除所述图案化的光阻层30的步骤。
于另一实施例中,如图6所示,步骤S1中形成的导电层20为单层的。该单层的导电层20为弱亲水性。
于一实施例中,该单层的导电层20为PEDOT与PSS的复合材料,可通过降低PEDOT与PSS的复合材料中亲水性的PSS的质量比,以降低导电层20的亲水能力。例如,定义所述导电层20中PSS与PEDOT的质量比为R3,其中R3的范围为1≤R3≤9.9,通过调整R3的范围,使得导电层20的接触角在50度至90度之间,进而改善蚀刻过程中,水性蚀刻液40在图案化的光阻层30和导电层20之间的渗透速度。
于一实施例中,该单层的导电层20为PEDOT、PSS及疏水性高分子材料的复合材料。可通过在降低导电层20中亲水性的PSS的质量比或在PEDOT:PSS中添加疏水性高分子材料,降低导电层20的亲水能力。例如,定义该单层的导电层20中PEDOT:PSS:疏水性高分子材料的质量比为1:Z1:Z2,则Z1的范围为1≤Z1≤9.9,Z2的范围为0<Z2≤1。通过调整Z1、Z2的范围,使得该导电层20的接触角介于50度至90度,进而降低水性蚀刻液40在导电层20中的渗透速度,改善水性蚀刻液40的侧流问题。
于一实施例中,所述疏水性高分子材料可以为,但不限于,聚苯乙烯(Polystyrene)、聚乙烯(Polyethylene)、聚乙炔(Polyacetylene)或十六烷基三甲基溴化铵(Cetyltrimethylammoniumbromide,CTAB)等。
如图7所示,本发明实施例还提供一种导电结构100。该导电结构100包括基材10及位于所述基材10上的图案化的导电层50。所述图案化的导电层50可采用上述的方法形成。
于一实施例中,步骤S1形成导电层20包括亲水性导电膜22和弱亲水性导电膜24,则步骤S3中,图案化的导电层50为亲水性导电膜22和弱亲水性导电膜24经蚀刻后得到的叠层。
于另一实施例中,步骤S1形成导电层20为单层的,该单层的导电层20为弱亲水性,则步骤S3中,图案化的导电层50为该弱亲水性的导电层20经蚀刻后得到的单层。
于一实施例中,所述图案化的导电层50包括多个触控电极42及电性连接所述触控电极42的走线44。触控电极42包括多个触控驱动电极422及多个触控感应电极424。触控驱动电极422及电性连接触控驱动电极422的走线44可通过上述导电层图案化的方法经一次曝光、一次显影制备得到。触控感应电极424及电性连接触控感应电极424的走线44可通过上述导电层图案化的方法经一次曝光、一次显影制备得到。触控驱动电极422、触控驱动电极422、及走线44也可分别采用上述的导电层图案化的方法制备得到。
如图7所示,多个触控驱动电极422沿第一方向X排布成多行,沿第二方向Y排布成多列。每一行内的多个触控驱动电极422依次电性连接形成一个触控驱动电极422串,每一列内的多个触控驱动电极422彼此电性绝缘。所述第一方向X与所述第二方向Y交叉。所述多个触控感应电极424沿第一方向X排布成多行,沿第二方向Y排布成多列,每一列内的多个触控感应电极424依次电性连接形成一个触控感应电极424串,每一行内的多个触控感应电极424彼此电性绝缘。
于另一实施例中,所述触控驱动电极422与触控感应电极424也可为其它形状与结构,例如,所述多个触控驱动电极422可以为沿第一方向X延伸、且沿第二方向Y排布彼此隔离的矩形条状,所述多个触控感应电极424可以为沿第一方向X延伸、且沿第二方向Y排布彼此隔离的矩形条状。
于一实施例中,每一走线44电性连接一个触控驱动电极422串或一个触控感应电极424串。多条走线44电性连接触控电极42后可绑定至一电路板。多个触控驱动电极422与多个触控感应电极424形成互容式的触控感应结构。当触控发生时,对应于触摸点附近的触控驱动电极422和触控感应电极424之间的电容耦合将会受到影响,导致与互容相关的感应信号(例如电压值)发生变化,进而可计算出每一个触摸点的坐标。
导电结构100中,由于图案化的导电层50采用上述的方法制备,使得形成的走线44具有细间距细线宽。
以上实施方式仅用以说明本发明的技术方案而非限制,尽管参照较佳实施方式对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或等同替换,而不脱离本发明技术方案的精神和范围。
Claims (6)
1.一种导电层图案化的方法,其特征在于,包括以下步骤:
于一基材的表面形成导电层,所述导电层包括一亲水性导电膜及一弱亲水性导电膜;
于所述基材的表面形成所述亲水性导电膜及于所述亲水性导电膜远离所述基材的表面形成弱亲水性导电膜;
所述弱亲水性导电膜的接触角大于等于50度小于等于90度;
于所述导电层远离所述基材的表面上形成图案化的光阻层;
所述图案化的光阻层形成于所述弱亲水性导电膜远离所述基材的表面;以及
利用水性蚀刻液蚀刻所述导电层,以去除所述导电层未被所述图案化的光阻层覆盖的部分,进而得到图案化的导电层。
2.如权利要求1所述的导电层图案化的方法,其特征在于,所述亲水性导电膜和所述弱亲水性导电膜的材质均为聚3,4-乙烯二氧噻吩(PEDOT)与聚苯磺酸乙烯(PSS)的复合材料;
定义所述亲水性导电膜中PSS与PEDOT的质量比为R1,定义所述弱亲水性导电膜中PSS与PEDOT的质量比为R2,所述R2小于所述R1。
3.如权利要求2所述的导电层图案化的方法,其特征在于,所述R1的范围为10≤R1≤100,所述R2的范围为1≤R2≤9.9。
4.如权利要求1所述的导电层图案化的方法,其特征在于,所述导电层的材质为PEDOT与PSS的复合材料,所述导电层中PSS与PEDOT的质量比为R3,所述R3的范围为1≤R3≤9.9。
5.如权利要求1所述的导电层图案化的方法,其特征在于,所述导电层为PEDOT、PSS及疏水性高分子材料的复合材料,所述导电层中PEDOT、PSS及疏水性高分子材料的质量比为1:Z1:Z2,所述Z1的范围为1≤Z1≤9.9,所述Z2的范围为0<Z2≤1。
6.如权利要求5所述的导电层图案化的方法,其特征在于,所述疏水性高分子材料为聚苯乙烯、聚乙烯、聚乙炔或十六烷基三甲基溴化铵。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010429311.5A CN111554633B (zh) | 2020-05-20 | 2020-05-20 | 导电层图案化的方法及导电结构 |
TW109117747A TWI762934B (zh) | 2020-05-20 | 2020-05-27 | 導電層圖案化的方法及導電結構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010429311.5A CN111554633B (zh) | 2020-05-20 | 2020-05-20 | 导电层图案化的方法及导电结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111554633A CN111554633A (zh) | 2020-08-18 |
CN111554633B true CN111554633B (zh) | 2022-09-20 |
Family
ID=72004954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010429311.5A Active CN111554633B (zh) | 2020-05-20 | 2020-05-20 | 导电层图案化的方法及导电结构 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN111554633B (zh) |
TW (1) | TWI762934B (zh) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03261143A (ja) * | 1990-03-12 | 1991-11-21 | Fujitsu Ltd | 半導体装置の製造方法 |
JP3974023B2 (ja) * | 2002-06-27 | 2007-09-12 | 富士通株式会社 | 半導体装置の製造方法 |
US8198810B2 (en) * | 2008-12-31 | 2012-06-12 | Samsung Sdi Co., Ltd. | Method of manufacturing electromagnetic interference (EMI) shielding filter for plasma display panel and EMI shielding filter for plasma display panel using the same |
TWI381303B (zh) * | 2010-02-09 | 2013-01-01 | Oji Paper Co | 導電性積層體及使用其之觸控面板 |
JP2012204022A (ja) * | 2011-03-23 | 2012-10-22 | Panasonic Corp | 透明導電膜、透明導電膜付き基材、及びそれを用いた有機エレクトロルミネッセンス素子 |
JP5265822B1 (ja) * | 2011-07-28 | 2013-08-14 | パナソニック株式会社 | 表面改質半導体及びその製造方法並びに粒子配置方法 |
US9447504B1 (en) * | 2015-09-28 | 2016-09-20 | Xerox Corporation | Method of etching using inkjet printing |
KR20190010119A (ko) * | 2017-07-21 | 2019-01-30 | 에스케이씨하이테크앤마케팅(주) | 전도성 코팅액 조성물 및 이로부터 제조된 전도층을 포함하는 플렉서블 디스플레이용 투명 전도성 필름 |
-
2020
- 2020-05-20 CN CN202010429311.5A patent/CN111554633B/zh active Active
- 2020-05-27 TW TW109117747A patent/TWI762934B/zh active
Also Published As
Publication number | Publication date |
---|---|
CN111554633A (zh) | 2020-08-18 |
TW202145257A (zh) | 2021-12-01 |
TWI762934B (zh) | 2022-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2465022B1 (en) | Capacitive touch panels | |
CN102308365B (zh) | 导电图形及其制造方法 | |
JP2022140738A (ja) | タッチスクリーンセンサ | |
DE102017106125A1 (de) | Organisches lichtemittierendes Anzeigefeld und Verfahren zu dessen Herstellung | |
US9229555B2 (en) | Touch screen panel and method of manufacturing the same | |
CN101692193B (zh) | 电容式触摸屏的制造方法 | |
CN104854542B (zh) | 导电膜,制造该导电膜的方法以及包含该导电膜的显示设备 | |
CN102479702B (zh) | 薄膜晶体管阵列面板制造方法 | |
CN111554633B (zh) | 导电层图案化的方法及导电结构 | |
CN109741881B (zh) | 一种石墨烯柔性电极及其制备方法 | |
EP3276454B1 (en) | Conductive bridging method, bridging structure, touch panel, and touch display device | |
JP5090625B2 (ja) | 半導体デバイスを形成する方法およびシステム | |
JP4928762B2 (ja) | 貫通孔を有する厚膜の製造方法、及び貫通孔を有する厚膜 | |
CN104465390B (zh) | 纵向晶体管及其制造方法 | |
CN201548941U (zh) | 新型电容式触摸屏 | |
TWI650047B (zh) | 導線結構及其製造方法 | |
CN106502040B (zh) | 用于化学铣削工艺制作镀金铜带微连接线的光刻掩膜版 | |
CN117156689B (zh) | 具有压敏功能单元的柔性线路板及其制作方法 | |
CN101413918A (zh) | 大长径比电极阵列及其制造方法 | |
CN101506665A (zh) | 导电性接触件组件 | |
CN114168016B (zh) | 触控显示面板及显示装置 | |
CN112269496A (zh) | 触控薄膜及其制备方法 | |
CN213767940U (zh) | 用于精细电路印刷的*** | |
KR101924056B1 (ko) | 오프셋 인쇄용 클리쉐 및 이의 제조방법 | |
CN109920907B (zh) | 压电传感器、触控显示装置及制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |