CN111552562B - 面向异构服务器的重构配置方法及装置 - Google Patents
面向异构服务器的重构配置方法及装置 Download PDFInfo
- Publication number
- CN111552562B CN111552562B CN202010286556.7A CN202010286556A CN111552562B CN 111552562 B CN111552562 B CN 111552562B CN 202010286556 A CN202010286556 A CN 202010286556A CN 111552562 B CN111552562 B CN 111552562B
- Authority
- CN
- China
- Prior art keywords
- reconfiguration
- information
- configuration
- bit
- enabling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
- G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Stored Programmes (AREA)
Abstract
本发明提供了一种面向异构服务器的重构配置方法及装置，该方法包括：获取硬件配置信息以及应用需求信息，通过分析对比硬件配置信息以及应用需求信息，确定硬件配置信息与应用需求信息之间的信息匹配情况；根据信息匹配情况生成重构配置信息；根据重构配置信息对异构服务器进行重构配置。本发明能够实现异构服务器中各硬件的配置重构，解决了现有技术中不能根据应用需求对异构服务器计算组件进行重构配置的问题。
Description
技术领域
本发明涉及异构服务器领域，尤其涉及一种面向异构服务器的重构配置方法及装置。
背景技术
人工智能、大数据应用普遍具备四个特点：数据量大、数据种类繁多、实时性要求高以及数据可信度要求高。这些大容量、高速度、多类型的数据处理对计算、存储架构和***建模都提出了新的挑战。传统的CPU(Central Processing Unit，中央处理器)+GPU(graphics processing unit，图形处理器)异构计算模式存在能耗高、成本高等问题。集成FPGA(Field Programmable Gate Array，现场可编程门阵列)、GPU等异构计算组件的异构服务器可以充分利用异构计算组件的计算、能效、成本优势，能够根据不同应用最优化整合异构计算组件，使得不同计算组件的性能优势得到良好发挥，提高整个***的计算效能。目前已研究出CPU+GPU型异构服务器和CPU+FPGA型异构服务器，但是现有技术无法根据应用需求对异构服务器的计算组件进行重构配置，或仅仅依赖FPGA本身进行重构配置，无法根据应用需求对PCIe switch(peripheral component interconnect express switch，总线和接口标准交叉开关)、CPU、FPGA等不同计算组件的进行重构配置。
发明内容
本发明实施例提供一种面向异构服务器的重构配置方法及装置，用以解决现有技术中不能根据应用需求对异构服务器计算组件进行重构配置的问题。
本发明实施例提供一种面向异构服务器的重构配置方法，该方法包括：
获取硬件配置信息以及应用需求信息，通过分析对比所述硬件配置信息以及所述应用需求信息，确定所述硬件配置信息与所述应用需求信息之间的信息匹配情况；
根据所述信息匹配情况生成重构配置信息；
根据所述重构配置信息对异构服务器进行重构配置。
可选的，所述应用需求信息，至少包括以下几种信息之一：
应用所需的PCIe switch端口配置、应用所需的CPU和PCIe switch的连接拓扑、以及应用所需的FPGA中配置的比特流。
可选的，所述硬件配置信息，至少包括以下几种信息之一：
异构服务器当前的PCIe switch端口配置、异构服务器当前的CPU和PCIe switch的连接拓扑、以及异构服务器的FPGA当前配置的比特流。
可选的，根据所述信息匹配情况生成重构配置信息，包括：
当存在与所述硬件配置信息不匹配的所述应用需求信息时，将所述重构配置信息中的总使能位进行使能，否则，不将所述重构配置信息中的总使能位进行使能。
可选的，根据所述重构配置信息对异构服务器进行重构配置，包括：
读取所述总使能位，当获知所述总使能位处于使能状态时，对异构服务器进行重构配置。
可选的，根据所述信息匹配情况生成重构配置信息，包括：
当所述硬件配置信息与所述应用需求信息不匹配的信息为PCIe switch端口配置时，将所述重构配置信息中的端口重构使能位使能，将应用所需的所述PCIe switch端口配置对应编码写入所述重构配置信息中的端口重构信息配置位；
当所述硬件配置信息与所述应用需求信息不匹配的信息为CPU和PCIe switch的连接拓扑时，将所述重构配置信息中的互联重构使能位使能，将应用所需的所述CPU和PCIeswitch的连接拓扑对应编码写入所述重构配置信息中的互联重构信息配置位；
当所述硬件配置信息与所述应用需求信息不匹配的信息为FPGA配置的比特流时，将所述重构配置信息中的动态重构使能位使能，将所述应用所需的FPGA配置的比特流对应编码写入所述重构配置信息中的动态重构信息配置位。
可选的，所述根据所述重构配置信息对异构服务器进行重构配置，包括：
读取所述端口重构使能位，当获知所述端口重构使能位处于使能状态时，读取所述端口重构信息配置位，根据所述端口重构信息配置位中写有的编码对应的PCIe switch端口配置对异构服务器的PCIe switch端口进行重构配置；
读取所述互联重构使能位，当获知所述互联重构使能位处于使能状态时，读取所述互联重构信息配置位，根据所述互联重构信息配置位中写有的编码对应的CPU和PCIeswitch的连接拓扑对异构服务器的CPU和PCIe switch进行重构配置；
读取所述动态重构使能位，当获知所述动态重构使能位处于使能状态时，读取所述动态重构信息配置位，根据所述动态重构信息配置位中写有的编码从预存的多个比特流中查找该编码对应的比特流，根据查找到的所述比特流对异构服务器的FPGA进行重构配置
本发明实施例提供一种面向异构服务器的重构配置装置，所述装置包括：主控节点以及重构配置节点；
所述主控节点，用于获取硬件配置信息以及应用需求信息，通过分析对比所述硬件配置信息以及所述应用需求信息，确定所述硬件配置信息与所述应用需求信息之间的信息匹配情况；
所述主控节点，还用于根据所述信息匹配情况生成重构配置信息；
所述重构配置节点，用于根据所述重构配置信息对异构服务器进行重构配置。
可选的，所述应用需求信息，至少包括以下几种信息之一：
应用所需的PCIe switch端口配置、应用所需的CPU和PCIe switch的连接拓扑、以及应用所需的FPGA中配置的比特流。
可选的，所述硬件配置信息，至少包括以下几种信息之一：
异构服务器当前的PCIe switch端口配置、异构服务器当前的CPU和PCIe switch的连接拓扑、以及异构服务器的FPGA当前配置的比特流。
可选的，所述主控节点进一步用于：
当存在与所述硬件配置信息不匹配的所述应用需求信息时，将所述重构配置信息中的总使能位进行使能。
可选的，所述重构配置节点进一步用于：
读取所述总使能位，当获知所述总使能位处于使能状态时，对异构服务器进行重构配置。
可选的，所述主控节点进一步用于：
当所述硬件配置信息与所述应用需求信息不匹配的信息为PCIe switch端口配置时，将所述重构配置信息中的端口重构使能位使能，将应用所需的所述PCIe switch端口配置对应编码写入所述重构配置信息中的端口重构信息配置位；
当所述硬件配置信息与所述应用需求信息不匹配的信息为CPU和PCIe switch的连接拓扑时，将所述重构配置信息中的互联重构使能位使能，将应用所需的所述CPU和PCIeswitch的连接拓扑对应编码写入所述重构配置信息中的互联重构信息配置位；
当所述硬件配置信息与所述应用需求信息不匹配的信息为FPGA配置的比特流时，将所述重构配置信息中的动态重构使能位使能，将所述应用所需的FPGA配置的比特流对应编码写入所述重构配置信息中的动态重构信息配置位。
可选的，所述装置还包括：存储节点；
所述存储节点，用于预存多个带有编号的所述比特流；
所述重构配置节点进一步用于：
读取所述端口重构使能位，当获知所述端口重构使能位处于使能状态时，读取所述端口重构信息配置位，根据所述端口重构信息配置位中写有的编码对应的PCIe switch端口配置对异构服务器的PCIe switch端口进行重构配置；
读取所述互联重构使能位，当获知所述互联重构使能位处于使能状态时，读取所述互联重构信息配置位，根据所述互联重构信息配置位中写有的编码对应的CPU和PCIeswitch的连接拓扑对异构服务器的CPU和PCIe switch进行重构配置；
读取所述动态重构使能位，当获知所述动态重构使能位处于使能状态时，读取所述动态重构信息配置位，根据所述动态重构信息配置位中写有的编码从存储节点预存的多个比特流中查找该编码对应的比特流，根据查找到的所述比特流对异构服务器的FPGA进行重构配置。
采用本发明实施例，根据硬件配置信息以及应用需求信息生成与应用相对应的硬件资源配置需求信息，基于硬件资源配置需求信息对重构配置信息进行编码，根据完成编码后的重构配置信息对异构服务器中与重构配置信息对应的硬件进行相应的重构配置，实现异构服务器中各硬件的配置重构，可以充分满足应用对不同计算组件互联带宽、功耗以及计算性能的需要，有效提升异构服务器的能效和业务适应能力。
附图说明
图1是本发明实施例提供的一种当应用存在端口重构配置需求时的面向异构服务器的重构配置方法流程示意图；
图2是本发明实施例提供的一种当应用存在互联重构配置需求时的面向异构服务器的重构配置方法流程示意图；
图3是本发明实施例提供的一种当应用存在动态重构配置需求时的面向异构服务器的重构配置方法流程示意图；
图4是本发明实施例提供的一种当应用存在端口重构配置需求时的面向异构服务器的重构配置装置结构示意图；
图5是本发明实施例提供的一种重构配置信息的结构示意图；
图6是本发明实施例提供的一种异构服务器结构示意图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。虽然附图中显示了本发明的优选实施方式，然而应当理解，可以以各种形式实现本发明而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本发明，并且能够将本发明的范围完整的传达给本领域的技术人员。
本发明第一实施例提供一种面向异构服务器的重构配置方法，可以满足应用的端口重构配置需求，本实施例以应用所需的PCIe switch端口配置为例来加以说明，如图1所示，本发明实施例的所述重构配置方法包括：
S10，获取硬件配置信息以及应用需求信息，通过分析对比所述硬件配置信息以及所述应用需求信息，确定所述硬件配置信息与所述应用需求信息之间的信息匹配情况；
应用需求信息包括：应用所需的PCIe switch端口配置、应用所需的CPU和PCIeswitch的连接拓扑、以及应用所需的在FPGA中配置的比特流；
硬件配置信息包括：异构服务器当前的PCIe switch端口配置、异构服务器当前的CPU和PCIe switch的连接拓扑、以及异构服务器的FPGA当前配置的比特流；
本实施例中与所述硬件配置信息不匹配的所述应用需求信息为应用所需的PCIeswitch端口配置；
S11，根据应用所需的PCIe switch端口配置生成重构配置信息；
本实施例所述的重构配置信息可以是一种通过编码生成的、具有自定义格式的数据包，也可以是一种通过编码生成的、具有自定义格式的报文，生成重构配置信息后，在进行重构配置时，就可以解析这个重构配置信息中的内容，按照解析出的内容进行对应的重构操作。
本实施例所述的重构配置信息包括：总使能位、端口重构使能位以及端口重构信息配置位；
总使能位容量为1比特bit，总使能位为0表示不启动重构配置，不必再进行其他使能位以及重构信息配置位的读取；总使能位为1表示重构配置信息位需要进行其他使能位以及重构信息配置位的读取。
端口重构使能位容量为1bit，端口重构使能位为0表示不进行端口重构配置；端口重构使能位为1表示进行端口重构配置。
端口重构信息配置位容量为18bit，包含了PCIe switch的6个工作组station包含的24个端口的配置对应编码。
可选的，步骤S11具体包括：将所述总使能位写入1，将所述端口重构使能位写入1，将应用所需的PCIe switch端口配置对应编码写入所述端口重构信息配置位，应用所需的PCIe switch端口配置方式与编码的对应关系可以根据需要自定义设计。
例如，异构服务器中的PCIe switch包含6个station，每个station有4个端口。若应用所需PCIe switch的4个端口组合为一个带宽为16bit的端口，则在端口重构信息配置位写入001；若应用所需PCIe switch的4个端口组合为2个带宽为8bit的端口，则在端口重构信息配置位写入010；若应用所需PCIe switch的4个端口组合为1个带宽为8bit的端口和2个带宽为4bit的端口，则在端口重构信息配置位写入011。
S12，保存所述重构配置信息。
S13，根据所述重构配置信息对异构服务器进行重构配置。
可选的，步骤S13具体包括：读取所述总使能位，以读取结果为1为例，则需要继续读取端口重构使能位，以读取到端口重构使能位结果为1为例，判定为需要对PCIe switch端口进行端口重构配置。
具体工程实践中，PCIe switch端口重构配置可以是：根据所述端口重构信息配置位中写有的编码对应的PCIe switch端口配置对PCIe switch端口进行配置。例如，读取的编码为001，则将PCIe switch的4个端口组合为一个带宽为16的端口；读取的编码为010，则将PCIe switch的4个端口组合为2个带宽为8的端口；读取的编码为011，则将PCIe switch的4个端口组合为1个带宽为8的端口和2个带宽为4bit的端口。
本实施例通过对PCIe switch进行端口重构配置，能够使PCIe switch端口配置满足应用需求。
本发明第二实施例提供一种面向异构服务器的重构配置方法，可以满足应用的互联重构配置需求，本实施例以应用所需的CPU和PCIe switch的连接拓扑为例来加以说明，如图2所示，本发明实施例的所述重构配置方法包括：
S20，获取硬件配置信息以及应用需求信息，通过分析对比所述硬件配置信息以及所述应用需求信息，确定所述硬件配置信息与所述应用需求信息之间的信息匹配情况；
应用需求信息包括：应用所需的PCIe switch端口配置、应用所需的CPU和PCIeswitch的连接拓扑、以及应用所需的在FPGA中配置的比特流；
硬件配置信息包括：异构服务器当前的PCIe switch端口配置、异构服务器当前的CPU和PCIe switch的连接拓扑、以及异构服务器的FPGA当前配置的比特流；
本实施例中与所述硬件配置信息不匹配的所述应用需求信息为应用所需的CPU和PCIe switch的连接拓扑；
S21，根据应用所需的CPU和PCIe switch的连接拓扑生成重构配置信息；
本实施例所述的重构配置信息可以是一种通过编码生成的、具有自定义格式的数据包，也可以是一种通过编码生成的、具有自定义格式的报文，生成重构配置信息后，在进行重构配置时，就可以解析这个重构配置信息中的内容，按照解析出的内容进行对应的重构操作。
本实施例所述的重构配置信息包括：总使能位、互联重构使能位以及互联重构信息配置位；
总使能位容量为1比特bit，总使能位为0表示不启动重构配置，不必再进行其他使能位以及重构信息配置位的读取；总使能位为1表示重构配置信息位需要进行其他使能位以及重构信息配置位的读取。
互联重构使能位容量为1bit，互联重构使能位为0表示不进行互联重构配置，互联重构使能位为1表示进行互联重构配置。
互联重构信息配置位容量为2bit，互联重构信息配置位包含了CPU和PCIe switch的连接拓扑对应编码。
可选的，步骤S21具体包括：将所述总使能位写入1，将所述互联重构使能位写入1，将应用所需的CPU和PCIe switch的连接拓扑对应编码写入所述端口重构信息配置位，例如，端口重构信息配置位写入00，代表两个CPU与两个PCIe switch一一对应的连接拓扑；端口重构信息配置位写入01，代表一个CPU连接两个PCIe switch的连接拓扑；端口重构信息配置位写入10，代表1个CPU仅连接1个PCIe switch，两个PCIe switch之间互联的连接拓扑，应用所需的CPU和PCIe switch的连接拓扑配置方式与编码的对应关系可以根据需要自定义设计。
S22，保存所述重构配置信息。
S23，根据所述重构配置信息对异构服务器进行重构配置。
可选的，步骤S23具体包括：读取所述总使能位，以读取结果为1为例，则需要继续读取互联重构使能位，以读取互联重构使能位结果为1为例，判定为需要对CPU和PCIeswitch的连接拓扑进行互联重构配置。
具体工程实践中，对CPU和PCIe switch的连接拓扑进行互联重构配置可以是：根据所述互联重构信息配置位中写有的编码对应的应用所需的CPU和PCIe switch的连接拓扑配置对CPU和PCIe switch的连接拓扑进行配置。例如，读取的编码为00，则将CPU与PCIeswitch之间的连接拓扑配置成CPU与PCIe switch一一对应连接；读取的编码为01，则将CPU与PCIe switch之间的连接拓扑配置成一个CPU与多个PCIe switch连接；读取的编码为10，则将CPU与PCIe switch之间的连接拓扑配置成一个CPU仅与一个PCIe switch连接，PCIeswitch之间互相连接。
本实施例通过对CPU和PCIe switch的连接拓扑进行互联重构配置，能够使CPU和PCIe switch的连接拓扑满足应用需求。
本发明第三实施例提供一种面向异构服务器的重构配置方法，可以满足应用的动态重构配置需求，本实施例以应用所需的在FPGA中配置比特流为例来加以说明，如图3所示，本发明实施例的所述重构配置方法包括：
S30，获取硬件配置信息以及应用需求信息，通过分析对比所述硬件配置信息以及所述应用需求信息，确定所述硬件配置信息与所述应用需求信息之间的信息匹配情况；
应用需求信息包括：应用所需的PCIe switch端口配置、应用所需的CPU和PCIeswitch的连接拓扑、以及应用所需的在FPGA中配置的比特流；
硬件配置信息包括：异构服务器当前的PCIe switch端口配置、异构服务器当前的CPU和PCIe switch的连接拓扑、以及异构服务器的FPGA当前配置的比特流；
本实施例中与所述硬件配置信息不匹配的所述应用需求信息为应用所需的FPGA配置的比特流；
S31，预存多个带有编号的所述比特流，以供进行所述动态重构配置时查找。
S32，根据应用所需的FPGA配置的比特流生成重构配置信息；
本实施例所述的重构配置信息可以是一种通过编码生成的、具有自定义格式的数据包，也可以是一种通过编码生成的、具有自定义格式的报文，生成重构配置信息后，在进行重构配置时，就可以解析这个重构配置信息中的内容，按照解析出的内容进行对应的重构操作。
本实施例所述的重构配置信息包括：总使能位、动态重构使能位以及动态重构信息配置位；
总使能位容量为1比特bit，总使能位为0表示不启动重构配置，不必再进行其他使能位以及重构信息配置位的读取；总使能位为1表示重构配置信息位需要进行其他使能位以及重构信息配置位的读取。
动态重构使能位容量为1bit，动态重构使能位为0表示不进行动态重构配置，动态重构使能位为1表示进行动态重构配置。
动态重构信息配置位容量为8bit，存储比特流对应的编码，例如将第一种比特流编码为00000000。
可选的，步骤S12具体包括：将所述总使能位写入1，将所述动态重构使能位写入1，将应用所需的在FPGA中配置的比特流对应编码写入所述动态重构信息配置位，例如，将动态重构信息配置位写入00000000，代表对应编码00000000的比特流，应用所需的在FPGA中配置的比特流与编码的对应关系可以根据需要自定义设计。
S33，保存所述重构配置信息。
S34，根据所述重构配置信息对异构服务器进行重构配置。
可选的，步骤S14具体包括：读取所述总使能位，以读取结果为1为例，则需要继续读取动态重构使能位，以读取动态重构使能位结果为1为例，判定为需要对在FPGA中配置的比特流进行动态重构配置。
具体工程实践中，对在FPGA中配置的比特流进行动态重构配置可以是：根据所述动态重构信息配置位中写有的编码从预存的多个比特流中查找该编码对应的比特流。例如，读取的编码为00000000，则在预存的比特流中查找编码00000000对应的比特流。
本实施例通过对FPGA进行动态重构配置，能够使FPGA满足应用需求。
本发明可以根据异构服务器硬件的实际配置需求，同时应用如第一实施例、第二实施例以及第三实施例中提供的面向异构服务器的重构配置方式，以实现各类硬件的配置重构。
本发明第四实施例提供一种面向异构服务器的重构配置装置，可以满足应用的端口重构配置需求，本实施例以应用所需的PCIe switch端口配置为例来加以说明，如图4所示，本发明实施例的所述重构配置装置包括：主控节点10、重构配置节点20以及存储节点30。
所述主控节点10，用于获取硬件配置信息以及应用需求信息，通过分析对比所述硬件配置信息以及所述应用需求信息，确定所述硬件配置信息与所述应用需求信息之间的信息匹配情况；
应用需求信息包括：应用所需的PCIe switch端口配置、应用所需的CPU和PCIeswitch的连接拓扑、以及应用所需的在FPGA中配置的比特流；
硬件配置信息包括：异构服务器当前的PCIe switch端口配置、异构服务器当前的CPU和PCIe switch的连接拓扑、以及异构服务器的FPGA当前配置的比特流；
本实施例中与所述硬件配置信息不匹配的所述应用需求信息为应用所需的PCIeswitch端口配置；
所述主控节点10，还用于根据应用所需的PCIe switch端口配置生成重构配置信息；
本实施例所述的重构配置信息可以是一种通过编码生成的、具有自定义格式的数据包，也可以是一种通过编码生成的、具有自定义格式的报文，生成重构配置信息后，在进行重构配置时，就可以解析这个重构配置信息中的内容，按照解析出的内容进行对应的重构操作。
本实施例所述的重构配置信息包括：总使能位、端口重构使能位以及端口重构信息配置位；
总使能位容量为1比特bit，总使能位为0表示不启动重构配置，不必再进行其他使能位以及重构信息配置位的读取；总使能位为1表示重构配置信息位需要进行其他使能位以及重构信息配置位的读取。
端口重构使能位容量为1bit，端口重构使能位为0表示不进行端口重构配置；端口重构使能位为1表示进行端口重构配置。
端口重构信息配置位容量为18bit，包含了PCIe switch的6个工作组station包含的24个端口的配置对应编码。
可选的，所述主控节点10，具体用于将所述总使能位写入1，将所述端口重构使能位写入1，将应用所需的PCIe switch端口配置对应编码写入所述端口重构信息配置位，应用所需的PCIe switch端口配置方式与编码的对应关系可以根据需要自定义设计。
例如，异构服务器中的PCIe switch包含6个station，每个station有4个端口。若应用所需PCIe switch的4个端口组合为一个带宽为16bit的端口，则在端口重构信息配置位写入001；若应用所需PCIe switch的4个端口组合为2个带宽为8bit的端口，则端口重构信息配置位写入010；若应用所需PCIe switch的4个端口组合为1个带宽为8bit的端口和2个带宽为4bit的端口，则端口重构信息配置位写入011。
所述存储节点30，用于保存所述重构配置信息。
所述重构配置节点20，用于根据所述重构配置信息对异构服务器进行重构配置。
可选的，所述重构配置节点20，具体用于读取所述总使能位，以读取结果为1为例，则需要继续读取端口重构使能位，以读取端口重构使能位结果为1为例，判定为需要对PCIeswitch端口进行端口重构配置。
具体工程实践中，PCIe switch端口重构配置可以是：根据所述端口重构信息配置位中写有的编码对应的PCIe switch端口配置对PCIe switch端口进行配置。例如，读取的编码为001，则将PCIe switch的4个端口组合为一个带宽为16bit的端口；读取的编码为010，则将PCIe switch的4个端口组合为2个带宽为8bit的端口；读取的编码为011，则将PCIe switch的4个端口组合为1个带宽为8bit的端口和2个带宽为4bit的端口。
本实施例通过对PCIe switch进行端口重构配置，能够使PCIe switch端口配置满足应用需求。
本发明第五实施例提供一种面向异构服务器的重构配置装置，可以满足应用的互联重构配置需求，本实施例以应用所需的CPU和PCIe switch的连接拓扑为例来加以说明，如图4所示，本发明实施例的所述重构配置装置包括：主控节点10、重构配置节点20以及存储节点30。
所述主控节点10，用于获取硬件配置信息以及应用需求信息，通过分析对比所述硬件配置信息以及所述应用需求信息，确定所述硬件配置信息与所述应用需求信息之间的信息匹配情况；
应用需求信息包括：应用所需的PCIe switch端口配置、应用所需的CPU和PCIeswitch的连接拓扑、以及应用所需的在FPGA中配置的比特流；
硬件配置信息包括：异构服务器当前的PCIe switch端口配置、异构服务器当前的CPU和PCIe switch的连接拓扑、以及异构服务器的FPGA当前配置的比特流；
本实施例中与所述硬件配置信息不匹配的所述应用需求信息为应用所需的CPU和PCIe switch的连接拓扑；
所述主控节点10，还用于根据应用所需的CPU和PCIe switch的连接拓扑生成重构配置信息；
本实施例所述的重构配置信息可以是一种通过编码生成的、具有自定义格式的数据包，也可以是一种通过编码生成的、具有自定义格式的报文，生成重构配置信息后，在进行重构配置时，就可以解析这个重构配置信息中的内容，按照解析出的内容进行对应的重构操作。
本实施例所述的重构配置信息包括：总使能位、互联重构使能位以及互联重构信息配置位；
总使能位容量为1比特bit，总使能位为0表示不启动重构配置，不必再进行其他使能位以及重构信息配置位的读取；总使能位为1表示重构配置信息位需要进行其他使能位以及重构信息配置位的读取。
互联重构使能位容量为1bit，互联重构使能位为0表示不进行互联重构配置，互联重构使能位为1表示进行互联重构配置。
互联重构信息配置位容量为2bit，互联重构信息配置位包含了CPU和PCIe switch的连接拓扑对应编码。
可选的，所述主控节点10，具体用于将所述总使能位写入1，将所述互联重构使能位写入1，将应用所需的CPU和PCIe switch的连接拓扑对应编码写入所述端口重构信息配置位，例如，端口重构信息配置位写入00，代表两个CPU与两个PCIe switch一一对应的连接拓扑；端口重构信息配置位写入01，代表一个CPU连接两个PCIe switch的连接拓扑；端口重构信息配置位写入10，代表1个CPU仅连接1个PCIe switch，两个PCIe switch之间互联的连接拓扑，应用所需的CPU和PCIe switch的连接拓扑配置方式与编码的对应关系可以根据需要自定义设计。
所述存储节点30，用于保存所述重构配置信息。
所述重构配置节点20，用于根据所述重构配置信息对异构服务器进行重构配置。
可选的，所述重构配置节点20，具体用于读取所述总使能位，以读取结果为1为例，则需要继续读取互联重构使能位，以读取互联重构使能位结果为1为例，判定为需要对CPU和PCIe switch的连接拓扑进行互联重构配置。
具体工程实践中，对CPU和PCIe switch的连接拓扑进行互联重构配置可以是：根据所述互联重构信息配置位中写有的编码对应的应用所需的CPU和PCIe switch的连接拓扑配置对CPU和PCIe switch的连接拓扑进行配置。例如，读取的编码为00，则将CPU与PCIeswitch之间的连接拓扑配置成CPU与PCIe switch一一对应连接；读取的编码为01，则将CPU与PCIe switch之间的连接拓扑配置成一个CPU与多个PCIe switch连接；读取的编码为10，则将CPU与PCIe switch之间的连接拓扑配置成一个CPU仅与一个PCIe switch连接，PCIeswitch之间互相连接。
本实施例通过对CPU和PCIe switch的连接拓扑进行互联重构配置，能够使CPU和PCIe switch的连接拓扑满足应用需求。
本发明第六实施例提供一种面向异构服务器的重构配置装置，可以满足应用的动态重构配置需求，本实施例以应用所需的在FPGA中配置的比特流为例来加以说明，如图4所示，本发明实施例的所述重构配置装置包括：
主控节点10、重构配置节点20以及存储节点30。
所述主控节点10用于，获取硬件配置信息以及应用需求信息，通过分析对比所述硬件配置信息以及所述应用需求信息，确定所述硬件配置信息与所述应用需求信息之间的信息匹配情况；
应用需求信息包括：应用所需的PCIe switch端口配置、应用所需的CPU和PCIeswitch的连接拓扑、以及应用所需的在FPGA中配置的比特流；
硬件配置信息包括：异构服务器当前的PCIe switch端口配置、异构服务器当前的CPU和PCIe switch的连接拓扑、以及异构服务器的FPGA当前配置的比特流；
本实施例中与所述硬件配置信息不匹配的所述应用需求信息为应用所需的FPGA配置的比特流；
所述存储节点30，用于预存多个带有编号的所述比特流，以供进行所述动态重构配置时查找。
所述主控节点10，还用于根据应用所需的FPGA配置的比特流生成重构配置信息；
本实施例所述的重构配置信息可以是一种通过编码生成的、具有自定义格式的数据包，也可以是一种通过编码生成的、具有自定义格式的报文，生成重构配置信息后，在进行重构配置时，就可以解析这个重构配置信息中的内容，按照解析出的内容进行对应的重构操作。
本实施例所述的重构配置信息包括：总使能位、动态重构使能位以及动态重构信息配置位；
总使能位容量为1比特bit，总使能位为0表示不启动重构配置，不必再进行其他使能位以及重构信息配置位的读取；总使能位为1表示重构配置信息位需要进行其他使能位以及重构信息配置位的读取。
动态重构使能位容量为1bit，动态重构使能位为0表示不进行动态重构配置，动态重构使能位为1表示进行动态重构配置。
动态重构信息配置位容量为8bit，存储比特流对应的编码，例如将第一种比特流编码为00000000。
可选的，所述主控节点10，具体用于将所述总使能位写入1，将所述动态重构使能位写入1，将应用所需的在FPGA中配置的比特流对应编码写入所述动态重构信息配置位，例如，将动态重构信息配置位写入00000000，代表对应编码00000000的比特流，应用所需的在FPGA中配置的比特流配置方式与编码的对应关系可以根据需要自定义设计。
所述存储节点30，还用于保存所述重构配置信息，所述重构配置信息，如图5所示，该重构配置信息包括总使能位a、端口重构使能位b、端口重构信息配置位c、互联重构使能位d、互联重构信息配置位e、动态重构使能位f以及动态重构信息配置位g。
总使能位a容量为1比特bit，总使能位a为0表示不启动重构配置，不必再进行其他使能位以及重构信息配置位的读取；总使能位a为1表示重构配置信息位需要进行其他使能位以及重构信息配置位的读取。
端口重构使能位b容量为1bit，端口重构使能位b为0表示不进行端口重构配置；端口重构使能位b为1表示进行端口重构配置。
端口重构信息配置位c容量为18bit，包含了PCIe switch的6个工作组station包含的24个端口的配置信息。
互联重构使能位d容量为1bit，互联重构使能位d为0表示不进行互联重构配置，互联重构使能位d为1表示进行互联重构配置。
互联重构信息配置位e容量为2bit，互联重构信息配置位e包含了CPU和PCIeswitch的连接拓扑对应编码；例如编码为00或01或10；00代表两个CPU与两个PCIe switch一一对应的连接拓扑；01代表一个CPU连接两个PCIe switch的连接拓扑；10代表1个CPU仅连接1个PCIe switch，两个PCIe switch之间互联的连接拓扑。
动态重构使能位f容量为1bit，动态重构使能位f为0表示不进行动态重构配置，动态重构使能位f为1表示进行动态重构配置。
动态重构信息配置位g容量为8bit，存储不同FPGA所需的比特流对应的编码，例如第一种比特流编码为00000000。
本实施例可以通过对上述重构配置信息中的端口重构信息配置位、互联重构信息配置位、以及动态重构信息配置位进行编码写入，以基于写入的编码对PCIe switch端口、CPU和PCIe switch的连接拓扑和FPGA配置的比特流进行灵活的重构配置。
所述重构配置节点20，用于根据所述重构配置信息对异构服务器进行重构配置。
可选的，所述重构配置节点20，具体用于读取所述总使能位，以读取结果为1为例，则需要继续读取动态重构使能位，以读取动态重构使能位结果为1为例，判定为需要对在FPGA中配置的比特流进行动态重构配置。
具体工程实践中，对在FPGA中配置的比特流进行动态重构配置可以是：根据所述动态重构信息配置位中写有的编码从预存的多个比特流中查找该编码对应的比特流。例如，读取的编码为00000000，则在预存的比特流中查找编码00000000对应的比特流。
本实施例通过对FPGA进行动态重构配置，能够使FPGA满足应用需求。
本发明可以根据异构服务器硬件的实际配置需求，同时应用如第四实施例、第五实施例以及第六实施例中提供的面向异构服务器的重构配置方式，以实现各类硬件的配置重构。
本发明第七实施例提供一种异构服务器，如图6所示，该异构服务器包含2个CPU、2个PCIe switch、多块CPU或FPGA。在该实施例中，面向异构服务器的重构配置装置设置于CPU1中，面向异构服务器的重构配置装置提供重构配置信息给CPU2、PCIe switch、GPU以及FPGA。PCIe switch和各自连接的GPU或FPGA之间的带宽可以通过本发明第一实施例提供的当应用存在端口重构配置需求时的面向异构服务器的重构配置方法进行配置。该异构服务器中的PCIe switch包含6个station，每个station有4个端口，端口号范围是0-23，该芯片每个端口可配置成4bit或8bit或16bit三种位宽。本实施例提供的端口重构信息配置位共18bit，每3bit控制一个station对应的4个端口。例如：001b＝x16，即端口重构信息配置位中的3bit为001时对应4个端口组合为一个带宽为16bit的端口；010b＝x8x8，即端口重构信息配置位中的3bit为010时4个端口组合为2个带宽为8bit的端口；011b＝x8x4x4，即端口重构信息配置位中的3bit为011时4个端口组合为1个带宽为8bit的端口和2个带宽为4bit的端口；100b＝x4x4x4x4，即端口重构信息配置位中的3bit为100时4个端口组合为4个带宽为4bit的端口。改变端口重构信息配置位的数值，就可以改变对应的端口位宽信息。
本实施例的PCIe switch、CPU1、以及CPU2之间的连接拓扑可以通过本发明第二实施例提供的面向异构服务器的重构配置方法进行配置。本实施例提供的互联重构信息配置位可以被设置成3种拓扑，分别为拓扑1、拓扑2和拓扑3，三种拓扑分别对应互联重构信息配置位的00、01和10，如果选择拓扑1，互联重构信息配置位被设置为00。CPU1和CPU2分别与一个PCIe switch相连接，每个PCIe switch通过其上游端口将数据传输至相连接的CPU。每个PCIe switch的下游端口被设置为4个16位宽端口，用于连接GPU或FPGA。该拓扑1的数据传输比较均衡，适用于CPU与GPU或CPU与FPGA之间需要进行大量通信、CPU利用率较高、CPU与GPU或CPU与FPGA均衡利用的应用场景，例如在进行深度学习模型训练时，一般选择这种拓扑。
如果选择拓扑2，互联重构信息配置位被设置为01。CPU1与CPU2之间通过高速总线进行互联。CPU2与2个PCIe switch相连接，两个PCIe switch均通过其上游端口传输数据至CPU2，再由CPU2将数据传输至CPU1。每个PCIe switch的下游端口被设置为4个x16位宽端口，用于连接GPU或FPGA。该拓扑2适用于CPU与GPU或CPU与FPGA之间需要进行大量通信、CPU利用率较低、GPU或FPGA计算密集型的应用场景，例如在进行大数据分析等应用时，一般选择这种拓扑。
如果选择拓扑3，互联重构信息配置位被设置为10。CPU1与CPU2之间通过UPI总线进行高速互联。CPU1与CPU2中的任意一个与1个PCIe switch相连接。2个PCIe switch之间通过1条x16位宽的连接通路相连接。每个PCIe switch的下游端口被设置为4个x16位宽端口，用于连接GPU或FPGA。该拓扑3适用于CPU与GPU或CPU与FPGA之间通信需求较低、CPU利用率较低的应用场景，例如在进行深度学习推理等应用时，一般选择这种拓扑。通过改变互联重构信息配置位的信息，即可实现对不同拓扑的切换，完成CPU与PCIe switch连接拓扑的重构配置。
本实施例中，应用所需的FPGA配置可以通过本发明第三实施例提供的面向异构服务器的重构配置方法进行配置。存储节点预存多个带有编码的比特流，以供进行所述动态重构配置时查找。当需要对异构服务器进行所述动态重构配置时，由于动态重构信息配置位写有应用需要的比特流编码，根据所述比特流编码即可从存储节点中查找对应的比特流，将查找到的比特流写入FPGA，即完成了对所述FPGA的动态重构配置。
本发明第八实施例提供一种计算机可读存储介质，所述计算机可读存储介质上存储有信息传递的实现程序，所述程序被处理器执行时可以实现如本发明第一实施例、第二实施例、或第三实施例提供的面向异构服务器的重构配置方法的步骤。
本发明实施例中，根据硬件配置信息以及应用需求信息生成与应用相对应的硬件资源配置需求信息，基于硬件资源配置需求信息对重构配置信息进行编码，根据完成编码后的重构配置信息对异构服务器中与重构配置信息对应的硬件进行相应的重构配置，实现异构服务器中各硬件的配置重构，可以充分满足应用对不同计算组件互联带宽、功耗以及计算性能的需要，有效提升异构服务器的能效和业务适应能力。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (11)
1.一种面向异构服务器的重构配置方法，其特征在于，包括：
获取硬件配置信息以及应用需求信息，通过分析对比所述硬件配置信息以及所述应用需求信息，确定所述硬件配置信息与所述应用需求信息之间的信息匹配情况；
根据所述信息匹配情况生成重构配置信息；
根据所述重构配置信息对异构服务器进行重构配置；
所述应用需求信息，至少包括以下几种信息之一：
应用所需的PCIe switch端口配置、应用所需的CPU和PCIe switch的连接拓扑、以及应用所需的FPGA中配置的比特流；
根据所述信息匹配情况生成重构配置信息，包括：
当所述硬件配置信息与所述应用需求信息不匹配的信息为PCIe switch端口配置时，将所述重构配置信息中的端口重构使能位使能，将应用所需的所述PCIe switch端口配置对应编码写入所述重构配置信息中的端口重构信息配置位；
当所述硬件配置信息与所述应用需求信息不匹配的信息为CPU和PCIe switch的连接拓扑时，将所述重构配置信息中的互联重构使能位使能，将应用所需的所述CPU和PCIeswitch的连接拓扑对应编码写入所述重构配置信息中的互联重构信息配置位；
当所述硬件配置信息与所述应用需求信息不匹配的信息为FPGA配置的比特流时，将所述重构配置信息中的动态重构使能位使能，将所述应用所需的FPGA配置的比特流对应编码写入所述重构配置信息中的动态重构信息配置位。
2.如权利要求1所述的面向异构服务器的重构配置方法，其特征在于，所述硬件配置信息，至少包括以下几种信息之一：
异构服务器当前的PCIe switch端口配置、异构服务器当前的CPU和PCIe switch的连接拓扑、以及异构服务器的FPGA当前配置的比特流。
3.如权利要求1所述的面向异构服务器的重构配置方法，其特征在于，根据所述信息匹配情况生成重构配置信息，包括：
当存在与所述硬件配置信息不匹配的所述应用需求信息时，将所述重构配置信息中的总使能位进行使能，否则，不将所述重构配置信息中的总使能位进行使能。
4.如权利要求3所述的面向异构服务器的重构配置方法，其特征在于，根据所述重构配置信息对异构服务器进行重构配置，包括：
读取所述总使能位，当获知所述总使能位处于使能状态时，对异构服务器进行重构配置。
5.如权利要求1所述的面向异构服务器的重构配置方法，其特征在于，所述根据所述重构配置信息对异构服务器进行重构配置，包括：
读取所述端口重构使能位，当获知所述端口重构使能位处于使能状态时，读取所述端口重构信息配置位，根据所述端口重构信息配置位中写有的编码对应的PCIe switch端口配置对异构服务器的PCIe switch端口进行重构配置；
读取所述互联重构使能位，当获知所述互联重构使能位处于使能状态时，读取所述互联重构信息配置位，根据所述互联重构信息配置位中写有的编码对应的CPU和PCIe switch的连接拓扑对异构服务器的CPU和PCIe switch进行重构配置；
读取所述动态重构使能位，当获知所述动态重构使能位处于使能状态时，读取所述动态重构信息配置位，根据所述动态重构信息配置位中写有的编码从预存的多个比特流中查找该编码对应的比特流，根据查找到的所述比特流对异构服务器的FPGA进行重构配置。
6.一种面向异构服务器的重构配置装置，其特征在于，所述装置包括：主控节点以及重构配置节点；
所述主控节点，用于获取硬件配置信息以及应用需求信息，通过分析对比所述硬件配置信息以及所述应用需求信息，确定所述硬件配置信息与所述应用需求信息之间的信息匹配情况；
所述主控节点，还用于根据所述信息匹配情况生成重构配置信息；
所述重构配置节点，用于根据所述重构配置信息对异构服务器进行重构配置
所述应用需求信息，至少包括以下几种信息之一：
应用所需的PCIe switch端口配置、应用所需的CPU和PCIe switch的连接拓扑、以及应用所需的FPGA中配置的比特流；
所述主控节点进一步用于：
当所述硬件配置信息与所述应用需求信息不匹配的信息为PCIe switch端口配置时，将所述重构配置信息中的端口重构使能位使能，将应用所需的所述PCIe switch端口配置对应编码写入所述重构配置信息中的端口重构信息配置位；
当所述硬件配置信息与所述应用需求信息不匹配的信息为CPU和PCIe switch的连接拓扑时，将所述重构配置信息中的互联重构使能位使能，将应用所需的所述CPU和PCIeswitch的连接拓扑对应编码写入所述重构配置信息中的互联重构信息配置位；
当所述硬件配置信息与所述应用需求信息不匹配的信息为FPGA配置的比特流时，将所述重构配置信息中的动态重构使能位使能，将所述应用所需的FPGA配置的比特流对应编码写入所述重构配置信息中的动态重构信息配置位。
7.如权利要求6所述的面向异构服务器的重构配置装置，其特征在于，所述硬件配置信息，至少包括以下几种信息之一：
异构服务器当前的PCIe switch端口配置、异构服务器当前的CPU和PCIe switch的连接拓扑、以及异构服务器的FPGA当前配置的比特流。
8.如权利要求6所述的面向异构服务器的重构配置装置，其特征在于，所述主控节点进一步用于：
当存在与所述硬件配置信息不匹配的所述应用需求信息时，将所述重构配置信息中的总使能位进行使能。
9.如权利要求8所述的面向异构服务器的重构配置装置，其特征在于，所述重构配置节点进一步用于：
读取所述总使能位，当获知所述总使能位处于使能状态时，对异构服务器进行重构配置。
10.如权利要求6所述的面向异构服务器的重构配置装置，其特征在于，所述装置还包括：存储节点；
所述存储节点，用于预存多个带有编号的所述比特流；
所述重构配置节点进一步用于：
读取所述端口重构使能位，当获知所述端口重构使能位处于使能状态时，读取所述端口重构信息配置位，根据所述端口重构信息配置位中写有的编码对应的PCIe switch端口配置对异构服务器的PCIe switch端口进行重构配置；
读取所述互联重构使能位，当获知所述互联重构使能位处于使能状态时，读取所述互联重构信息配置位，根据所述互联重构信息配置位中写有的编码对应的CPU和PCIe switch的连接拓扑对异构服务器的CPU和PCIe switch进行重构配置；
读取所述动态重构使能位，当获知所述动态重构使能位处于使能状态时，读取所述动态重构信息配置位，根据所述动态重构信息配置位中写有的编码从存储节点预存的多个比特流中查找该编码对应的比特流，根据查找到的所述比特流对异构服务器的FPGA进行重构配置。
11.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有信息传递的实现程序，所述程序被处理器执行时实现如权利要求1至5中任一项所述的面向异构服务器的重构配置方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010286556.7A CN111552562B (zh) | 2020-04-13 | 2020-04-13 | 面向异构服务器的重构配置方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010286556.7A CN111552562B (zh) | 2020-04-13 | 2020-04-13 | 面向异构服务器的重构配置方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111552562A CN111552562A (zh) | 2020-08-18 |
| CN111552562B true CN111552562B (zh) | 2022-10-28 |
Family
ID=72000037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010286556.7A Active CN111552562B (zh) | 2020-04-13 | 2020-04-13 | 面向异构服务器的重构配置方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111552562B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104570846A (zh) * | 2014-12-04 | 2015-04-29 | 中国航空工业集团公司第六三一研究所 | Fpga重配置控制器及其控制方法 |
| CN107679012A (zh) * | 2017-09-27 | 2018-02-09 | 清华大学无锡应用技术研究院 | 用于可重构处理***的配置的方法和装置 |
| CN107832255A (zh) * | 2017-09-14 | 2018-03-23 | 武汉科技大学 | 一种运行时动态请求可重构核的优化方法 |
| CN109240832A (zh) * | 2018-09-25 | 2019-01-18 | 中国电子科技集团公司电子科学研究院 | 一种硬件重构***及方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014137614A (ja) * | 2013-01-15 | 2014-07-28 | Fujitsu Ltd | 情報処理装置、デバイス装置及びプログラム |
-
2020
- 2020-04-13 CN CN202010286556.7A patent/CN111552562B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104570846A (zh) * | 2014-12-04 | 2015-04-29 | 中国航空工业集团公司第六三一研究所 | Fpga重配置控制器及其控制方法 |
| CN107832255A (zh) * | 2017-09-14 | 2018-03-23 | 武汉科技大学 | 一种运行时动态请求可重构核的优化方法 |
| CN107679012A (zh) * | 2017-09-27 | 2018-02-09 | 清华大学无锡应用技术研究院 | 用于可重构处理***的配置的方法和装置 |
| CN109240832A (zh) * | 2018-09-25 | 2019-01-18 | 中国电子科技集团公司电子科学研究院 | 一种硬件重构***及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111552562A (zh) | 2020-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106817249B (zh) | Fc-ae-1553仿真通信演示***及数据发送方法 | |
| CN107980215A (zh) | 一种协议转换器及协议转换方法 | |
| CN107430572A (zh) | 用于通信中封装信息的方法、装置和*** | |
| CN116501681B (zh) | Cxl数据传输板卡及控制数据传输的方法 | |
| JP2017211984A (ja) | 再構成可能なマルチポートを具備するＰＣＩｅストレージシステムのためのＱｏＳを認識した入出力管理方法、管理システム、及び管理装置 | |
| CN110855996B (zh) | 一种基于fpga的图像编解码与网络传输的方法与装置 | |
| CN107436851A (zh) | 串行外设接口四线隔离***及其控制方法 | |
| US10243876B2 (en) | Chip-based data transmission method, device and system, and computer storage medium | |
| CN101163148A (zh) | 支持非标准速率的以太网传输方法及相应装置和接入设备 | |
| CN111552562B (zh) | 面向异构服务器的重构配置方法及装置 | |
| CN108540489A (zh) | Pcs协议复用芯片和方法 | |
| CN206100049U (zh) | 一种协议转换器 | |
| CN116032746B (zh) | 资源池的信息处理方法及装置、存储介质及电子装置 | |
| US8000322B2 (en) | Crossbar switch debugging | |
| Erdeljan et al. | IP core for efficient zero-run length compression of CNN feature maps | |
| US11636061B2 (en) | On-demand packetization for a chip-to-chip interface | |
| CN105207946A (zh) | 一种网络数据包负载均衡和预解析方法 | |
| CN108563604A (zh) | Pcs协议复用芯片和方法 | |
| EP3180860A1 (en) | Reconfigurable integrated circuit with on-chip configuration generation | |
| CN108667824A (zh) | Pcs协议复用芯片和方法 | |
| EP4341810A1 (en) | Generating abstractions for offloading tasks to heterogeneous accelerators | |
| CN114079634B (zh) | 一种报文转发方法、装置及计算机可读存储介质 | |
| CN114327262A (zh) | 一种用于智能网卡的维护端口映射的方法和装置 | |
| EP1752877A2 (en) | A processing module | |
| CN118227343B (zh) | 一种数据处理方法、***、装置、设备、介质及产品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |