CN111551771A - If芯片及其数字补偿方法 - Google Patents
If芯片及其数字补偿方法 Download PDFInfo
- Publication number
- CN111551771A CN111551771A CN202010255294.8A CN202010255294A CN111551771A CN 111551771 A CN111551771 A CN 111551771A CN 202010255294 A CN202010255294 A CN 202010255294A CN 111551771 A CN111551771 A CN 111551771A
- Authority
- CN
- China
- Prior art keywords
- chip
- value
- compensation
- current signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000006243 chemical reaction Methods 0.000 claims abstract description 28
- 238000005259 measurement Methods 0.000 claims abstract description 14
- 238000004364 calculation method Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供了一种IF芯片及其数字补偿方法。其中IF芯片的数字补偿方法包括:获取输入IF芯片的被测电流信号以及由IF芯片的转换单元对被测电流信号进行转换得到的实测频率值;获取误差标定值,误差标定值预先存储于IF芯片的片内存储器中;根据误差标定值确定被测电流信号对应的频率补偿值;以及使用频率补偿值对实测频率值进行补偿,得到与被测电流信号对应的输出频率值。本发明的方案使得IF芯片的线性度性能大大提升,实现了单一芯片的IF转换,提高可靠性的同时也极大地降低了成本。
Description
技术领域
本发明涉及半导体芯片,特别是涉及一种IF芯片及其数字补偿方法。
背景技术
电流频率转换(IF转换)是一种常见的模数信号转换(AD转换)方式,应用广泛。相较于传统的AD转换技术,电流频率转换技术具有电路简单,体积小,灵敏度高,输出幅值大,线性度好等特点。电流频率转换具体指电流输入信号转换为对应脉冲输出信号的信号处理技术,脉冲输出信号的频率值与输入信号的电流幅值相对应。电流频率转换的线性度是指示电流频率转换的性能的重要指标,具体指输入电流幅值与输出频率值的线性关系。
电流频率转换芯片(IF芯片)是实现IF转换功能的芯片,在工业和军工领域均存在广泛的应用空间。随着集成电路的发展,使用数模混合片上***(System on Chip,简称SOC)设计IF芯片可以进一步降低成本,缩小体积,提升稳定性。
但在大规模集成电路中,由于CMOS(互补金属氧化物半导体)工艺存在偏差,大量的模拟电路和数字电路间的干扰,会使IF芯片的线性度提高有一定的难度。
为提高IF线性度,现有技术一般需要数字算法进行补偿,惯常解决手段为使用集成ADC(AD转换器,例如ADUC847之类嵌入MCU以存储器的芯片)进行编程实现其补偿算法,但是该解决手段成本及技术复杂度都很高,并且会造成可靠性下降。
发明内容
本发明的一个目的是要提供一种至少解决上述技术问题任一方面的IF芯片及其数字补偿方法。
本发明一个进一步的目的是要实现一种成本低、线性度高的IF芯片。
本发明另一个进一步的目的是要节省IF芯片的存储单元。
特别地,本发明提供了一种IF芯片的数字补偿方法。该IF芯片的数字补偿方法包括:获取输入IF芯片的被测电流信号以及由IF芯片的转换单元对被测电流信号进行转换得到的实测频率值;获取误差标定值,误差标定值预先存储于IF芯片的片内存储器中;根据误差标定值确定被测电流信号对应的频率补偿值;以及使用频率补偿值对实测频率值进行补偿,得到与被测电流信号对应的输出频率值。
可选地,在获取误差标定值的步骤之前还包括:判断被测电流信号的大小是否属于预设的补偿电流区间;若是,执行获取误差标定值的步骤。
可选地,误差标定值为补偿电流区间内多个设定电流采集点各自的实测频率值与期望频率值的差值。
可选地,期望频率值为多个电流采集点在拟合直线上对应频率值,其中拟合直线通过对多个电流采集点的实测频率值进行线性拟合得到。
可选地,根据误差标定值确定被测电流信号对应的频率补偿值的步骤包括:根据设定电流采集点及其误差标定值对被测电流信号的大小进行插值计算,得到被测电流信号对应的频率补偿值。
可选地,根据设定电流采集点及其误差标定值对被测电流信号的大小进行插值计算的步骤包括:获取被测电流信号的大小所在的插值子区间,插值子区间由多个电流采集点对补偿电流子区间分割得到;使用被测电流信号的大小在其所在插值子区间内进行线性插值计算,得到频率补偿值。
可选地,在被测电流信号的大小超出属于预设的补偿电流区间的情况下,直接将实测频率值作为与被测电流信号对应的输出频率值。
可选地,补偿电流区间为以电流零点为中心的数值区间。
可选地,片内存储器为电子熔丝存储器(eFuse)或者闪存存储器(Flash)。
根据本发明的另一个方面,还提供了一种IF芯片。该IF芯片包括:转换单元,用于将输入IF芯片的被测电流信号转换为实测频率值;片内存储器,用于预存误差标定值;以及补偿单元,配置成执行上述任一种IF芯片的数字补偿方法。
可选地,上述IF芯片还包括:电流输入单元,用于接入被测电流信号;以及脉冲输出单元,用于输出脉冲信号,脉冲信号的脉冲频率为输出频率值。
本发明的IF芯片及其数字补偿方法,利用预先存储于IF芯片的片内存储器中的误差标定值来确定被测电流信号的频率补偿值,使用频率补偿值对实测频率值进行补偿,得到与被测电流信号对应的输出频率值。通过误差补充,使得IF芯片的线性度性能大大提升,提高了可靠性。
进一步地,本发明的IF芯片及其数字补偿方法,仅仅需要存储误差标定值,其他数据或信息都可以通过简单的计算得到,节省了片内存储空间,从而降低了成本。
更进一步地,本发明的IF芯片及其数字补偿方法,通过简单的查表以及插值计算就可以完成误差补偿,计算简单可靠。数字部分的存储器仅需要256byte,可以使用eFuse(eFuse)即可以满足需求,实现了单一芯片的IF转换,提高可靠性的同时也极大地降低了成本。
根据下文结合附图对本发明具体实施例的详细描述,本领域技术人员将会更加明了本发明的上述以及其他目的、优点和特征。
附图说明
后文将参照附图以示例性而非限制性的方式详细描述本发明的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分。本领域技术人员应该理解,这些附图未必是按比例绘制的。附图中:
图1是根据本发明一个实施例的IF芯片的示意框图;
图2是根据本发明一个实施例的IF芯片的数字补偿方法的示意图;
图3是根据本发明一个实施例的IF芯片的数字补偿方法中测定误差标定值的示意图;以及
图4是根据本发明一个实施例的IF芯片的数字补偿方法中电流采集点的实测频率值的趋势线。
具体实施方式
图1是根据本发明一个实施例的IF芯片10的示意框图。该IF芯片10一般性地可包括:电流输入单元110、转换单元120、脉冲输出单元130、补偿单元140、片内存储器150。其中电流输入单元110用于接入被测电流信号、转换单元120用于将输入IF芯片的被测电流信号转换为实测频率值。片内存储器150用于预存误差标定值。补偿单元140配置成执行本实施例的IF芯片的数字补偿方法。脉冲输出单元130用于输出脉冲信号,脉冲信号的脉冲频率为输出频率值。电流输入单元110、转换单元120、脉冲输出单元130为IF芯片10的基本功能单元,其自身电路及其功能本身属于本领域技术人员所习知的,本实施例在此不做赘述。
本实施例的IF芯片10主要通过对频率误差的补偿,提高输出脉冲信号的线性度。补偿过程仅仅使用了很小的片内存储器150,在本实施例中片内存储器150可以使用电子熔丝存储器(eFuse)或者闪存存储器(Flash)等非易失。在一些实施例中,仅需要使用256byte的容量,eFuse完全可以满足需求。eFuse作为芯片内的特殊的存储空间,内部由熔丝相互连接,熔丝熔断是单向的、不可恢复的。因此eFuse的值只能被烧写一次,可靠性极高。本实施例的IF芯片10利用eFuse,摒弃了外接存储器,做到真正的单一芯片的IF转换器。这样提高了可靠性的同时,也极大地降低了成本。以下结合本实施例的IF芯片的数字补偿方法对补偿单元140的误差补偿过程进行介绍。
图2是根据本发明一个实施例的IF芯片10的数字补偿方法的示意图,该IF芯片10的数字补偿方法一般性地可以包括:
步骤S202,获取输入IF芯片10的被测电流信号以及由IF芯片10的转换单元120对被测电流信号进行转换得到的实测频率值。在理论状态下,转换单元120转换得到的频率值应该随电流信号的大小线性变化,然而在实际IF转换过程中会出现偏差,导致线性度下降。特别对于零点附近的小电流区间,线性度性能下降更加明显。
步骤S204,获取误差标定值,误差标定值预先存储于IF芯片10的片内存储器150中。误差标定值为补偿电流区间内多个设定电流采集点各自的实测频率值与期望频率值的差值。上述补偿电流区间可以为以电流零点为中心的数值区间,例如对于要求输入电流从-16mA到+16mA的IF芯片10,对应输出频率负向256k至正向256k的输出范围。可以将[-2mA,2mA]作为补偿电流区间,其中-2mA、-1.9mA、-1.8mA、……、0mA、0.1mA、0.2mA、……、1.9mA、2mA分别作为设定的电流采集点。为了减少电流采集点的数量,可以根据需要选择电流采集点的间隔,例如还可以选择0mA、±0.1mA、±0.2mA、±0.3mA、±0.4mA、±0.5mA、±0.6mA、±0.8mA、±1mA、±1.5mA、±2mA、±3mA作为电流采集点。也即随着靠近零点,电流采集点可以更加密集。本领域技术人员应当了解上述数值仅为举例说明,具体的数值以及数值间隔可以根据需求进行配置。本实施例的数字补偿方法仅需要存储误差信息,而不必如现有技术的补偿算法那样存储频率值、电流值等数据。除误差标定值之外的其他信息,均可以通过简单的数据处理得到。
在执行步骤S204之前,可以首先判断被测电流信号的大小是否属于预设的补偿电流区间;若是,执行步骤S204。在被测电流信号的大小超出属于预设的补偿电流区间的情况下,直接将实测频率值作为与所述被测电流信号对应的所述输出频率值。例如判断被测电流信号的大小是否在[-2mA,2mA]的补偿电流区间内,如果在该区间内则获取误差标定值进行误差补偿,如果被测电流信号的大小超出上述补偿电流区间,则无需进行误差补偿。通过该判断过程可以在满足补偿电流区间的线性度性能要求的情况下,进一步减小成本。
误差标定值在IF芯片10的测试阶段预先测量得出。误差标定值可以为补偿电流区间内多个设定电流采集点各自的实测频率值与期望频率值的差值。期望频率值为多个电流采集点在拟合直线上对应频率值,其中拟合直线通过对多个电流采集点的实测频率值进行线性拟合得到。
步骤S206,根据误差标定值确定被测电流信号对应的频率补偿值。具体的一种确定频率补偿值的方式为:根据设定电流采集点及其误差标定值对被测电流信号的大小进行插值计算,得到被测电流信号对应的频率补偿值。
插值计算的方式可以采用线性插值。例如具体可以包括:获取被测电流信号的大小所在的插值子区间,插值子区间由多个电流采集点对补偿电流子区间分割得到;使用被测电流信号的大小在其所在插值子区间内进行线性插值计算,得到频率补偿值。
插值计算方式还可以采用其他插值算法,发明人考虑到简化运算的需要,并对线性插值的结果以及其他插值运算的结果进行了比对。线性插值确定的频率补偿值可以满足频率误差的补偿要求。
步骤S208,使用频率补偿值对实测频率值进行补偿,得到与被测电流信号对应的输出频率值。补偿计算的方式可以为在实测频率值的基础上叠加频率补偿值,最终得到与被测电流信号对应的输出频率值。
相比于现有技术中预存电流的理论频率值,通过复杂的补偿算法进行误差补偿,本实施例的方法,成本大大降低,而且可靠性大大提升。
图3是根据本发明一个实施例的IF芯片10的数字补偿方法中测定误差标定值的示意图。该误差标定值的测定过程可以包括:
步骤S302,在补偿电流区间内选定若干个电流采集点,分别进行电流频率转换,得到多个实测频率值。以应用本实施例的一种具体IF芯片10为例进行介绍,该示例中选择0mA、0.1mA、0.2mA、0.3mA、0.4mA、0.5mA、0.6mA、0.8mA、1mA、1.5mA、2mA、3mA作为电流采集点。该示例仅仅提供了正向电流的电流采集点,本领域技术人员根据该示例得到正负向电流的电流采集点的处理方案。针对这些电流采集点进行频率转换,得到12个实测频率值,得到的测试结果如表1所示:
表1
图4是根据本发明一个实施例的IF芯片10的数字补偿方法中电流采集点的实测频率值的趋势线。在理想状态下,上述电流采集点的实测频率值应该处于一条斜线上,然而由于各种原因导致非线性,因此图4中的各测量点并不处于一条直线上。
步骤S304,对多个电流采集点的实测频率值进行线性拟合,得到拟合直线。在本实施例中可以选择使用最小二乘法的线性拟合方法将实测频率值拟合成拟合直线,上述示例中最终拟合出的方程为:y=16.9x-0.0933。
步骤S306,从拟合直线上确定给出多个电流采集点对应的频率值,得到期望频率值。例如第n个电流采集点的输入电流记为I(n),实测频率值记为F(n),对应的拟合直线上的期望频率值记为Fc(n)。
步骤S308,计算多个设定电流采集点各自的实测频率值与期望频率值的差值,得到误差标定值。也即第n个数据采集点的误差标定值Err(n)=F(n)-Fc(n)。误差标定值被存储后用于在实际转换过程中进行误差补偿。
一种误差补偿的具体算法可以为:根据设定电流采集点及其误差标定值对被测电流信号的大小进行插值计算,得到被测电流信号对应的频率补偿值。经过大量测试,可以认定误差在第n电流采样点到第n+1电流采样点之间是线性的关系。从而可以获取被测电流信号的大小所在的插值子区间,插值子区间由多个电流采集点对补偿电流子区间分割得到;使用被测电流信号的大小在其所在插值子区间内进行线性插值计算,得到频率补偿值。
也即在当被测电流信号的大小I(t)介于I(n)到I(n+1)之间时,可以通过线性差值得到I(t)的频率补偿值Err(t)=(Err(n+1)-Err(n))*(F(t)-F(n))/(F(n+1)-F(n))。因此可以根据实测的数据F(n),得到误差标定值Err(n)。将误差标定值Err(n)作为补偿电流子区间的边界值数据写入eFuse等片内存储器150。数字逻辑根据被测电流信号的大小判别所属的补偿电流子区间,就可以使用上述公式计算出频率补偿值Err(t),实现了线性度的提高。
为了节省存储空间,本实施例中只存储了Err(n)的信息,而避免存储F(n)。硬件设计实际使用理论值Fid(n),如0.1ma时,理论上F=1600hz。所以存储的是Fid对应的误差Err_id。实际上Fid(n)和F(n)的误差很小,可以近似认为Err_id也可以通过线性差值得到而对精度影响较小。假设Fid介于F(n)和F(n+1)之间,Err_id=(Err(n+1)-Err(n))*(Fid-F(n))/(F(n+1)-F(n)),所以无需额外的测试成本,我们可以通过已知的数据信息,就可以推算出Err_id。因此同时节省了存储空间,实现了低成本,实现了标定简单高效的IF补偿。也即本实施例的IF芯片10的数字补偿方法,利用线性插值计算得到频率补偿值Err(t)接近于理论误差Err_id的特点,通过简单的计算得到精确度高、线性度性能好的IF转换效果。
本实施例的IF芯片10及其数字补偿方法,利用预先存储于IF芯片10的片内存储器150中的误差标定值来确定被测电流信号的频率补偿值,使用频率补偿值对实测频率值进行补偿,得到与被测电流信号对应的输出频率值,并对频率补偿值的确定过程进行了优化和改进,片内存储空间占用小,成本低,使得IF芯片10的线性度性能大大提升,提高了可靠性。
至此,本领域技术人员应认识到,虽然本文已详尽示出和描述了本发明的多个示例性实施例,但是,在不脱离本发明精神和范围的情况下,仍可根据本发明公开的内容直接确定或推导出符合本发明原理的许多其他变型或修改。因此,本发明的范围应被理解和认定为覆盖了所有这些其他变型或修改。
Claims (10)
1.一种IF芯片的数字补偿方法,包括:
获取输入所述IF芯片的被测电流信号以及由所述IF芯片的转换单元对所述被测电流信号进行转换得到的实测频率值;
获取误差标定值,所述误差标定值预先存储于所述IF芯片的片内存储器中;
根据所述误差标定值确定所述被测电流信号对应的频率补偿值;以及
使用所述频率补偿值对所述实测频率值进行补偿,得到与所述被测电流信号对应的输出频率值。
2.根据权利要求1所述的方法,其中,在所述获取所述误差标定值的步骤之前还包括:
判断所述被测电流信号的大小是否属于预设的补偿电流区间;
若是,执行所述获取所述误差标定值的步骤。
3.根据权利要求2所述的方法,其中
所述误差标定值为所述补偿电流区间内多个设定电流采集点各自的实测频率值与期望频率值的差值。
4.根据权利要求3所述的方法,其中
所述期望频率值为多个所述电流采集点在拟合直线上对应频率值,其中所述拟合直线通过对多个所述电流采集点的所述实测频率值进行线性拟合得到。
5.根据权利要求4所述的方法,其中,所述根据所述误差标定值确定所述被测电流信号对应的频率补偿值的步骤包括:
根据所述设定电流采集点及其误差标定值对所述被测电流信号的大小进行插值计算,得到所述被测电流信号对应的频率补偿值。
6.根据权利要求5所述的方法,其中,所述根据所述设定电流采集点及其误差标定值对所述被测电流信号的大小进行插值计算的步骤包括:
获取所述被测电流信号的大小所在的插值子区间,所述插值子区间由多个所述电流采集点对所述补偿电流子区间分割得到;
使用所述被测电流信号的大小在其所在所述插值子区间内进行线性插值计算,得到所述频率补偿值。
7.根据权利要求2所述的方法,其中
在所述被测电流信号的大小超出属于预设的补偿电流区间的情况下,直接将所述实测频率值作为与所述被测电流信号对应的所述输出频率值。
8.根据权利要求2所述的方法,其中所述补偿电流区间为以电流零点为中心的数值区间。
9.根据权利要求1所述的方法,其中
所述片内存储器为电子熔丝存储器或者闪存存储器。
10.一种IF芯片,包括:
转换单元,用于将输入所述IF芯片的被测电流信号转换为实测频率值;
片内存储器,用于预存误差标定值;以及
补偿单元,配置成执行权利要求1至9中任一项所述的IF芯片的数字补偿方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010255294.8A CN111551771A (zh) | 2020-04-02 | 2020-04-02 | If芯片及其数字补偿方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010255294.8A CN111551771A (zh) | 2020-04-02 | 2020-04-02 | If芯片及其数字补偿方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111551771A true CN111551771A (zh) | 2020-08-18 |
Family
ID=71998207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010255294.8A Pending CN111551771A (zh) | 2020-04-02 | 2020-04-02 | If芯片及其数字补偿方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111551771A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112350672A (zh) * | 2020-11-19 | 2021-02-09 | 垣矽技术(青岛)有限公司 | 具有数字补偿功能的if芯片及其数字补偿方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040232960A1 (en) * | 2003-03-14 | 2004-11-25 | Stmicroelectronics S.R.L. | Phase-error-compensation techniques in a fractional-N PLL frequency synthesizer |
CN103837170A (zh) * | 2012-11-28 | 2014-06-04 | 常州大学 | 频率输出类传感器自动频率补偿电路及方法 |
CN105306056A (zh) * | 2014-07-28 | 2016-02-03 | 北京自动化控制设备研究所 | 一种电流频率转换电路的标度因数温度补偿方法 |
WO2019077059A1 (de) * | 2017-10-18 | 2019-04-25 | Liebherr-Copmponents Biberach Gmbh | Verfahren zum bestimmen der fehlspannung eines stromrichters sowie drehfeldmaschine mit fehlspannungskompensation |
-
2020
- 2020-04-02 CN CN202010255294.8A patent/CN111551771A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040232960A1 (en) * | 2003-03-14 | 2004-11-25 | Stmicroelectronics S.R.L. | Phase-error-compensation techniques in a fractional-N PLL frequency synthesizer |
CN103837170A (zh) * | 2012-11-28 | 2014-06-04 | 常州大学 | 频率输出类传感器自动频率补偿电路及方法 |
CN105306056A (zh) * | 2014-07-28 | 2016-02-03 | 北京自动化控制设备研究所 | 一种电流频率转换电路的标度因数温度补偿方法 |
WO2019077059A1 (de) * | 2017-10-18 | 2019-04-25 | Liebherr-Copmponents Biberach Gmbh | Verfahren zum bestimmen der fehlspannung eines stromrichters sowie drehfeldmaschine mit fehlspannungskompensation |
Non-Patent Citations (2)
Title |
---|
王海涛;黄革;: "一种高精度高稳定电流频率转换电路的设计", 电子世界, no. 16, pages 39 - 40 * |
赵彤等: "一类电流频率转换芯片的补偿", 《青岛科技大学学报(自然科学版)》 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112350672A (zh) * | 2020-11-19 | 2021-02-09 | 垣矽技术(青岛)有限公司 | 具有数字补偿功能的if芯片及其数字补偿方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7319418B2 (en) | Sensor with multiplex data output | |
CN106374923B (zh) | 一种高精度adc基准电压校准***及校准方法 | |
CN112688687B (zh) | 待测物理信息的获取方法、装置、计算机设备和存储介质 | |
US20120062403A1 (en) | Data processing device and data processing system | |
CN111551771A (zh) | If芯片及其数字补偿方法 | |
CN114189245A (zh) | Adc校准电路及其控制方法、存储介质 | |
US7002496B2 (en) | All-digital calibration of string DAC linearity using area efficient PWL approximation: eliminating hardware search and digital division | |
CN112649758A (zh) | 开路故障检测方法、装置、计算机设备 | |
CN110286257A (zh) | 电流检测方法及装置,电子设备及计算机可读存储介质 | |
CN113364461B (zh) | 一种待测芯片的模数转换校准方法及*** | |
CN115940951A (zh) | 模数转换器的校准方法 | |
Jin et al. | A digital self-calibration algorithm for ADCs based on histogram test using low-linearity input signals | |
CN112350672B (zh) | 具有数字补偿功能的if芯片及其数字补偿方法 | |
JPS6259492B2 (zh) | ||
CN113612478B (zh) | 一种adc按键电路校准方法、***、存储介质及按键电路 | |
CN211453929U (zh) | 一种参数检测电路 | |
JP2000049608A (ja) | Ad変換器およびad変換装置 | |
US7428474B2 (en) | Integrated circuit with self-proofreading function and measuring device using the same | |
US7091891B2 (en) | Calibration of analog to digital converter by means of multiplexed stages | |
CN116505947B (zh) | 模数转换器校准方法、装置、存储介质及芯片 | |
CN112596017B (zh) | 一种基于大数据的单相电能表智能校表方法 | |
JP3049852B2 (ja) | 逐次変換型ad変換器 | |
Woo et al. | Improving Performance of Current Sensor Chip Based on Multi-Parameter Compensation: Compensation & Decimation Filter for Digital Chip | |
CN117335799A (zh) | 一种用于模数转换器的功率检测*** | |
CN113659987A (zh) | 一种信号处理装置及其方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200818 |