CN111537799A - 一种串并联一体式谐波扰动注入阻抗扫频装置的拓扑***、控制方法及存储介质 - Google Patents

一种串并联一体式谐波扰动注入阻抗扫频装置的拓扑***、控制方法及存储介质 Download PDF

Info

Publication number
CN111537799A
CN111537799A CN202010433567.3A CN202010433567A CN111537799A CN 111537799 A CN111537799 A CN 111537799A CN 202010433567 A CN202010433567 A CN 202010433567A CN 111537799 A CN111537799 A CN 111537799A
Authority
CN
China
Prior art keywords
series
parallel
voltage
branch
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010433567.3A
Other languages
English (en)
Inventor
杨景刚
姜云龙
袁宇波
史明明
司鑫尧
张宸宇
刘瑞煌
袁晓冬
葛雪峰
苏伟
肖小龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
Electric Power Research Institute of State Grid Jiangsu Electric Power Co Ltd
Original Assignee
State Grid Corp of China SGCC
Electric Power Research Institute of State Grid Jiangsu Electric Power Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, Electric Power Research Institute of State Grid Jiangsu Electric Power Co Ltd filed Critical State Grid Corp of China SGCC
Priority to CN202010433567.3A priority Critical patent/CN111537799A/zh
Publication of CN111537799A publication Critical patent/CN111537799A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Filters And Equalizers (AREA)

Abstract

本发明公开了一种串并联一体式谐波扰动注入阻抗扫频装置的拓扑***、控制方法及存储介质，该***包括并联支路和串联支路，所述并联支路和串联支路分别用于注入扰动电流和扰动电压；所述并联支路由若干个半桥并联子模块或全桥并联子模块与一个电感串联构成；所述串联支路由电容和若干个串联子模块及一个电感串联的支路并联构成，所述串联子模块由稳压模块和全桥串联子模块级联构成。本发明能够同时进行两台被测装置的阻抗扫频实验，具有串联电压扰动注入和并联电流扰动注入两种功能，适用于各类阻抗特性的装置进行测试。

Description

一种串并联一体式谐波扰动注入阻抗扫频装置的拓扑***、 控制方法及存储介质
技术领域
本发明涉及直流试验装备领域，具体涉及一种串并联一体式谐波扰动注入阻抗扫频装置的拓扑***、控制方法及存储介质。
背景技术
柔性直流***中存在大量电力电子装置，通过研究各装置的阻抗频率特性，可对直流***的谐振机理进行精确地分析。现有的工程化扫频手段主要有两大类：一类是基于电力电子装置的控制器，结合半实物仿真平台搭建详细模型，通过仿真获取阻抗频率特性，但是该方***性依赖于装置参数的获取，且方案的实施依赖于装置厂家提供控制器接口参数。另一类是基于独立的阻抗扫频装置，向***中注入谐波扰动信号，直接测量装置的阻抗频率特性。
现有的阻抗测量装置分为并联电流谐波扰动注入型和串联电压谐波扰动注入型。电压扰动型通常需要通过变压器串入***方式实现扰动信号的注入，从而导致稳态工作时直流电流流入扰动注入装置，变压器易磁饱和，且测量装置不方便拆卸。电流扰动型存在扰动分配不均的问题。电流扰动的分配由***扰动两侧的阻抗唯一决定。对独立运行的DC/DC变换器进行输入阻抗测量时，源变换器为用于提供直流工作点的接近理想的直流电源，若采用电流并联注入法将使得电流几乎全部流入直流源从而导致测量失败。
发明内容
发明目的：为了克服现有技术中存在的阻抗测量装置功能单一，并联电流谐波扰动注入型不适合测量负载型装置，串联电压谐波扰动注入型不适用于测量电源型装置的不足，提供一种串并联一体式谐波扰动注入阻抗扫频装置的拓扑***及其控制方法，适用于各类阻抗特性的装置进行测试，提高测试实验效率，缩小装置体积。
技术方案：为实现上述目的，本发明提供一种串并联一体式谐波扰动注入阻抗扫频装置的拓扑***，包括并联支路和串联支路，所述并联支路和串联支路分别用于注入扰动电流和扰动电压；
所述并联支路由若干个半桥并联子模块或全桥并联子模块与一个电感串联构成；
所述串联支路由电容和若干个串联子模块及一个电感串联的支路并联构成，所述串联子模块由稳压模块和全桥串联子模块级联构成。
进一步的，所述半桥并联子模块由两个开关管以及储能电容组成。
进一步的，所述全桥并联子模块由四个开关管以及储能电容组成。
本发明提供一种串并联一体式谐波扰动注入阻抗扫频装置的控制方法，包括并联电流扰动注入控制过程和串联电压扰动注入控制过程，具体如下：
并联电流扰动注入控制：对于并联支路，将其子模块电容的平均电压作为电压外环反馈量，与预先给定的电压做差，经电压环PI控制器后与预先给定的扰动电流给定值相加，作为电流内环的给定值，将电流内环的给定值与并联支路的电感电流做差，经电流环PI控制器后得到并联支路子模块的电压调制信号；
串联电压扰动注入控制：对于串联支路，将串联支路电容的电压作为电压外环反馈量，与预先给定的扰动电压做差，经电压环PI控制器后作为电流内环的给定值，将电流内环的给定值与串联支路的电感电流做差，经电流环PI控制器后得到串联子模块的电压调制信号。
子模块的电压调制信号即为最终的电压调制信号。
有益效果：本发明与现有技术相比，具备如下优点：
1、能够同时进行两台被测装置的阻抗扫频实验，具有串联电压扰动注入和并联电流扰动注入两种功能，适用于各类阻抗特性的装置进行测试。
2、运行中可维持子模块电压稳定，无冷备用状态子模块，测试实验效率提高。
附图说明
图1为谐波扰动注入阻抗扫频装置的主电路拓扑示意图；
图2为半桥并联子模块拓扑示意图；
图3为全桥并联子模块拓扑示意图；
图4为串联子模块拓扑示意图；
图5为并联支路控制框图；
图6为串联支路控制框图；
图7为并联电流扰动注入下的扰动电流波形图；
图8为串联电压扰动注入下的扰动电压波形图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明。
如图1所示，本发明提供一种串并联一体式谐波扰动注入阻抗扫频装置的拓扑***，包括并联支路和串联支路，并联支路和串联支路分别用于注入扰动电流和扰动电压；并联支路由若干个半桥并联子模块或全桥并联子模块与电感L1串联构成；串联支路由电容和若干个串联子模块及电感L2串联的支路并联构成，所述串联子模块由稳压模块和全桥串联子模块级联构成
并联支路的子模块类型并不固定，可以由部分全桥子模块和部分半桥子模块混合组成。如图2所示，为半桥结构，也就是半桥并联子模块，由两个开关管Q1、Q2与储能电容组成。如图3所示，也可为全桥结构，也就是全桥并联子模块，由四个开关管Q1、Q2、Q3、Q4与储能电容组成。但不固定于一种子模块类型；本实施例中，并联支路由N个半桥子模块或全桥子模块SMa1～SMaN与一个电感串联构成。
如图4所示，串联子模块由稳压电路模块和全桥串联子模块级联构成，串联子模块的稳压电路模块采用三相可控整流模块或三相不控整流模块，各串联子模块的稳压电路模块的交流输入侧并联接交流电网，交流电经过多绕组移相变压器后经各模块的滤波器作为各整流模块输入，且整流模块的输出与全桥串联子模块间并联储能电容。本实施例中，串联支路由电容Ch和M个子模块SMb1～SMbM及电感L2串联的支路并联构成。
本实施例中利用上述串并联一体式谐波扰动注入阻抗扫频装置的拓扑***对被测设备的输出电压进行控制，其具体过程如下：
对于并联电流扰动注入控制：
对于并联支路，将其子模块电容的平均电压作为电压外环反馈量，与预先给定的电压做差，经电压环PI控制器后与预先给定的扰动电流给定值相加，作为电流内环的给定值，将电流内环的给定值与并联支路的电感电流做差，经电流环PI控制器后得到并联支路子模块的电压调制信号。如图5所示，本实施例采用电压外环、电流内环的串级控制结构。电流内环的控制方程为：
Figure BDA0002501388180000031
电流内环采用PI控制。式中，u1 *为并联支路子模块的调制电压，u1为被测设备1的输出电压，KP_i_1、KI_i_1为PI控制参数，iL1_ref为内环电流给定值，iL1为并联支路电感L1的电流。电压外环的控制方程为：
Figure BDA0002501388180000032
电压外环采用PI控制。式中，iharmonic_ref为扰动电流给定值，KP_u_1、KI_u_1为PI控制参数，uave_ref为并联支路子模块电容电压的给定值，uave为并联支路子模块电容电压的平均值。
对于串联电压扰动注入控制：
对于串联支路，将串联支路电容的电压作为电压外环反馈量，与预先给定的扰动电压做差，经电压环PI控制器后作为电流内环的给定值，将电流内环的给定值与串联支路的电感电流做差，经电流环PI控制器后得到串联子模块的电压调制信号。如图6所示，本实施例采用电压外环、电流内环的串级控制结构。电流内环的控制方程为：
Figure BDA0002501388180000041
电流内环采用PI控制。式中，u2 *为串联支路子模块的调制电压，uC为串联电容Ch的电压，KP_i_2、KI_i_2为PI控制参数，iL2_ref为内环电流给定值，iL2为串联支路电感L2的电流。电压外环的控制方程为：
Figure BDA0002501388180000042
电压外环采用PI控制。式中，KP_u_2、KI_u_2为PI控制参数，uharmonic_ref为扰动电压给定值。
本实施例中最终获取到并联电流扰动注入下的扰动电流波形以及串联电压扰动注入下的扰动电压波形，分别如图7和图8所示。
由图7可见，在电流扰动注入模式下，并联支路电流iL1的波形。实际输出500Hz扰动电流，峰值为16.37A。
由图8可见，在电压扰动注入模式下，串联电容电压uC的波形。实际输出500Hz扰动电压，峰值为2000V。
本实施例还提供一种串并联一体式谐波扰动注入阻抗扫频装置的控制***，该***包括网络接口、存储器和处理器；其中，网络接口，用于在与其他外部网元之间进行收发信息过程中，实现信号的接收和发送；存储器，用于存储能够在所述处理器上运行的计算机程序指令；处理器，用于在运行计算机程序指令时，执行上述共识方法的步骤。
本实施例还提供一种计算机存储介质，该计算机存储介质存储有计算机程序，在处理器执行所述计算机程序时可实现以上所描述的方法。所述计算机可读介质可以被认为是有形的且非暂时性的。非暂时性有形计算机可读介质的非限制性示例包括非易失性存储器电路(例如闪存电路、可擦除可编程只读存储器电路或掩膜只读存储器电路)、易失性存储器电路(例如静态随机存取存储器电路或动态随机存取存储器电路)、磁存储介质(例如模拟或数字磁带或硬盘驱动器)和光存储介质(例如CD、DVD或蓝光光盘)等。计算机程序包括存储在至少一个非暂时性有形计算机可读介质上的处理器可执行指令。计算机程序还可以包括或依赖于存储的数据。计算机程序可以包括与专用计算机的硬件交互的基本输入/输出***(BIOS)、与专用计算机的特定设备交互的设备驱动程序、一个或多个操作***、用户应用程序、后台服务、后台应用程序等。
本领域内的技术人员应明白，本申请的实施例可提供为方法、***、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。

Claims (6)

1.一种串并联一体式谐波扰动注入阻抗扫频装置的拓扑***，其特征在于：包括并联支路和串联支路，所述并联支路和串联支路分别用于注入扰动电流和扰动电压；
所述并联支路由若干个半桥并联子模块或全桥并联子模块与一个电感串联构成；
所述串联支路由电容和若干个串联子模块及一个电感串联的支路并联构成，所述串联子模块由稳压模块和全桥串联子模块级联构成。
2.根据权利要求1所述的一种串并联一体式谐波扰动注入阻抗扫频装置的拓扑***，其特征在于：所述半桥并联子模块由两个开关管以及储能电容组成。
3.根据权利要求1所述的一种串并联一体式谐波扰动注入阻抗扫频装置的拓扑***，其特征在于：所述全桥并联子模块由四个开关管以及储能电容组成。
4.一种串并联一体式谐波扰动注入阻抗扫频装置的控制方法，其特征在于：
对于并联支路，将其子模块电容的平均电压作为电压外环反馈量，与预先给定的电压做差，经电压环PI控制器后与预先给定的扰动电流给定值相加，作为电流内环的给定值，将电流内环的给定值与并联支路的电感电流做差，经电流环PI控制器后得到并联支路子模块的电压调制信号；
对于串联支路，将串联支路电容的电压作为电压外环反馈量，与预先给定的扰动电压做差，经电压环PI控制器后作为电流内环的给定值，将电流内环的给定值与串联支路的电感电流做差，经电流环PI控制器后得到串联子模块的电压调制信号。
5.一种串并联一体式谐波扰动注入阻抗扫频装置的控制***，其特征在于：所述***包括存储器和处理器；其中，
所述存储器，用于存储能够在所述处理器上运行的计算机程序指令；
所述处理器，用于在运行所述计算机程序指令时，执行权利要求4中所述的一种串并联一体式谐波扰动注入阻抗扫频装置的控制方法的步骤。
6.一种计算机存储介质，其特征在于：所述计算机存储介质存储有一种串并联一体式谐波扰动注入阻抗扫频装置的控制方法的程序，所述一种串并联一体式谐波扰动注入阻抗扫频装置的控制方法的程序被至少一个处理器执行时实现权利要求4中所述的一种串并联一体式谐波扰动注入阻抗扫频装置的控制方法的步骤。
CN202010433567.3A 2020-05-21 2020-05-21 一种串并联一体式谐波扰动注入阻抗扫频装置的拓扑***、控制方法及存储介质 Pending CN111537799A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010433567.3A CN111537799A (zh) 2020-05-21 2020-05-21 一种串并联一体式谐波扰动注入阻抗扫频装置的拓扑***、控制方法及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010433567.3A CN111537799A (zh) 2020-05-21 2020-05-21 一种串并联一体式谐波扰动注入阻抗扫频装置的拓扑***、控制方法及存储介质

Publications (1)

Publication Number Publication Date
CN111537799A true CN111537799A (zh) 2020-08-14

Family

ID=71977943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010433567.3A Pending CN111537799A (zh) 2020-05-21 2020-05-21 一种串并联一体式谐波扰动注入阻抗扫频装置的拓扑***、控制方法及存储介质

Country Status (1)

Country Link
CN (1) CN111537799A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112350603A (zh) * 2020-10-29 2021-02-09 四川大学 一种具有直流故障自清除能力的改进电容型mmc拓扑结构
CN113156214A (zh) * 2021-05-14 2021-07-23 西南交通大学 一种双模式扰动的宽频带阻抗测量方法及双模式扰动装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107121609A (zh) * 2017-05-22 2017-09-01 广西大学 一种基于prbs扰动注入的电网阻抗在线辨识方法及装置
CN108303590A (zh) * 2018-01-31 2018-07-20 湖南大学 基于mmc的兆瓦级宽频带阻抗测量装置及其控制方法
CN108918973A (zh) * 2018-07-20 2018-11-30 湖南大学 基于upqc的高精度阻抗测量装置及其切换控制方法
CN109459615A (zh) * 2018-10-19 2019-03-12 湖南大学 基于级联型多电平变换器的高压阻抗测量装置及控制方法
CN110108947A (zh) * 2019-05-09 2019-08-09 合肥工业大学 扰动混合注入的阻抗扫频控制方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107121609A (zh) * 2017-05-22 2017-09-01 广西大学 一种基于prbs扰动注入的电网阻抗在线辨识方法及装置
CN108303590A (zh) * 2018-01-31 2018-07-20 湖南大学 基于mmc的兆瓦级宽频带阻抗测量装置及其控制方法
CN108918973A (zh) * 2018-07-20 2018-11-30 湖南大学 基于upqc的高精度阻抗测量装置及其切换控制方法
CN109459615A (zh) * 2018-10-19 2019-03-12 湖南大学 基于级联型多电平变换器的高压阻抗测量装置及控制方法
CN110108947A (zh) * 2019-05-09 2019-08-09 合肥工业大学 扰动混合注入的阻抗扫频控制方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112350603A (zh) * 2020-10-29 2021-02-09 四川大学 一种具有直流故障自清除能力的改进电容型mmc拓扑结构
CN113156214A (zh) * 2021-05-14 2021-07-23 西南交通大学 一种双模式扰动的宽频带阻抗测量方法及双模式扰动装置
CN113156214B (zh) * 2021-05-14 2022-04-01 西南交通大学 一种双模式宽频扰动装置及控制方法

Similar Documents

Publication Publication Date Title
Bouafia et al. Fuzzy-logic-based switching state selection for direct power control of three-phase PWM rectifier
US7768805B2 (en) Clean input UPS with fast rectifier control and improved battery life
Wu et al. AC impedance modeling of modular multilevel converters and two-level voltage-source converters: Similarities and differences
CN111537799A (zh) 一种串并联一体式谐波扰动注入阻抗扫频装置的拓扑***、控制方法及存储介质
CN105391313A (zh) 一种模块化多电平换流器的控制方法
Mohamed et al. Classical methods and model predictive control of three-phase inverter with output LC filter for UPS applications
Biagini et al. Improved dead beat control of a shunt active filter for aircraft power systems
CN111505439A (zh) 一种直流***用阻抗扫频装置及其控制方法、存储介质
CN106774585A (zh) 一种输出电压调节装置及方法
CN110212800B (zh) 基于模型预测控制的模块化多电平换流器通用控制方法
CN105656335A (zh) 三电平逆变器控制电路
Cho et al. Three phase sine wave voltage source inverter using the soft switched resonant poles
Pahlevaninezhad et al. Sensorless control of a boost PFC AC/DC converter with a very fast transient response
Mohamed et al. Model predictive control-a simple and powerful method to control UPS inverter applications with output LC filter
CN111537794B (zh) 一种三端口阻抗扫频装置的拓扑***、控制方法及存储介质
Heydari et al. Multi-resonant dual loop control of stand-alone four-leg inverter for microgrids applications
Rojas et al. Simulation of the model, design and control of a current source inverter with unipolar SPWM modulation
US20160113068A1 (en) Radio frequency heating apparatus using direct-digital radio frequency power control and fine-tune power control
Satputaley et al. A new 5-level transistor clamped H-bridge topology for DVR with repetitive controller
TWI416853B (zh) A New Type of Curved Winding Transformer in a Multi-Stage Voltage Source Converter System and Using a Special Harmonic Elimination Strategy
Arab et al. Power quality enhancement in single phase energy distribution systems using DQ optimal control
Patjoshi et al. Real time implementation of sliding mode based direct and indirect current control techniques for shunt active power filter
CN111697836A (zh) 一种单相电力电子变压器及其控制方法
CN103633861B (zh) 一种空间矢量脉宽调制的调节方法、装置及***
CN117452095A (zh) 大功率电力电子装置功率运行试验装置、控制方法及***

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200814