CN111526104B - 具有分布式算术架构的按需前馈均衡器和方法 - Google Patents

具有分布式算术架构的按需前馈均衡器和方法 Download PDF

Info

Publication number
CN111526104B
CN111526104B CN202010079964.5A CN202010079964A CN111526104B CN 111526104 B CN111526104 B CN 111526104B CN 202010079964 A CN202010079964 A CN 202010079964A CN 111526104 B CN111526104 B CN 111526104B
Authority
CN
China
Prior art keywords
level
digital words
bypass flag
equalization processing
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010079964.5A
Other languages
English (en)
Other versions
CN111526104A (zh
Inventor
K·S·伦加拉詹
V·A·鲁帕雷里亚
P·S·S·雷迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell Asia Pte Ltd
Original Assignee
Marvell Asia Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell Asia Pte Ltd filed Critical Marvell Asia Pte Ltd
Publication of CN111526104A publication Critical patent/CN111526104A/zh
Application granted granted Critical
Publication of CN111526104B publication Critical patent/CN111526104B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H04L25/03076—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure not using decision feedback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本公开涉及具有分布式算术架构的按需前馈均衡器和方法。公开了一种基于功率优化的分布式算术(DA)的前馈均衡器(FFE)，其执行数据样本的按需均衡处理。具体地，数据流由数字字表示，其指示传输介质上的抽头处的信号水平。筛选器将公式应用于所选择的抽头，而不是所有抽头(例如，应用于与当前数据样本相对应的主游标抽头，并将其应用于与紧跟的先前和后续的数据样本相对应的特定的前游标和后游标抽头)以确定当前数据样本(应指示特定的两位符号)在传输期间是否已降级到需要进行均衡处理的点。如果是，则将旁路标志设置为第一水平，以便对数据样本进行均衡处理。如果否，则将旁路标志设置为第二水平，以便旁路该处理。还公开了一种相应的方法。

Description

具有分布式算术架构的按需前馈均衡器和方法
技术领域
本发明涉及用于数据链路接收器的前馈均衡器(FFE)，并且更具体地，涉及一种针对降低的功耗而优化的FFE配置以及相应的前馈均衡方法。
背景技术
前馈均衡器(FFE)通常被并入诸如4级脉冲幅度调制(PAM-4)数据接收器的数据链路接收器(RX)中，以校正信号降级。具体地，本领域技术人员将认识到，PAM-4信号包括脉冲调制的四个不同的水平(即，在不同电压水平下的四个脉冲幅度)，并且被用于传达信息。四个不同的幅度水平中的每个幅度水平对应于不同的两位符号(即00、01、10和11)。数据链路发射器(TX)在给定的位周期(T)(此处也称为符号周期)中传输两位符号，实际上表示并行传输两个数据位，因此数据传输速率相对于PAM-2有效提高了一倍(也称为不归零或NRZ传输)。图1A是电压图，图示了示例性PAM-4信号，其中最低电压水平(即电压水平1)表示两位符号00，紧接最低电压水平(即电压水平2)表示2位符号-位符号01，紧接最高电压水平(即电压水平3)表示两位符号10，以及最高电压水平(即电压水平4)表示两位符号11。图1B是来自TX的PAM-4输出信号的示例性“眼图”。如图所示，该PAM-4输出信号在位周期(T)内包括三个竖直堆叠的椭圆形无信号区域(在本文中称为“眼图”)以及在椭圆形之上和之下的四个不同水平的脉冲调制地区。这些包括在图中的中点(A000)下方的两个脉冲调制水平AN100和AN033，并且分别表示两位符号00和01；以及在A000上方的两个脉冲调制级AP033和AP100，分别表示两位符号10和11。
然而，PAM-4信号在传输期间特别容易受到噪声降级的影响。图1C图示了在RX处的信号损失，这通过眼图内的“眼图”的闭合来证明(即，椭圆形区域的尺寸减小)。更具体地说，图2A图示了示例性的传输脉冲(在本文中称为脉冲响应)，其表示两位符号。图2B示出了在传输期间如何冲刷该脉冲响应，使得每个接收到的两位符号的信号水平被先前接收到的两位符号和随后接收到的两位符号的信号水平破坏。
因此，在PAM-4接收器(RX)内，接收到的PAM-4信号将首先由模拟前端(AFE)处理，该模拟前端可以包括但不限于放大器和连续时间线性均衡器(CTLE)。此外，AFE的输出将通过模数转换进行数字化，然后使用前馈均衡器(FFE)进行均衡，该前馈均衡器通过减少拖尾来校正信号损失(如图2C所示)，然后重新打开“眼图”(如图1D所示)。具体地，为了校正当前数据样本的信号丢失，该信号样本应该表示特定的传输的两位符号，并且从传输介质上的主游标抽头捕获，FFE会查看在其他抽头处捕获的数据样本，尤其是在当前数据样本之前和之后捕获的数据样本(即，查看来自主游标抽头两侧的前游标和后游标抽头的数据样本)并应用通过通道评估算法较早确定的适当校正，同时运行标准的训练序列。这些校正包括由信道评估算法确定的与当前数据样本之前和之后的每个数据样本相对应的信道系数。在将前游标和后游标数据样本应用于主游标抽头的当前数据样本时，对系数加权校正会导致符号间干扰的消除或减少(即，来自相邻两位符号之间的拖尾效应)(及时))。因此，将与FFE之前的模拟水平相对应的当前数据样本的数字值(即，由当前数据样本指示的两位符号)校正为新值，该新值理想地表示在补偿通道之后的正确数字值脉冲反应。尽管当前可用的FFE体系结构适合于在接收器内执行所需的均衡过程，但实现设备尺寸缩放，功率优化和更快的运行速度的改进和/或修改通常被考虑是期望的。
发明内容
鉴于前述内容，本文公开了基于功率优化的分布式算术(DA)的前馈均衡器(FFE)的实施例。FFE实施例被配置为仅在必要时(即，按需)对来自输入数据流的数据样本执行基于DA的前馈均衡处理，以节省功率。为此，FFE可以包括筛选器(即筛选逻辑块)。筛选器可以实时评估数据样本(应该表示一个特定的传输的两位符号)，以确定是否需要进行均衡处理。具体而言，数据流可以由多个数字字表示，这些数字字指示传输介质上不同抽头处的不同信号水平。筛选器可以应用一组公式来分析所选择的数字字，尤其是表示至少在主游标抽头(对应于所讨论的数据样本，也称为“当前数据样本)、第一前游标抽头(对应于紧接在前的数据样本)和第一后游标抽头(对应于紧接在后的数据样本)，以确定当前数据样本在传输期间是否降级到需要均衡处理的点。如果是这样，则筛选器可以将旁路标志设置为第一水平，以使当前数据样本自动经过基于DA的前馈均衡处理。如果不是，则筛选器可以将旁路标志设置为第二水平，以便旁路均衡处理。由于基于DA的前馈均衡处理仅按需执行，因此所公开的DA架构可实现显着的功耗节省。本文还公开了相应的基于功率优化的分布式算术(DA)的前馈均衡方法的实施例。
更具体地，本文公开的功率优化的分布式算术(DA)前馈均衡器(FFE)的每个实施例可以包括重定时器，该重定时器以连续的单位间隔(UI)从模数转换器接收数字字。数字字可以表示传入的数据流，并且可以指示传输介质上不同抽头处的不同信号水平。重定时器可以将数字字的群组保持并随后转发到一个或多个地址生成器，以在必要时在随后的按需均衡处理期间使用。每个FEE还可包括一个筛选器(即筛选逻辑块)，该筛选器可实时评估数据流中的当前数据样本，以确定该数据样本(应表示特定的传输的两位符号)在传输过程中是否降级到需要均衡处理的点。具体地，筛选器可以分析(即，向其应用一组公式)所选择的数字字中的至少一个数字单词，该数字字至少包括表示主游标抽头(对应于所讨论的数据样本，也称为作为当前数据样本)、第一前游标前抽头(对应于数据流中紧跟在前的数据样本)和第一侯游标后抽头(对应于数据流中紧跟在后的数据样本)上的信号水平的数字字。根据此评估过程的结果，筛选器可以将旁路标志设置为第一水平或第二水平。每个FFE可以进一步包括基于DA的前馈均衡处理块。将旁路标志设置为第一水平可以导致(即，可以触发)基于DA的前馈均衡处理块对当前数据样本进行基于DA的前馈均衡处理。将旁路标志设置为第二水平可以使当前数据样本的基于DA的前馈均衡处理被旁路。
应当注意，当旁路当前数据样本的基于DA的前馈均衡处理时(即，当旁路标志处于第二级时)，可以使用固定值寄存器将固定值数字***到在DA架构的下游添加附加逻辑中。该固定值数字字可以对应于当前数据样本的预定可接受的4级脉冲幅度调制(PAM-4)信号水平(即，它可以对应于数据信号所属的特定PAM-4信号水平)并且可以***到附加逻辑中以方便后续信号处理。
应该理解，DA FFE的实施例通常将包括多个DA FFE切片(如上所述配置)，其并行操作(例如，以处理来自较大的一组ADC内的基本重叠子集的数字转换器(ADC)的模拟信号的数字输入的不同群组)。另外，在DA FFE切片内，基于DA的前馈处理块可以包括多个处理部分，以允许并行处理由重定时器在该DA FFE切片中接收的的数字字的相对较小的群组(例如，来自较低阶抽头和较高阶抽头)。
例如，在一个特定实施例中，DA FFE可包括十六个DA FFE切片，其并行操作以处理的数字字的十六个不同群组(例如，来自较大组的三十二个ADC 0-32内的十六个基本重叠的子组的ADC)。一个切片可以从ADC 0-15接收和处理数字字，另一切片可以从ADC 1-16接收和处理数字字，另一切片可以从ADC 2-17接收和处理数字字，依此类推。另外，每个切片可以包括基于DA的前馈均衡处理块，其包括第一处理部分和第二处理部分。第一处理部分可以包括第一地址生成器和一组分布式算术查找表(LUT)，以用于处理表示数据流较低阶部分并指示在传输介质上的第一次的八个抽头处采样的并由第一次的八个ADC转换为数字的模拟信号水平的那些数字字(即较低阶的抽头)。第二处理部分可以包括第二地址生成器和第二组DA LUT，以用于处理表示数据流的较低阶部分并指示在传输介质上的下一次的八个抽头处采样的并由下一次的八个ADC转换为数字的模拟信号水平的那些数字字(即较高阶的抽头)。
在这种情况下，每个切片可以包括重定时器，其以连续UI从十六个ADC接收数字字。重定时器可以在接收到数字字之前一直保持这些数字字，直到接收到来自第一次的八个ADC的第一次的八个数字字，然后可以将这些第一次的八个数字字转发到第一地址生成器，以用于在必要时在在第一处理部分中进行随后的按需均衡处理期间使用。重定时器可以在接收到数字字时再次保持它们，直到接收到来自下一次的八个ADC的下一次的八个数字字为止，然后可以将下一次的八个数字字转发到第二地址生成器，以用于在必要时在在第二处理部分中进行随后的按需均衡处理期间使用。
该切片还可以包括筛选器(即筛选逻辑块)，该筛选器实时评估数据流中的当前数据样本，以确定该数据样本(它应表示特定的已传输的两个数字，比特符号)在传输期间是否降级到需要均衡处理的点。具体地，筛选器可以分析(即，向其应用一组公式)所选择的数字字中的至少一个数字字，该数字字至少包括表示主游标抽头(对应于所讨论的数据样本，也称为作为当前数据样本)、第一前游标前抽头(对应于数据流中紧跟在前的数据样本)和第一侯游标后抽头(对应于数据流中紧跟在后的数据样本)上的信号水平的数字字。根据此评估过程的结果，筛选器可以将旁路标志设置为第一水平或第二水平。每个FFE可以进一步包括基于DA的前馈均衡处理块。将旁路标志设置为第一水平可以导致(即，可以触发)基于DA的前馈均衡处理块对当前数据样本进行基于DA的前馈均衡处理。将旁路标志设置为第二水平可以使当前数据样本的基于DA的前馈均衡处理被旁路。
再次，应注意，当旁路当前数据样本的基于DA的前馈均衡处理时(即，当旁路标志处于第二水平时)，固定值寄存器可用于将固定值数字字值***到DA架构下游的附加逻辑中。该固定值数字字可以对应于当前数据样本的预定可接受的4级脉冲幅度调制(PAM-4)信号水平(即，它可以对应于数据信号所属的特定PAM-4信号水平)并且可以***到附加逻辑中以方便后续信号处理。
本文还公开了基于功率优化的分布式算术(DA)的前馈均衡方法的实施例。通常，该方法可以包括：通过前馈均衡器(FFE)的重定时器以连续的UI从模数转换器(ADC)接收数字字。数字字可以表示传入的数据流，并且可以指示传输介质上不同抽头处的不同信号水平。该方法可以进一步包括使用重定时器来将数字字的群组保持并随后转发到一个或多个地址生成器上，以在必要时在随后的基于按需DA的前馈均衡处理期间使用。该方法可以进一步包括：通过FFE的筛选器(即，筛选逻辑块)实时评估数据流中的当前数据样本，以确定该数据样本(应该表示特定的已传输的两位符号)在传输期间是否降级到需要均衡处理的点。具体地，该方法可以包括使用筛选器来分析(即，向其应用一组公式)所选择的数字字中的至少一个，这些数字单词至少包括表示主游标抽头(对应于所讨论的数据样本，也称为作为当前数据样本)、第一前游标前抽头(对应于数据流中紧跟在前的数据样本)和第一侯游标后抽头(对应于数据流中紧跟在后的数据样本)上的信号水平的数字字。该方法可以进一步包括由筛选器基于结果将旁路标志设置为第一水平或第二水平。当将旁路标志设置为处于第一水平时，可以通过基于DA的前馈均衡处理模块执行数据样本的基于分布式算术(DA)的前馈均衡处理。当将旁路标志设置为处于第二水平时，可以旁路数据样本的基于DA的前馈均衡处理。
应当注意，该方法还可以包括：当旁路当前数据样本的基于DA的前馈均衡处理时(即，当旁路标志处于第二水平时)，使用固定值寄存器将固定值数字字***到DA架构下游的附加逻中。该固定值数字字可以对应于当前数据样本的预定可接受的4级脉冲幅度调制(PAM-4)信号水平(即，它可以对应于数据信号所属的特定PAM-4信号水平)并且可以***到附加逻辑中以方便后续信号处理。
附图说明
通过以下参考附图的详细描述将更好地理解本发明，这些附图不一定按比例绘制，并且其中：
图1A是图示了示例性的4级脉冲幅度调制(PAM-4)信号的信号水平的电压图；
图1B是图示了示例性PAM-4信号的眼图；
图1C是图示了示例性降级的PAM-4信号的眼图；
图1D是图示了示例性经校正的PAM-4信号的眼图；
图2A图示了示例性传输脉冲；
图2B图示了由于符号干扰而导致的示例性传输脉冲损坏；
图2C图示了示例性经校正的传输脉冲；
图3是图示了示例性前馈均衡器的示意图；
图4是图示了基于功率优化的分布式算术(DA)的前馈均衡器(FFE)的实施例的示意图；
图5是图示了基于功率优化的分布式算术(DA)的前馈均衡器(FFE)的特定实施例的示意图；
图6是图示了基于功率优化的分布式算术(DA)的前馈均衡方法的示意图；
图7A-7B图示了在眼图内的限定椭圆形状；和
图8A-8B图示了在图中的、包括误差的裕度的扩展椭圆形状。
具体实施方式
如上所述，4级脉冲幅度调制(PAM-4)信号在传输期间特别容易受到噪声降级的影响。因此，在PAM-4接收器(RX)内，接收到的PAM-4信号将首先由模拟前端(AFE)处理，该模拟前端可以包括但不限于放大器和连续时间线性均衡器(CTLE)。此外，AFE的输出将通过模数转换进行数字化，然后使用前馈均衡器(FFE)进行均衡，该前馈均衡器通过减少拖尾来校正信号损失(如图2C所示)，然后重新打开“眼图”(如图1D所示)。具体地，为了校正当前数据样本的信号丢失，该信号样本应该表示特定的传输的两位符号，并且从传输介质上的主游标抽头捕获，FFE会查看在其他抽头处捕获的数据样本，尤其是在当前数据样本之前和之后捕获的数据样本(即，查看来自主游标抽头两侧的前游标和后游标抽头的数据样本)并应用通过通道评估算法较早确定的适当校正，同时运行标准的训练序列。因此，将与FFE之前的模拟水平相对应的当前数据样本的数字值(即，由当前数据样本指示的两位符号)校正为新值，该新值理想地表示在补偿通道之后的正确数字值脉冲反应。
图3图示了示例性模拟FFE 300，其采用了有限脉冲响应(FIR)滤波器。FIR滤波器包括n级延迟线310，其使接收的模拟信号连续地通过延迟元件3011-n。在每个延迟元件3011-n之前和之后的延迟线310上的抽头3020-n馈入相应的乘法器3030-n。每个乘法器3030-n将接收到的数据乘以相应的抽头权重A0-n(也称为抽头系数或滤波器系数)以获得部分乘积。抽头权重被预先确定以补偿脉冲响应，并通过对偶来补偿频率响应。然后将乘积馈入下游加法器逻辑(包括一个或多个加法器304)，并且FIR滤波器的输出是乘积的和。换句话说，FIR滤波器(即，FFE)的输出是一系列n+1乘法和累加(MAC)运算的结果。
最近已经开发了分布式算术(DA)FFE，它们可以执行相同的FIR滤波器功能，但是通过将抽头处的信号水平从模拟转换为数字，然后以数字方式进行处理，从而以更节省时间的方式进行。具体来说，在采用DA FFE的RX中，接收到的模拟信号由AFE处理，然后由模数转换器(ADC)数字化。ADC以连续的单位间隔(UI)输出数字字，这些数字字表示不同抽头处的信号水平。MAC操作不是实时执行的。取而代之的是，将MAC操作的所有可能结果(即部分乘积值的预先计算出的总和)存储在一个或多个分布式算术(DA)查找表中，并使用LUT地址进行访问，这些地址是使用来自ADC的数字字而被生成。由一个或多个加法器将从DA LUT获取的部分乘积值的总和相加，以生成输出，该信号在经过数字域中的任何进一步处理之前，已针对信号损失进行了校正。尽管当前可用的FFE体系结构适合于在接收器内执行所需的均衡过程，但是通常认为需要实现设备尺寸缩放、功率优化和更快的操作速度的改进和/或修改。
鉴于前述内容，本文公开了基于功率优化的分布式算术(DA)的前馈均衡器(FFE)的实施例。FFE实施例被配置为仅在必要时(即，按需)对来自输入数据流的数据样本执行基于DA的前馈均衡处理，以节省功率。为此，FFE可以包括筛选器(即筛选逻辑块)。筛选器可以实时评估数据样本(应该表示一个特定的传输的两位符号)，以确定是否需要进行均衡处理。具体而言，数据流可以由多个数字字表示，这些数字字指示传输介质上不同抽头处的不同信号水平。筛选器可以应用一组公式来分析所选择的数字字，尤其是表示至少在主游标抽头(对应于所讨论的数据样本，也称为“当前数据样本)、第一前游标抽头(对应于紧接在前的数据样本)和第一后游标抽头(对应于紧接在后的数据样本)，以确定当前数据样本在传输期间是否降级到需要均衡处理的点。如果是这样，则筛选器可以将旁路标志设置为第一水平，以使当前数据样本自动经过基于DA的前馈均衡处理。如果不是，则筛选器可以将旁路标志设置为第二水平，以便旁路均衡处理。由于基于DA的前馈均衡处理仅按需执行，因此所公开的DA架构可实现显着的功耗节省。本文还公开了相应的基于功率优化的分布式算术(DA)的前馈均衡方法的实施例。
图4总体上示出了具有功率优化的分布式算术(DA)架构的前馈均衡器(FFE)400的公开实施例。FFE 400可以合并到接收器(RX)，尤其是4级脉冲幅度调制(PAM-4)数据接收器中，以校正构成接收到的PAM-4信号的数据流的信号降级。RX可以包括模拟前端(AFE)，该模拟前端接收从发射器(TX)发射的模拟信号，并且该模拟前端可以包括但不限于放大器和一个连续时间线性均衡器(CTLE)，该放大器最初处理接收到的PAM-4信号。RX还可以包括模数转换器(ADC)，该模数转换器将在传输介质上不同抽头处采样的信号水平从模拟转换为数字，并将标准二进制格式的数字字输出到FFE 400，该数字字表示数据流并指示不同抽头处的不同信号水平。
FFE 400可以包括但不限于重定时器402，基于分布式算术(DA)的前馈均衡处理块430以及在处理块430下游的附加逻辑460以启用基于DA的馈送对来自数据流的数据样本进行正向均衡处理。另外，FFE 400可以包括筛选器490，固定值寄存器470和附加时钟功能(未示出)，以使得能够绕过基于DA的前馈均衡处理(如果/当确定当前数据样本时)。不需要更正)。
重定时器402可以具有输入401，其以连续的单位间隔(UI)从ADC接收数字输入(例如，N位数字字)。这些数字字可以表示传入的数据流，并且可以指示传输介质上不同抽头处的不同信号水平。重定时器402可以被配置为捕获并保持接收到的数字字，直到采样(即保持)一些预定数目的数字字为止。一旦已捕获并保持了预定数目的数字字，重定时器402便可以将它们作为群组转发到处理块430，以在必要时在随后的基于请求的基于DA的前馈均衡处理中使用(详情如下)。
本领域技术人员将认识到，数据流中的每个当前数据样本(在本文中也称为所讨论的数据样本或主游标数据样本)表示两位符号，并在传输介质上的主游标抽头处捕获。此外，每个当前数据样本的数字值可能会受到数据流内在其之前或之后的、并且在传输介质上的前游标和后游标抽头处捕获那些数据样本(在本文中称为前游标和后游标数据样本，分别并且一起作为相邻数据样本)的影响(该影响在样本之间可变)。该影响(在本文中也称为符号干扰)将通过信道的脉冲响应来指示。为了补偿此符号对数据流中当前数据样本的干扰，基于DA的FFE将预先计算的加权校正(例如，幅度和极性)应用于前游标和后游标数据样本，从而校正当前数据样本的数字值，以便它准确反映所传输的两位符号。用于每个相邻数据样本的权重在本领域中通常被称为抽头系数。抽头系数用数字表示，并存储在寄存器中。最高权重将用于与当前数据样本最接近的相邻数据样本，并且权重将针对在时间上(按到达顺序)从当前数据样本中移除的数据样本减少。
在所公开的FFE400中，筛选器490(即，筛选逻辑块)可以配置为实时评估数据流中的当前数据样本，以确定该数据样本(应表示特定的已传输两位符号)在传输期间由于来自相邻数据样本(即，数据流中之前和之后的数据样本)的干扰，是否降级到需要均衡处理的点。具体地，筛选器490可以捕获并分析并且具体地将一组公式应用于转发到处理块430的所选择的数字字，并且基于结果，筛选器490可以将旁路标志492设置为第一水平或第二水平中。所选择的数字字中的一个数字字可以是例如表示至少主游标抽头(其对应于所讨论的数据样本，在此也称为数据流中的当前数据样本)、第一前游标抽头(对应于数据流中紧接在前的数据样本)和第一后游标抽头(对应于数据流中紧接在后的数据样本)上的信号水平的数字字。如图2B所示，这些抽头包括主游标抽头0(与当前数据样本相对应)，在主游标抽头0之前的多个前游标抽头(例如-3至-1)和在主游标抽头0之后的多个后游标抽头(例如，1-12)。第一前游标抽头-1是紧接在主游标敲击0之前的抽头，而第一后游标抽头1是在主游标抽头0之后的抽头。数字字中的所选择的数字字表示附加信号水平(例如，第二前游标抽头-2和第二后游标抽头2上的信号水平)。
具体地，可以由筛选器490使用所选择的数字字，使用最优PAM-4信号中的针对椭圆形状(即，针对眼的图案)的限定尺寸(包括每个限定椭圆形状内的误差裕度)来执行分析过程，并进一步使用其他输入491，例如与所选择的数字字相关联的抽头的抽头系数(例如，主游标、第一前游标和第一后游标抽头的抽头系数)，以便对一子组的公式(将在下面更详细地讨论)求解。通过求解一组公式(考虑与所选择的数字字相关联的、至少包括主游标抽头，第一前游标抽头和第一次游标后抽头的抽头上的信号水平的幅度和极性)，筛选器490可以确定当前数据样本相对于最佳PAM-4信号的限定椭圆形状落在何处，从而确定是否需要进行均衡处理。
具体地，评估当前数据样本的幅度和极性，以确定在基于DA的前馈均衡处理块430进行的任何后续均衡处理期间，当前数据样本是否将受到显著大的加权校正，并且如果不是，则还评估相邻数据样本(即，第一前游标数据样本和第一后游标数据样本)的大小和极性，以确定在通过基于DA的前馈均衡处理块430进行后续均衡处理期间所需要的、其各自的加权校正之和是否将相对较小。
针对当前数据样本的大的加权校正指示当前数据样本被降级到落在最佳PAM-4信号的限定椭圆形状中的一个限定椭圆形状之内的点，因此需要均衡处理，特别是由均衡处理块进行的校正，以确保其准确表示在数据流中传输的特定两位符号。相邻数据样本的加权校正的相对较小的总和表示当前数据样本仅略微降级(如果有的话)，使得落在最佳PAM-4信号的限定椭圆形状附近，接近预期PAM-4信号水平(例如，AN100，AN033，AP033或AP100)，并且因此不需要均衡处理，尤其不需要均衡处理模块进行校正，以确保它准确表示在A100内传输的特定两位符号数据流。
基于该确定，筛选器490可以将旁路标志492设置为第一水平(例如，“1”或“高”)或第二水平(例如，“0”或“低”)。具体地，当结果指示当前数据样本落入限定椭圆形状中的一个限定椭圆形状内(即，在顶部和底部或底部和顶部之间)时，筛选器490可以将旁通标志492设置为第一水平，使得均衡处理(即，由基于DA的前馈均衡处理块430进行校正)被保证，当结果指示当前数据样本落在或近似落在限定椭圆形状之外的所需信号水平处时，筛选器490可以将旁通标志492设置为第二水平，使得均衡处理(即，由基于DA的前馈均衡处理块430进行校正)不被保证。
在任何情况下，将旁路标志492设置在第一水平处可以使处理块430执行当前数据样本的基于分布式算术(DA)的前馈均衡处理的，而将旁路标志492设置在第二水平处可以使当前数据样本的基于DA的前馈均衡处理被旁路。因此，仅当旁路标志492被设置在第一水平处时，才将访问针对(多个)查找表的逻辑块，并且在处理块430内操作的计算机逻辑(例如，(多个)加法器)输出新的数据值(例如，部分乘积值的总和及其总和)，从而使处理块430能够针对DA方程输出新的解(即，新的输出数据值455)，其校正当前数据样本，使其更准确地反映出特定传输的两位符号的值。当当前数据样本的基于DA的前馈均衡处理被旁路时(即，当旁路标志492被设置为在第二水平处时)，针对查找表和计算机逻辑的访问逻辑块(例如，在处理块430内操作的(一个或多个)加法器将不会输出新的数据值，因此，处理块430将不会输出DA方程的新解(即，输出数据值455，其对应于之前的数据样本将保持不变)。在这种情况下(即，当旁路标志处于第二水平并且没有新的解决方案输出时)，固定值寄存器470可以自动选择(例如，通过复用器)并将固定值数字字471***附加逻辑460中(例如，***截断逻辑中)，该附加逻辑在DA架构的下游(即，处理块430的下游)。所选的固定值数字字471将是DA方程的可接受的解值(否则将由处理块430求解)。具体地，所选固定值数字字471可以表示与所传输的两位符号相对应的四个PAM-4信号水平中的所选择的一个信号水平，如由当前数据样本的大小和极性所指示。也就是说，固定值数字字可以表示两位符号00在AN100处的信号水平，两位符号01在AN033处的信号水平，两位符号10在AP033处以及两位符号11在AP100处的信号水平。
通过将旁路标志设置为第二水平，当认为这样的处理是不必要的时，FFE 400避免了基于功耗的基于DA的前馈均衡处理。例如，可以将旁路标志馈送到访问逻辑块内的复用器，该访问逻辑块用于从处理块430内的(多个)查找表访问部分乘积值的总和，并且取决于标志级别，可以中止部分乘积值的新和的采集和求和，并由此将来自处理块430的输出数据值455保持恒定(即冻结)，来自处理块430的输出数据值455被馈入下游逻辑。备选地，旁路功能可以通过将先前的数据作为多路复用器的输入环回，而将旁路标志作为对多路复用器的控制输入，来将数据冻结为计算逻辑中的数据的先前值。在任何情况下，作为结果，避免了处理块430内的所有切换活动，并且减少了切换功率消耗。
应当注意，当旁路信号处于第二水平时，保持输出数据值455恒定(即，冻结输出数据值)可以进一步通过停止时钟信号而被促进，该时钟信号控制处理块430的定时。例如，时钟电路可以配置有时钟转变跳过功能。这样的时钟电路在本领域中是众所周知的，因此，已经从该说明书中省略了细节，以便允许读者专注于所公开实施例的显着方面。无论如何，利用这样的时钟电路，可以将时钟信号馈送到处理块430。当旁路标志492处于第二水平时，可以触发时钟转变跳过功能，并且因此，时钟信号可以将其冻结到馈送给处理块430的寄存器中，从而扩展时钟的当前状态，并停止处理块430内的所有时钟信号控制的处理(例如，切换等)，并节省功率。
应当注意，如上所述和下面更详细地讨论，可以使用限定椭圆形状内的误差裕度来确定是否应当执行DA均衡处理。该误差裕度的大小可以调整(即可调)，以平衡降低功耗与保守性(例如，阈值误码率，尤其是最大可接受误码率)的需求。具体地，当信道短时，更大的风险可用于减小功率，这是因为信道的降级影响较小。当信号完整性良好时，如今设计的串行链路无法在功率指标上很好地扩展。旁路/屏蔽功能可以通过将先前的数据作为复用器的输入环回，而将旁路标志作为对多路复用器的控制输入，来将数据冻结为计算逻辑中的数据的先前值。
应当理解，DA FFE通常将包括多个DA FFE切片(如上所述配置)，该多个DA FFE切片并行操作(例如，以处理来自较大一组的ADC内的基本重叠的子组的模数转换器的数字输入的不同群组)。另外，在一些实施例中，基于DA的前馈均衡处理块可以包括多个处理部分，以允许并行处理由重定时器在该切片中接收的数字字的相对较小的群组(例如，来自较低阶抽头和较高阶抽头)。
为了更好地说明具有功率优化的分布式算术(DA)架构的公开FFE的特征，下面将更详细地描述并在图5中说明一个特定的实施例(即FFE 500)。
FFE 500可以包括十六个FFE切片(在图5中仅示出其中之一)，其并行操作以处理数字字的十六个不同群组(例如，来自较大一组的32个ADC 0-32中的十六个基本重叠的子组的ADC)。一个FFE切片可以从ADC 0-15接收和处理数字字，另一个FFE切片可以从ADC 1-16接收和处理数字字，另一个FFE切片可以从ADC 2-17接收和处理数字字，依此类推。
另外，每个FFE切片可以包括重定时器502，基于DA的前馈均衡处理块530、筛选器590、处理块530下游的附加逻辑460和固定值寄存器570。
处理块530可以包括第一处理部分531，该第一处理部分531包括第一地址生成器511、两个以偏移二进制格式的DA查找表(LUT)525(1)和525(2)、针对DA LUT 525(1)和525(2)的访问逻辑块的对应的集合526(1)和526(2)、第一偏移寄存器556和用于处理数字字的第一加法器551，数字字处理表示数据流的低阶部分并指示在传输介质的第一次的八个抽头(即低阶抽头)处采样的、并由第一次的八个ADC转换为数字信号水平的模拟信号水平。处理块530可以进一步包括第二处理部分532，该第二处理部分532包括延迟逻辑块503、第二地址生成器512、两个以偏移二进制格式的DA查找表(LUT)525(3)和525(4)、针对DA LUT525(3)和525(4)的访问逻辑块的对应的集合526(3)和526(3)、第二偏移寄存器557和用于处理数字字的第二加法器552，数字字处理表示数据流的高阶部分并指示在传输介质的下一次的八个抽头(即高阶抽头)处采样的、并由下一次的八个ADC转换为数字信号水平的模拟信号水平。处理块530可以进一步包括第三加法器553，其计算第一加法器和第二加法器551-552的输出的和以求解DA方程。
更具体地，该处理块530可以被配置为求解以下DA等式：
其中Yk是与数字字输入的一个群组相对应的FFE的数字输出，k是单位时间，n是抽头的数目(例如16)，Dk是从ADC接收到的数字字，并且An是针对十六个抽头-3至12中的每个抽头的相应的抽头系数(在本文中也称为抽头权重或滤波器系数)。在该等式(1)中，Dk可以表示如下：
或(2)
其中，对于MSB，bk,5＝-dk,5，对于数据采样Dk的所有其他位bk,n＝dk,n。因此，等式(4)可以重写为：
如上所述，DA LUT是偏移二进制格式。本领域技术人员将认识到，在标准二进制格式中，信号数据由包含0和1的位的数字字表示，数字字中的最高有效位(MSB)指示信号极性，其余位(即最低有效位(LSB)到下一个到MSB)指示幅度。例如，0MSB可以表示正信号极性，而1MSB可以表示负信号极性。相反，偏移二进制格式是指一种数字编码方案，其中全零对应于最小负值，全一对应于最大正值。例如，标准二进制格式的LUT的4位(4b)地址范围是1000，最大负值是-8到0111，最大正值是+7，其范围是16个值。标准二进制格式的第一4位地址为0000，而在偏移二进制格式中，它将向上偏移范围的一半，得出1000。1000为0000+8，其中8是16的全部范围的一半。
使用偏移二进制格式(与标准二进制格式相对)时，可以减小DA LUT的大小。在这种情况下，以上等式中的Dk可以重写为：
用两个补码，–Dk等同于以下内容：
因此，DA方程可以进一步重写如下：
其中对应于乘积和表示部分乘积值总和的可能结果的前半部分的计算结果(是下半部分的正负号镜像，其中ck,n表示/>其中，对于n＝0到5，由于bk,n为{0,1}，所以ck,n取{-1,1}值，其中(/>)表示恒定的偏移值(在此也称为Qoffset)。
重定时器502可以具有输入501，该输入在连续UI处从16个ADC接收16个6位数字字。如上所述，数字字可以表示数据流，并且可以指示传输介质上不同抽头处的不同信号水平。重定时器502可以被配置为在接收到数字字时保持它们，直到接收到来自第一次的八个ADC的第一次的八个6b数字字，然后将该第一次的八个6b数字字转发到第一地址生成器511上以在必要时使用。在第一处理部分531中的随后的按需均衡处理期间，重定时器502还可以被配置为在接收到数字字时再次保持数字字，直到接收到来自下一次的八个ADC的下一次的八个6b数字字，然后将其转发。如果需要，在第二处理部分532中随后的按需均衡处理期间，将下一次的八个8个6b数字字传送到第二地址生成器512以供使用。
如上所述，本领域技术人员将认识到，数据流中的每个当前数据样本(在本文中也称为所讨论的数据样本或主游标数据样本)表示两位符号，并在传输介质上的主游标抽头处被捕获。此外，每个当前数据样本的数字值可能会受到数据流中在其之前或之后的、并在传输介质上的前游标和后游标抽头处捕获的那些数据样本(在本文中称为前游标和后游标数据样本，分别并且一起作为相邻数据样本)的影响(该影响在每个样本之间可变)。该影响(在本文中也称为符号干扰)将通过信道的脉冲响应来指示。为了补偿此符号对数据流中当前数据样本的干扰，基于DA的FFE将预先计算的加权校正(例如，幅度和极性)应用于前游标和后游标数据样本，从而校正当前数据样本的数字值，以便它准确反映所传输的两位符号。用于每个相邻数据样本的权重在本领域中通常被称为抽头系数。抽头系数用数字表示，并存储在寄存器中。最高权重将用于与当前数据样本最接近的相邻数据样本，而权重将针对在时间上(按到达顺序)从当前数据样本中移除的数据样本减少。
在所公开的FFE500中，筛选器590(即，筛选逻辑块)可以配置为实时评估数据流中的当前数据样本，以确定该数据样本(应表示特定的已传输两位符号)在传输期间由于来自相邻数据样本(即，数据流中之前和之后的数据样本)的干扰，是否降级到需要均衡处理的点。具体地，筛选器590可以捕获并分析并且特别是将一组公式应用于已经由重定时器502转发到第一处理部分531的第一地址生成器511的数字字中的所选择的数字字，并且基于结果，筛选器590可以将旁路标志592设置为第一水平或第二水平中。所选择的数字字中的一个数字字可以是例如表示至少主游标抽头(其对应于所讨论的数据样本，在此也称为数据流中的当前数据样本)、第一前游标抽头(对应于数据流中紧接在前的数据样本)和第一后游标抽头(对应于数据流中紧接在后的数据样本)上的信号水平的数字字。如图2B所示，这些抽头包括主游标抽头0(与当前数据样本相对应)，在主游标抽头0之前的多个前游标抽头(例如-3至-1)和在主游标抽头0之后的多个后游标抽头(例如，1-12)。第一前游标抽头-1是紧接在主游标敲击0之前的抽头，而第一后游标抽头1是在主游标抽头0之后的抽头。数字字中的所选择的数字字表示附加信号水平(例如，第二前游标抽头-2和第二后游标抽头2上的信号水平)。无论如何，这些都是低阶抽头，并且因此，当它们从重定时器502输出到第一地址生成器511时，可以捕获相应的数字字。
可以由筛选器590使用所选择的数字字，使用最优PAM-4信号中的针对椭圆形状(即，针对眼的图案)的限定尺寸(包括每个限定椭圆形状内的误差裕度)来执行分析过程，并进一步使用其他输入591，例如与所选择的数字字相关联的抽头的抽头系数(例如，主游标、第一前游标和第一后游标抽头的抽头系数)，以便对一子组的公式(将在下面更详细地讨论)求解。通过求解一组公式(考虑与所选择的数字字相关联的、至少包括主游标抽头，第一前游标抽头和第一次游标后抽头的抽头上的信号水平的幅度和极性)，筛选器590可以确定当前数据样本相对于最佳PAM-4信号的限定椭圆形状落在何处，从而确定是否需要进行均衡处理。
具体地，评估当前数据样本的幅度和极性，以确定在基于DA的前馈均衡处理块530进行的任何后续均衡处理期间，当前数据样本是否将受到显著大的加权校正，并且如果不是，则还评估相邻数据样本(即，第一前游标数据样本和第一后游标数据样本)的大小和极性，以确定在通过基于DA的前馈均衡处理块530进行后续均衡处理期间所需要的、其各自的加权校正之和是否将相对较小。
针对当前数据样本的大的加权校正指示当前数据样本被降级到落在最佳PAM-4信号的限定椭圆形状中的一个限定椭圆形状之内的点，因此需要均衡处理，特别是由均衡处理块进行的校正，以确保其准确表示在数据流中传输的特定两位符号。相邻数据样本的加权校正的相对较小的总和表示当前数据样本仅略微降级(如果有的话)，使得落在最佳PAM-4信号的限定椭圆形状附近，接近预期PAM-4信号水平(例如，AN100，AN033，AP033或AP100)，并且因此不需要均衡处理，尤其不需要均衡处理模块进行校正，以确保它准确表示在A100内传输的特定两位符号数据流。
基于该确定，筛选器590可以将旁路标志592设置为第一水平(例如，“1”或“高”)或第二水平(例如，“0”或“低”)。具体地，当结果指示当前数据样本落入限定椭圆形状中的一个限定椭圆形状内(即，在顶部和底部或底部和顶部之间)时，筛选器590可以将旁通标志592设置为第一水平，使得均衡处理(即，由基于DA的前馈均衡处理块530进行校正)被保证，当结果指示当前数据样本落在或近似落在限定椭圆形状之外的所需信号水平处时，筛选器590可以将旁通标志592设置为第二水平，使得均衡处理(即，由基于DA的前馈均衡处理块530进行校正)不被保证。
在任何情况下，将旁路标志592设置为第一水平可以导致(即，可以触发)对来自主游标抽头的当前数据样本的基于并行分布算术(DA)的前馈均衡处理可以在第一处理部分531和第二处理部分532两者中被执行。将旁路标志592设置为第二水平可以导致对处理块530内的当前数据样本的基于DA的前馈均衡处理被旁路。
具体地，如上所述，第一处理部分531(即，低阶抽头处理部分)可以包括偏移二进制格式的第一DA LUT 525(1)和第二DA LUT 525(2)，以及分别用于DA LUT 525(1)和525(2)的六个访问逻辑块的相应的集合526(1)和526(s)。第一DA LUT 525(1)可以存储针对与四个最低抽头(即，抽头-3到0)相关联的部分乘积计算的第一和的预先计算的第一可能结果。第二DA LUT 525(2)可以存储针对与下一四个最低抽头(即抽头1至4)相关联的部分乘积计算的第二和的预先计算的第二可能结果。
第一地址生成器511可以使用由FFE切片接收并转发到来自重定时器502的第一处理部分531的第一地址生成器511的十六个数字字中的第一次的八个数字，来生成用于从第一DA LUT 525(1)和第二DA LUT 525(2)获取数据的DA LUT地址。具体地，第一地址生成器511可以首先将接收到的数字字分成四个4b数字字的两个群组(即，第一群组和第二群组)。然后，第一地址生成器511可以通过分解第一群组中的四个6b数字字并使用这些字中的对应位形成给自具有4位的六个标准二进制第一DA LUT地址，来生成以标准二进制格式的六个第一DA LUT地址。也就是说，第一地址生成器511可以从第一群组的最低有效位(LSB)的群组到第一群组的最高有效位(MSB)的群组，来分别生成六个标准二进制的4b第一DA LUT地址。第一地址生成器511可以进一步将这六个标准二进制4b第一DA LUT地址分别转换(或映射)为六个偏移二进制4b第一DA LUT地址522(1)，并将它们转发到组526(1)中的访问逻辑块。第一地址生成器511还可以通过分解第二群组中的四个6b数字字并使用这些字中的对应位形成给自具有4位的六个标准二进制第二DA LUT地址，来生成以标准二进制格式的六个第二DA LUT地址。也就是说，第一地址生成器511可以从第二群组的最低有效位(LSB)的群组到第二群组的最高有效位(MSB)的群组，来分别生成六个标准二进制的4b第二DALUT地址。第一地址生成器511可以进一步将这六个标准二进制4b第二DA LUT地址分别转换(或映射)为六个偏移二进制4b第二DA LUT地址522(2)，并将它们转发到组526(2)中的访问逻辑块。
类似地，第二处理部分532(即，高阶抽头处理部分)可以包括偏移二进制格式的第三DA LUT 525(3)和第四DA LUT 525(4)以及分别针对这些DA LUT 525(1)和525(2)的六个访问逻辑块的对应的集合526(3)和526(4)。第三DA LUT 525(3)可以存储针对与下一四个抽头(即抽头5至8)相关联的部分乘积计算的第三和的预计算的第三可能结果。第四DA LUT525(4)可以存储针对与最高四个抽头(即抽头9至12)相关联的部分乘积计算的第四和的预计算的第四可能结果。
本领域技术人员将认识到，在较低阶抽头(即，抽头-3至3)中，在修改的DA等式计算(即，部分乘积计算和校正加偏移量计算的和)中使用的抽头系数An将大于在针对高阶抽头的相同计算中使用的那些抽头系数。因此，在第一处理部分中由DA LUT 525(1)和525(2)存储的部分乘积值的和将比在第二处理中由DA LUT 525(3)和525(4)存储的部分乘积的和大。例如，在图5所示的示例性实施例中，第一DA LUT 525(1)可以存储针对部分乘积值的第一和的八个9b字；第二DA LUT 525(2)可以存储针对部分乘积值的第二和的八个8b字；第三DA LUT 525(3)可以存储针对部分乘积值的第三和的八个7b字；第四DA LUT 525(4)可以存储针对部分乘积值的第四和的八个7b字。
第二地址生成器512可接收并生成由FFE slice接收并从重定时器502(通过延迟逻辑块503)转发到第二处理部分532的第二地址生成器512的十六个数字字中的下一次的八个数字字的DA LUT地址。具体地，第二地址生成器512可以首先将接收到的数字字分成四个6b数字字的两个群组(即，第三群组和第四群组)。然后，第二地址生成器512可以通过分解第三群组中的四个6b数字字并使用这些字中的对应位形成给自具有4位的六个标准二进制第三DA LUT地址，来生成以标准二进制格式的六个第三DA LUT地址。也就是说，第二地址生成器512可以从第三群组的LSB的群组到第三群组的MSB的群组，来分别生成六个标准二进制的4b第三DA LUT地址。第二地址生成器512可以进一步将这六个标准二进制4b第三DALUT地址分别转换(或映射)为六个偏移二进制4b第三DA LUT地址522(3)，并将它们转发到组526(3)中的访问逻辑块。第二地址生成器512还可以通过分解第四群组中的四个6b数字字并使用这些字中的对应位形成各自具有4位的六个标准二进制第四DA LUT地址，来生成以标准二进制格式的六个第四DA LUT地址。也就是说，第二地址生成器512可以从第四群组的最低有效位(LSB)的群组到第四群组的最高有效位(MSB)的群组，来分别生成六个标准二进制的4b第四DA LUT地址。第二地址生成器512可以进一步将这六个标准二进制4b第四DALUT地址分别转换(或映射)为六个偏移二进制4b第四DA LUT地址522(4)，并将它们转发到组526(4)中的访问逻辑块。
因此，给定组中的每个访问逻辑块都可以接收来自地址生成器的DA LUT地址和旁路标志592作为输入。然而，仅当旁路标志592被设置在第一水平处时，访问逻辑块才获取并输出存储在其对应的DA LUT内的寻址位置处的部分乘积值的和。即，当旁路标志处于第一水平时，第一访问逻辑块526(1)将从第一DA LUT 525(1)内的寻址位置中获取部分乘积值的第一和523(1)，并将其输出。第二访问逻辑块526(2)将从第二DA LUT 525(2)内的寻址位置获取部分乘积值523(2)的第二和，并将这些值输出至第一加法器551。第三访问逻辑块526(3)将从第三DA LUT 525(3)内的寻址位置获取部分乘积值的第三和523(3)，并将这些值输出到第二加法器552。526(4)将从第四DA LUT 525(3)内的寻址位置获取部分乘积值的第四和523(4)，并将这些值输出到第二加法器552。
第一加法器551(例如，第一进位保存加法(CSA)树电路)或一系列第一加法器可以被配置为计算部分乘积值的第一和523(1)、部分乘积值的第二和523(2)、以及假设DA LUT为偏移二进制格式，则为来自第一偏移寄存器556的第一偏移值(即，第一Qoffset)的总和。第二加法器552(例如，第二进位保存加法(CSA)树电路)可以配置为计算部分乘积值的第三和523(3)、部分乘积值的第四和523(4)，并且再次假设DA LUT为以偏移二进制格式，来自第二偏移寄存器557的第二偏移值(即，第二Qoffset)的总和。
第三加法器553(例如，科格斯通(Kogge-Stone)加法器(KSA)，也称为进位超前加法器)可以配置为将第一加法器551和第二加法器552的加数相加在一起。
应当注意，流水线触发器寄存器(未示出)可以被***在分级加法器551-553之间，以便维持适当的定时，并且特别地，为了维持频率为输入比特贯穿FFE500的C1的八分之一的C8时钟。另外，如上所述，FFE 500还可以包括在处理块530下游，特别是在第三加法器551下游的附加逻辑560。该附加逻辑560可以包括但不限于截断逻辑，该截断逻辑用于截断第三加法器553的输出，使得FFE 500的最终输出562是具有预设长度的数字字(例如9位数字字)。
在任何情况下，将旁通标志592设置为第一水平可以使处理块530执行(即，可以触发)当前数据样本的基于分布式算术(DA)的前馈均衡处理，而将旁路标志592设置为第二水平可以使当前数据样本的基于DA的前馈均衡处理被旁路。因此，仅当旁路标志592被设置在第一水平时，访问逻辑块526(1)-526(4)和计算机逻辑(例如，加法器551-553)才输出新的数据值(例如，部分乘积值及其总和的新和)，从而使处理块530能够针对DA方程输出新的解(即新的输出数据值555)，从而校正当前数据样本，使其更准确地反映特定传输的两位符号的值。当旁路当前数据样本的基于DA的前馈均衡处理时(即，当将绕过标志592设置为第二级时)，访问逻辑块526(1)-526(4)和计算机逻辑(例如，，加法器551-553)将不会输出新数据，因此，处理模块530将不会输出DA方程的新解(即，将保留与先前数据样本相对应的输出数据值555)不变)。在这种情况下，当旁路标志处于第二水平并且没有新的解决方案被输出时，固定值寄存器570可以自动选择(例如，经由复用器)并且将固定值数字字571***到附加逻辑560中(例如，到截断逻辑中)，该附加逻辑位于DA架构的下游(即处理块530的下游)。所选择的固定值数字字571将是针对DA方程的可接受的解值(否则将由处理块530求解)。具体地，所选择的固定值数字字571可以表示与由当前数据样本的大小和极性指示的所传输的两位符号相对应的四个PAM-4信号水平中的所选择的一个PAM-4信号水平。也就是说，固定值数字字可以表示两位符号00在AN100处的信号水平，两位符号01在AN033处的信号水平，两位符号10在AP033处以及两位符号11在AP100处的信号水平。
通过将旁路标志设置为第二水平，当认为这样的处理是不必要的时，FFE 500避免了基于功耗的基于DA的前馈均衡处理。例如，可以将旁路标志592馈送到访问逻辑块内的复用器526(1)-526(4)，其用于分别在处理块530的处理部分531-532内访问来自LUT 525(1)-525(4)的部分乘积值之和，其分别用于从处理块430内的(多个)查找表访问部分乘积值的总和，以停止从(多个)LUT获取部分乘积值的新和并通过计算机逻辑(即加法器551-553)求和这些值的和，从而保持恒定(即冻结)来自处理块530(尤其是来自第三加法器553)的输出数据值555。备选地，旁路功能可以通过将先前的数据作为多路复用器的输入环回，而将旁路标志作为对多路复用器的控制输入，来将数据冻结为计算逻辑中的数据的先前值。在任何情况下，作为结果，避免了处理块530内的所有切换活动，并且减少了切换功率消耗。
应当注意，当旁路标志592处于第二水平时，保持输出数据值555恒定(即，冻结输出数据值)可以进一步通过停止时钟信号而被促进，该时钟信号控制处理块530的定时。例如，时钟电路可以配置有时钟转变跳过功能。这样的时钟电路在本领域中是众所周知的，因此，已经从该说明书中省略了细节，以便允许读者专注于所公开实施例的显着方面。无论如何，利用这样的时钟电路，可以将时钟信号馈送到处理块530。当旁路标志592处于第二水平时，可以触发时钟转变跳过功能，并且因此，时钟信号可以将其冻结到馈送给处理块530的寄存器中，从而扩展时钟的当前状态，并停止处理块430内的所有时钟信号控制的处理(例如，切换等)，并节省功率。
应当理解，图5的基于DA的前馈均衡处理模块530的配置并非旨在进行限制。备选地，该处理块530可以具有被配置为允许将旁路标志***每个DA LUT的访问逻辑块中的任何其他合适的DA架构，以便根据标志水平来触发或旁路基于DA的前馈均衡处理。
参考图6的流程图，本文中还公开了可以通过上述FFE执行的基于按需分布式算术(DA)的前馈均衡方法。具体而言，该方法可以包括将按需基于DA的FFE(例如，图4中所示的FFE 400或图5中所示的FFE 500)合并到接收器(RX)中，尤其是合并到4个脉冲幅度调制(PAM-4)数据接收器，以校正组成接收到的PAM-4信号的数据流的信号降级(参见处理步骤602)。如上所述，RX可以包括模拟前端(AFE)，其接收从发射器(TX)发送的模拟信号，并且可以包括但不限于最初处理接收到的PAM-4信号的放大器和连续时间线性均衡器(CTLE)。RX还可以包括模数转换器(ADC)，该模数转换器将在传输介质上不同抽头处采样的信号水平从模拟转换为数字，并将标准二进制格式的数字字输出到FFE 400，以表示数据流并指示不同抽头处的不同信号水平。
该方法可以进一步包括：在FFE 400、500的重定时器402、502的输入401、501处，以连续的单位间隔(UI)从ADC接收数字输入(例如，N位数字字)(请参阅处理步骤604)。数字字可以表示传入的数据流，并且可以指示传输介质上不同抽头处的不同信号水平。接收器可以捕获并保持所接收的数字字，直到采样(即保持)一些预定数目的数字字为止。该方法可以进一步包括，一旦已经捕获并保持了预定数目的数字字，则将它们作为群组转发到FFE400、500的基于DA的均衡处理块430、530，以在必要时在随后的按需基于DA的前馈均衡处理期间使用。(如下文更详细讨论)(请参阅处理步骤606)。
本领域技术人员将认识到，数据流中的每个当前数据样本(在本文中也称为所讨论的数据样本或主游标数据样本)表示两位符号，并在传输介质上的主游标抽头处捕获。此外，每个当前数据样本的数字值可能会受到数据流内在其之前或之后的、并且在传输介质上的前游标和后游标抽头处捕获那些数据样本(在本文中称为前游标和后游标数据样本，分别并且一起作为相邻数据样本)的影响(该影响在样本之间可变)。该影响(在本文中也称为符号干扰)将通过信道的脉冲响应来指示。为了补偿此符号对数据流中当前数据样本的干扰，基于DA的FFE将预先计算的加权校正(例如，幅度和极性)应用于前游标和后游标数据样本，从而校正当前数据样本的数字值，以便它准确反映所传输的两位符号。用于每个相邻数据样本的权重在本领域中通常被称为抽头系数。抽头系数用数字表示，并存储在寄存器中。最高权重将用于与当前数据样本最接近的相邻数据样本，并且权重将针对在时间上(按到达顺序)从当前数据样本中移除的数据样本减少。
所公开的方法可以包括通过FFE 400、500的筛选器490、590(即筛选逻辑块)实时评估来自数据流的当前数据样本，以确定该数据样本是否由于在传输期间受到相邻数据样本(即，数据流内在前和在后的数据样本)的干扰而降级到到需要均衡处理的点(请参阅处理步骤608-610)。具体地，该方法可以包括使用筛选器490、590来捕获和分析，并且特别是将一组公式应用于转发到处理块430、530的所选择的数字字中的一个数字字(参见处理步骤608-610)和根据结果将旁路标志492设置为第一水平或第二水平(参见处理步骤612和614)。所选择的数字字中的一个数字字可以是例如表示至少主游标抽头(其对应于所讨论的数据样本，在此也称为数据流中的当前数据样本)、第一前游标抽头(对应于数据流中紧接在前的数据样本)和第一后游标抽头(对应于数据流中紧接在后的数据样本)上的信号水平的数字字。如图2B所示，这些抽头包括主游标抽头0(与当前数据样本相对应)，在主游标抽头0之前的多个前游标抽头(例如-3至-1)和在主游标抽头0之后的多个后游标抽头(例如，1-12)。第一前游标抽头-1是紧接在主游标敲击0之前的抽头，而第一后游标抽头1是在主游标抽头0之后的抽头。数字字中的所选择的数字字表示附加信号水平(例如，第二前游标抽头-2和第二后游标抽头2上的信号水平)。
在处理步骤608处，可以由筛选器490、590使用所选择的数字字，使用最优PAM-4信号中的针对椭圆形状(即，针对眼的图案)的限定尺寸(包括每个限定椭圆形状内的误差裕度)来执行分析过程，并进一步使用其他输入491、591，诸如与所选择的数字字相关联的抽头的抽头系数(例如，主游标、第一前游标和第一后游标抽头的抽头系数)，以便对一子组的公式(将在下面更详细地讨论)求解。通过在处理步骤608处求解一组公式(考虑与所选择的数字字相关联的、至少包括主游标抽头，第一前游标抽头和第一次游标后抽头的抽头上的信号水平的幅度和极性)，可以确定当前数据样本相对于最佳PAM-4信号的限定椭圆形状落在何处，从而确定是否需要进行均衡处理。
具体地，在处理步骤608处评估当前数据样本的幅度和极性，以确定在任何后续均衡处理期间，当前数据样本是否将受到显著大的加权校正，并且如果不是，则还评估相邻数据样本(即，第一前游标数据样本和第一后游标数据样本)的大小和极性，以确定在后续均衡处理期间所需要的、其各自的加权校正之和是否将相对较小。
针对当前数据样本的大的加权校正指示当前数据样本被降级到落在最佳PAM-4信号的限定椭圆形状中的一个限定椭圆形状之内的点，因此需要均衡处理，特别是由均衡处理块进行的校正，以确保其准确表示在数据流中传输的特定两位符号(参见处理步骤610)。相邻数据样本的加权校正的相对较小的总和表示当前数据样本仅略微降级(如果有的话)，使得落在最佳PAM-4信号的限定椭圆形状附近，接近预期PAM-4信号水平(例如，AN100，AN033，AP033或AP100)，并且因此不需要均衡处理，尤其不需要均衡处理模块进行校正，以确保它准确表示在A100内传输的特定两位符号数据流(参见处理步骤610)。
该方法可以进一步包括：基于在处理步骤610进行的关于均衡处理的需要的确定，旁路标志492、592可以被设置为第一水平(例如，“1”或“高”)或第二水平(例如，“0”或“低”)。具体地，当结果指示当前数据样本落入限定椭圆形状中的一个限定椭圆形状内(即，在顶部和底部或底部和顶部之间)时，在处理步骤612处旁通标志492、592可以被设置为第一水平，使得均衡处理(即，由基于DA的前馈均衡处理块430、530进行校正)被保证，当结果指示当前数据样本落在或近似落在限定椭圆形状之外的所需信号水平处时，在处理步骤614处旁通标志492被设置为第二水平，使得均衡处理(即，由基于DA的前馈均衡处理块430、530进行校正)不被保证。
在处理步骤612处将旁路标志492、592设置为第一水平可以使处理块430、530执行(即，可以触发)当前数据样本的基于分布式算术(DA)的前馈均衡处理。而在处理步骤614处将旁通标志492、592设置为第二水平可以使当前数据样本的基于DA的前馈均衡处理被旁路。因此，仅当在处理步骤612处将旁路标志492、592设置为第一水平时，才将访问用于(多个)查找表的逻辑块和在处理块430、530内操作的计算机逻辑(例如，(多个)加法器)，输出新的数据值(例如，部分乘积值的总和及其总和)，从而使处理块430、530能够针对DA等式输出新的解(即，新的输出数据值455、555)，其校正当前数据样本，以便更准确地反映特定传输的两位符号的值。当在处理步骤614处旁路当前数据样本的基于DA的前馈均衡处理时(即，当旁路标志492被设置在第二水平处时)，用于(多个)查找表的访问逻辑块和在处理块430、530内操作的计算机逻辑(例如，(多个)加法器)将不输出新的数据值，因此，处理块430、530将不输出DA等式的新解(即，与先前数据样本相对应的数据值455、555将保持不变)。在这种情况下(即，当旁路标志处于第二水平并且没有新的解决方案输出时)，该方法可以进一步包括自动选择(例如，通过复用器)固定值数字字471、571，并将该固定值将数字字471、571***到附加逻辑460、560中(例如***到截断逻辑中)，该附加逻辑位于DA架构的下游(即处理块430的下游)(请参阅处理步骤616)。所选择的固定值数字字471、571将是DA方程的可接受的解值(否则将由处理块430、530求解)。具体地，所选择的固定值数字字471、571可以表示与由当前数据样本的大小和极性指示的所发送的两位符号相对应的四个PAM-4信号水平中的所选择的一个PAM-4信号水平。也就是说，固定值数字字可以表示两位符号00在AN100处的信号水平，两位符号01在AN033处的信号水平、两位符号10在AP033处的信号水平以及两位符号11在AP100处的信号水平。
当在处理步骤610认为没有必要进行均衡处理时，通过将旁路标志492、592设置为第二水平，所公开的方法通过停止处理块430、530内的所有切换活动来节省功率，从而保持输出数据值455、555恒定(即冻结输出数据值)。还可以通过停止控制处理块430、530的定时的时钟信号来进一步促进该过程。例如，该方法可以进一步包括：当旁路标志492、592处于第二水平时，触发时钟电路的时钟转变跳过功能，以便扩展时钟的当前状态，并由此将所有时钟信号控制的处理(例如，切换等)停止以节省功率。
应当注意，如上所述，可以在限定椭圆形状内使用误差裕度来确定在处理步骤610是否应当执行DA均衡处理。该误差裕度的大小可以调整(即可调)，以平衡降低功耗与保守性(例如，阈值误码率，尤其是最大可接受误码率)的需求。具体地，当信道短时，更大的风险可用于减小功率，这是因为信道的降级影响较小。当信号完整性良好时，如今设计的串行链路无法在功率指标上很好地扩展。旁路/屏蔽功能可以通过将先前的数据作为复用器的输入环回，而将旁路标志作为对多路复用器的控制输入，来将数据冻结为计算逻辑中的数据的先前值。
由上述筛选器(即，图4的筛选器490或图5的590筛选器)在处理步骤608-610所采用的、用于评估由于来自数据流中的相邻数据样本的干扰而导致的数据流的当前数据样本的降级的分析过程将在下面更详细地描述。
图7A是4级脉冲幅度调制(PAM-4)的示例眼图，示出了四个不同的PAM-4信号水平之间的三个堆叠的限定椭圆形状701a-701c(即眼图)，四个不同的PAM-4信号水平包括：针对两位符号00的AN100、针对两位符号01的AN033、针对两位符号10的AP033、以及针对两位符号11的AP100。
本领域技术人员将认识到，数据流中的每个当前数据样本(在本文中也称为所讨论的数据样本或主游标数据样本)表示两位符号，并在传输介质上的主游标抽头处捕获。此外，每个当前数据样本的数字值可能会受到数据流内在其之前或之后的、并且在传输介质上的前游标和后游标抽头处捕获那些数据样本(在本文中称为前游标和后游标数据样本，分别并且一起作为相邻数据样本)的影响(该影响在样本之间可变)。该影响(在本文中也称为符号干扰)将通过信道的脉冲响应来指示。为了补偿此符号对数据流中当前数据样本的干扰，基于DA的FFE将预先计算的加权校正(例如，幅度和极性)应用于前游标和后游标数据样本，从而校正当前数据样本的数字值，以便它准确反映所传输的两位符号。用于每个相邻数据样本的权重在本领域中通常被称为抽头系数。抽头系数用数字表示，并存储在寄存器中。最高权重将用于与当前数据样本最接近的相邻数据样本，并且权重将针对在时间上(按到达顺序)从当前数据样本中移除的数据样本减少。
在公开的实施例中，(多个)公式用于评估当前数据样本的大小和极性，以确定在通过基于DA的前馈均衡处理模块进行的任何后续均衡处理期间，当前数据样本是否将受到显著大的加权校正。如果不是，则附加公式将评估相邻数据样本(即，第一前游标数据样本和第一后游标数据样本)的幅度和极性，以确定在通过基于DA的前馈均衡处理块进行后续均衡处理期间所需要的、其各自的加权校正之和是否将相对较小。
针对当前数据样本的大的加权校正指示当前数据样本被降级到落在最佳PAM-4信号的限定椭圆形状中的一个限定椭圆形状之内的点，因此需要均衡处理，特别是由均衡处理块进行的校正，以确保其准确表示在数据流中传输的特定两位符号。相邻数据样本的加权校正的相对较小的总和表示当前数据样本仅略微降级(如果有的话)，使得落在最佳PAM-4信号的限定椭圆形状附近，接近预期PAM-4信号水平(例如，AN100，AN033，AP033或AP100)，并且因此不需要均衡处理，尤其不需要均衡处理模块进行校正，以确保它准确表示在数据流内传输的特定两位符号数据流。
例如，参考图7A-7B，由公式确定的针对当前数据样本的大的加权校正量指示当前数据样本将具有落在以下中的一项内(例如，在顶部和底部之间)的峰值：限定椭圆形状701a-701c、尤其是在下椭圆701a的Aln和Alp之间、在中椭圆701b的Amn和Amp之间、或在上椭圆701c的Aun和Aup之间。由公式确定的、针对相邻数据样本的加权校的小和指示，当前数据样本具有在落在或接近在这些限定椭圆形状701a-701c之外的期望水平的峰值(即，在低于Aln、介于Alp和Amn之间、介于Amp和Aun之间或高于Aup的期望水平处)。
为了确保公式的结果准确，可选地，可以扩展限定椭圆形状，如图8A-8B所示，以包括保守的误差裕度，并且可以使用扩展的椭圆形状来应用一组公式。在这种情况下，由公式确定的当前数据样本的较大的加权校正量表示当前数据样本将具有落在以下的一项内(例如，在顶部和底部之间或顶部和底部)的峰值：限定椭圆形状801a-801c，并且尤其是在下椭圆801a的Aln'和Alp'之间，在中椭圆801b的Amn'和Amp'之间，或在上椭圆801c的Aun'和Aup'之间。由公式确定的对相邻数据样本的一小部分加权校正表明，当前数据样本具有落在或接近在这些限定椭圆形状701a-701c之外的期望水平的峰值(即，在低于Aln'、介于Alp'和Amn'之间、介于Amp'和Aun'之间或高于Aup'的期望水平处)。
将关于由该公式标识为落入在限定椭圆形状701a-701c内(或者，如果适用的话，扩展的椭圆形状801a-801c内，其包括误差裕度)的所有那些数据样本执行按需基于DA的前馈均衡处理。如下所述，根据其他数据样本是否满足公式中列出的其他过滤标准，可以对其进行均衡处理或“剪切”(即，可以旁路均衡处理)。
所使用的公式可以在接收到的数据样本上实时执行，并且可以使用筛选逻辑块来实施。也就是说，它们可以由筛选器490、590足够快地执行，以在不引起不可接受的性能开销的情况下由处理块430、530停止或启用基于DA的前馈均衡处理。
应该注意的是，存在一些算法，这些算法使用训练模式来执行信道评估，从而在加电时确定接收链路中各个电路上的各个系数的值。这包括FFE抽头系数。出于此***级算法的目的，DAFFE输入和输出会定期捕获。这还包括确定和连续调整PAM级别的值，例如Aln、Alp、Amn、Amp、Aun、Aup等。在这些常规时间点捕获DAFFE输入和输出数据的过程称为快照。因此，重要的是，本发明中描述的筛选建议不影响基于快照的算法功能的预期功能。此外，由于快照数据需要未修剪的样本来确定在各种链接算法中使用的椭圆形状的尺寸(即，眼图的尺寸)，因此本发明的范围需要在快照窗口之外(例如，一次256个UI，即，C256(即位速率除以256)被用于快照)。由于FFE 500在C8下运行(一个C256周期中有32个C8周期)，因此预留5个C8周期(输入快照1个周期、输出快照1个周期、DAFFE延迟3个周期)可提供32-5＝27个FFE周期(C8)的方案，即方案要求的完整32个C8周期的节能量需要降低0.84(＝27/32)。此外，该方案引入的逻辑也应计入10％(估计)的损失。因此，总折旧＝0.9*0.84＝0.756适用于未考虑快照和此方案中增加的逻辑的功耗估算。
为了开发所需的公式，可以运行核心模型的逻辑仿真，该核心模型包括用于降级发射器的PAM数据样本输出的信道模型。在初始校准算法确定后，可以将连续的输入样本(例如10000个样本)收集到FFE中。由于就时钟周期而言，FFE的等待时间是已知的，因此也可以从仿真中收集与输入相对应的FFE输出。通过将ADC范围与这些收集值的(最大-最小)相关联，可以将从模拟收集的数据(包括相对于AN100至AP100的椭圆形状参数(以下称为眼度量值))映射到ADC范围内的值。具体而言，可以为AN100、AN066、AN033、A000、AP033、AP066和AP100确定校准的收敛眼指标值。应当注意，虽然逻辑仿真是确定起始标准的一种方法，但可以修改片上通道评估算法以定期调整标准变量，以适应由于温度和其他环境/使用条件而引起的眼图特性或通道特性的变化。
然后可以按如下方式为AN100至AP100求解公式1a，以便将椭圆度量标准映射到ADC范围)：校准的椭圆度量标准值÷增益，其中，增益＝(AP100–AN100)/ADC全部范围(例如64)。
接下来，对于AN100-AP100，可以如下解决公式1b，以将FFE输出映射到整个ADC范围：(FFE_OUT)/Gain，其中Gain＝(max(FFE_OUT)-min(FFE_OUT)/ADC full范围。
接下来，可以如下求解公式2，以确定距离参数D1-D5和误差裕度：ESF min(D1，D2，D3，D4，D5，D6)，其中ESF是椭圆比例因子，其中D1＝adcALN-adcAN100，D2＝adcAN033-adcALP，D3＝adcAMN-adcAN033，D4＝adcAP033-adcAMP，D5＝adcAUN-adcAP033，并且D6＝adcAP100-adcAUP，其中每个adc值均从公式1b获取。应当注意，可以将椭圆比例因子(ESF)限定为例如从.1到.9(例如，.5)以设置误差裕度的大小。ESF越小，误差裕度就越小，从而将裁剪更多的输入数据样本(即，将旁路均衡处理)，并节省更多的功率。ESF越大，误差裕度就越大，从而将减少输入采样的数目并节省更少的功率。请参阅下面的公式4的讨论。
接下来，可以在筛选期间应用以下式3a-3e和任选地3f。如上所述，仅采用第一前游标抽头(即PRE-CURSOR1)，第一后游标抽头(即POST-CURSOR1)和主游标抽头(即MAINCURSOR)的值，所有其他前游标和后游标将被忽略。
公式3a，输入通过裕度在椭圆之外：
(i)：对于椭圆的下边缘下方的MAINCURSOR，MAINCURSOR+裕度<椭圆的下边缘。
(ii)：对于椭圆的上边缘上方的MAINCURSOR，MAINCURSOR–裕度>椭圆上的边缘。
公式3b，PRE-CURSOR1或POST-CURSOR1的校正分量的最大值减小了输出值，即与符号的相反极性(MAINCURSOR)*符号(MAINCURSOR系数)小于或等于到椭圆边缘的距离Edge*增益/公共滤波器乘数(CommonFilterMultiplier)，其中增益＝(max(FFE_OUT)–min(FFE_OUT))/整个ADC范围(公式3e)，其中公共滤波器乘数(CommonFilterMultiplier)＝根据要检查的最佳椭圆尺寸的算法调整比例因子FFE输出(请参阅下面的可选公式3f)。
公式3c：abs(MAINCURSOR)*2>abs(PRECURSOR1)。此公式是为了避免MAINCURSOR太小而PRE-CURSOR1很大的极端情况。
公式3d：abs(MAINCURSOR)*4>abs(POST-CURSOR1)。此公式是为了避免MAINCURSOR太小而POST-CURSOR1很大的极端情况。
公式3e是针对公共滤波器乘数(CommonFilterMultipler)的示例性公式。但是，应该理解，提供该公式是出于说明的目的，并且可以在必要时进行调整以平衡功耗和保守性的竞争问题(例如，阈值误码率，尤其是最大可接受误码率)。在此示例性公式3e中：
[如果符号(PRE-CURSOR1系数)不等于符号(MAINCURSOR系数){IF符号(PRE-CURSOR1系数)等于符号(POST-CURSOR1系数)那么公共滤波器乘数(CommonFilterMultiplier)＝0.125*符号(PRE-CURSOR1系数)*abs(max(PRE-CURSOR1系数，POST-CURSOR1系数))否则公共滤波器乘数(CommonFilterMultiplier)＝0.125*abs(PRE-CURSOR1系数)}否则{符号(POST-CURSOR1系数)不等于符号(MAINCURSOR系数){如果符号(POST-CURSOR1系数)等于符号(PRE-CURSOR1系数)那么公共滤波器乘数(CommonFilterMultiplier)＝0.125*符号(POST-CURSOR1系数)*abs(max(POST-CURSOR1系数，PRE-CURSOR1系数))否则公共滤波器乘数(CommonFilterMultiplier)＝0.125*abs(POST-CURSOR1系数)}]。
如上所述，例如，可以将椭圆比例因子(ESF)限定为.1至.9(例如.5)，以设置误差裕度的大小。ESF越小，误差裕度就越小，从而将裁剪更多的输入数据样本(即，将旁路均衡处理)，并节省更多的功率。ESF越大，误差裕度越大，从而将减少输入数据样本的数目，并节省更少的功率。也就是说，减小ESF因子会减小裕度的大小，并使图8A中的椭圆801a-801c的外边缘更接近椭圆701a-701c(例如，通过比例因子减小Aup的值为使其更接近AP066)。由于裕度相对于数据椭圆的边缘限定(例如Aup，Aun)，因此这也会缩小裕度的外边缘。反过来，这将增加裕度以外可用样本的数目，从而提供更多节省功率的机会。
应当理解，取决于筛选公式1a-b、2、3a-f的准确性，设计可以选择避免过多降低ESF，以确保所有需要校正的脉冲响应将接受基于DA的前馈均衡处理。也就是说，设计必须在功率节省和准确性之间取得平衡。
应该理解的是，本文所使用的术语是为了描述所公开的结构和方法的目的，而不是限制性的。例如，如本文所使用的，单数形式“一”、“一个”和“该”也意图包括复数形式，除非上下文另外明确指出。另外，如本文中所使用的，术语“包括”、“包含”，“含有”和/或“涵盖”指定存在所陈述的特征、整数、步骤、操作、元素和/或组件，但是不排除存在或一个或多个其他特征、整数、步骤、操作、元素，组件和/或其组的添加。此外，如本文中所使用的，诸如“右”、“左”、“竖直”、“水平”、“顶部”、“底部”、“上部”、“下部”、“下方”、“下方”、“之下”、“之上”、“上方”、“平行”、“垂直”等术语旨在描述在图纸(除非另有说明)中取向和示出的相对位置，以及诸如“接触”、“直接接触”、“邻接”、“直接相邻”，“紧邻”等旨在表示至少一个元件物理接触另一元件(没有其他元件将所述元件分开)。术语“横向地”在本文中用于描述元件的相对位置，并且更具体地，表示当这些元件被定向和示出时，该元件相对于另一元件的上方或下方定位在另一元件的侧面。在图纸中。例如，在横向上与另一个元素相邻的元素将在另一个元素旁边，在横向上紧邻另一个元素的元素将直接在另一个元素旁边，而横向围绕另一个元素的元素将是相邻元素并与另一个元素的外侧壁接壤。所附权利要求中的所有装置或步骤加上功能元件的相应结构、材料、作用和等同物旨在包括用于与具体要求保护的其他要求保护的元件组合地执行功能的任何结构、材料或作用。
为了说明的目的已经给出了对本发明的各种实施例的描述，但是这些描述并不旨在是穷举性的或者限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域普通技术人员将是显而易见的。选择本文使用的术语是为了最好地解释实施例的原理，对市场上发现的技术的实际应用或技术上的改进，或者使本领域的其他普通技术人员能够理解本文公开的实施例。

Claims (20)

1.一种前馈均衡器，包括：
重定时器，以连续的单位间隔从模数转换器接收数字字，所述数字字表示数据流，并且指示传输介质上不同抽头处的不同信号水平；
筛选器，通过分析所述数字字中的所选择的数字字来评估来自所述数据流的数据样本，并且基于所述评估的结果将旁路标志设置为第一水平或第二水平；和
基于分布式算术的前馈均衡处理块，
其中所述第一水平使得对所述数据样本的基于分布式算术的前馈均衡处理由所述前馈均衡处理块执行，以及
其中所述第二水平使得由所述前馈均衡处理块对所述数据样本的所述基于分布式算术的前馈均衡处理被旁路。
2.根据权利要求1所述的前馈均衡器，
其中所述评估包括应用一组公式来确定所述数据样本相对于4级脉冲幅度调制信号模式的限定椭圆形状落在何处，
其中当所述评估的所述结果指示所述数据样本落在所述限定椭圆形状中的一个限定椭圆形状内时，所述旁路标志被设置为所述第一水平；以及
其中当所述评估的所述结果指示所述数据样本落在所述限定椭圆形状外时，所述旁路标志被设置为所述第二水平。
3.根据权利要求2所述的前馈均衡器，其中每个限定椭圆形状包括裕度，并且其中所述裕度的大小可调节以平衡功耗与阈值误码率。
4.根据权利要求1所述的前馈均衡器，
其中所述不同信号水平与主游标抽头、多个前游标抽头和多个后游标抽头相对应，以及
其中所述数字字中的所述所选择的数字字表示至少在所述主游标抽头、与所述主游标抽头相邻的第一前游标抽头和与所述主游标抽头相邻的第一后游标抽头上的信号水平。
5.根据权利要求1所述的前馈均衡器，还包括：附加逻辑，在所述前馈均衡处理块下游；以及固定值寄存器，当所述旁路标志处于第二水平时，所述固定值寄存器将固定值数字字***到所述附加逻辑中，其中所述固定值数字字与预定可接受的4级脉冲幅度调制(PAM-4)信号水平相对应。
6.根据权利要求1所述的前馈均衡器，
其中所述前馈均衡处理块的定时由具有时钟转变跳过功能的时钟电路控制，
其中，当所述旁路标志处于第二水平时，所述时钟转变跳过功能被触发，并且来自所述前馈均衡处理块的输出数据值被保持恒定。
7.一种前馈均衡器，包括：
基于分布式算术的前馈均衡处理块，包括：
第一处理部分，包括第一地址生成器；和
第二处理部分，包括第二地址生成器；
重定时器，以连续的单位间隔从模数转换器接收数字字，所述数字字表示数据流，并且指示传输介质上不同抽头处的不同信号水平，
其中所述重定时器保持所述数字字直到第一次的八个数字字被接收，并且然后将所述第一次的八个数字字输出到所述第一地址生成器，以及
其中所述重定时器再次保持所述数字字直到下一次的八个数字字被接收，并且然后将所述下一次的八个数字字输出到所述第二地址生成器；和
筛选器，通过分析所述第一次的八个数字字中的所选择的数字字来评估来自所述数据流的数据样本，并且基于所述评估的结果将旁路标志设置为第一水平或第二水平，
其中所述第一水平使得对所述数据样本的基于分布式算术的前馈均衡处理由所述第一处理部分和所述第二处理部分组合地执行，以及
其中所述第二水平使得对所述数据样本的所述基于分布式算术的前馈均衡处理被旁路。
8.根据权利要求7所述的前馈均衡器，
其中所述评估包括应用一组公式来确定所述数据样本相对于4级脉冲幅度调制信号模式的限定椭圆形状落在何处，
其中当所述评估的所述结果指示所述数据样本落在所述限定椭圆形状中的一个限定椭圆形状内时，所述旁路标志被设置为所述第一水平；以及
其中当所述评估的所述结果指示所述数据样本落在所述限定椭圆形状外时，所述旁路标志被设置为所述第二水平。
9.根据权利要求8所述的前馈均衡器，其中所述限定椭圆形状包括裕度，并且其中所述裕度的大小可调节以平衡功耗与阈值误码率。
10.根据权利要求7所述的前馈均衡器，
其中所述不同信号水平与主游标抽头、多个前游标抽头和多个后游标抽头相对应，以及
其中所述数字字中的所述所选择的数字字表示至少在所述主游标抽头、与所述主游标抽头相邻的第一前游标抽头和与所述主游标抽头相邻的第一后游标抽头上的信号水平。
11.根据权利要求7所述的前馈均衡器，
其中所述第一地址生成器接收所述第一次的八个数字字，使用所述第一次的八个数字字中的第一次的四个数字字生成第一地址，并使用所述第一次的八个数字字中的第二次的四个数字字生成第二地址，
其中第一处理部分还包括：
第一分布式算术查找表，存储针对分布式算数查找表的部分乘积计算的第一和的第一可能输出；
第一访问逻辑块，可操作地连接到所述第一分布式算术查找表并且接收所述旁路标志和所述第一地址；
第二分布式算术查找表，存储针对部分乘积计算的第二和的第二可能输出；和
第二访问逻辑块，可操作地连接到所述第二分布式算术查找表并接收所述旁路标志和所述第二地址，
其中所述第二地址生成器接收接所述下一次的八个数字字，使用所述下一次的八个数字字中的第一次的四个数字字生成第三地址，并且使用所述下一次的八个数字字中的第二次的四个数字字生成第四地址，
其中第二处理部分包括：
第三分布式算术查找表，存储针对部分乘积计算的第三和的第三可能输出；
第三访问逻辑块，可操作地连接到所述第三分布式算术查找表并且接收所述旁路标志和所述第三地址；
第四分布式算术查找表，存储针对部分乘积计算的第四和的第四可能输出；和
第四访问逻辑块，可操作地连接到所述第四分布式算术查找表并接收所述旁路标志和所述第四地址；和
第二地址生成器，接收所述下一次的八个数字字，
其中接收所述旁路标志和来自地址生成器的地址的每个访问逻辑块仅当所述旁路标志处于所述第一水平时，从查找表获取并输出部分乘积值的和，并且当所述旁路标志处于所述第二水平时中止对所述查找表的访问。
12.根据权利要求11所述的前馈均衡器，
其中所有分布式算术查找表均处于偏移二进制格式，
其中所述第一处理部分还包括：第一偏移寄存器；以及第一加法器，其中当所述旁路标志处于所述第一水平时，所述第一加法器计算从所述第一偏移寄存器获取的第一偏移值与从所述第一分布式算术查找表和所述第二分布式算术查找表获取的部分乘积值的全部和的总和，以及
其中，所述第二处理部分还包括：第二偏移寄存器；以及第二加法器，其中当所述旁路标志处于所述第二水平时，所述第二加法器计算从所述第二偏移寄存器获取的第二偏移值与从所述第三分布式算术查找表和所述第四分布式算术查找表获取的部分乘积值的全部和的总和，以及
其中所述前馈均衡处理块还包括第三加法器，所述第三加法器计算来自所述第一加法器和所述第二加法器的加数的和。
13.根据权利要求7所述的前馈均衡器，还包括：附加逻辑，在所述前馈均衡处理块下游；以及固定值寄存器，当所述旁路标志处于所述第二水平时，所述固定值寄存器将固定值数字字***到所述附加逻辑中，其中所述固定值数字字与预定可接受的4级脉冲幅度调制(PAM-4)信号水平相对应。
14.根据权利要求7所述的前馈均衡器，
其中所述前馈均衡处理块的定时由具有时钟转变跳过功能的时钟电路控制，
其中，当所述旁路标志处于所述第二水平时，所述时钟转变跳过功能被触发，并且来自所述前馈均衡处理块的输出数据值被保持恒定。
15.一种前馈均衡方法，包括：
从模数转换器接收数字字，所述数字字表示数据流，并且指示传输介质上不同抽头处的不同信号水平；
通过分析所述数字字中的所选择的数字字来评估来自所述数据流的数据样本；
基于所述评估的结果，将旁路标志设置为第一水平或第二水平；
当所述旁路标志处于所述第一水平时，使用基于分布式的前馈均衡处理块来执行对所述数据样本的基于分布式算术的前馈均衡处理；和
当所述旁路标志处于所述第二水平时，旁路对所述数据样本的所述基于分布式算术的前馈均衡处理的执行。
16.根据权利要求15所述的方法，
其中所述评估包括应用一组公式来确定所述数据样本相对于4级脉冲幅度调制信号模式的限定椭圆形状落在何处，
其中当所述评估的所述结果指示所述数据样本落在所述限定椭圆形状中的一个限定椭圆形状内时，所述旁路标志被设置为所述第一水平；以及
其中当所述评估的所述结果指示所述数据样本落在所述限定椭圆形状外时，所述旁路标志被设置为所述第二水平。
17.根据权利要求16所述的方法，其中每个限定椭圆形状包括裕度，并且其中所述方法包括选择性地调节所述裕度的大小以平衡功耗与阈值误码率。
18.根据权利要求15所述的方法，
其中所述不同信号水平与主游标抽头、多个前游标抽头和多个后游标抽头相对应，以及
其中所述数字字中的所述所选择的数字字表示至少在所述主游标抽头、与所述主游标抽头相邻的第一前游标抽头和与所述主游标抽头相邻的第一后游标抽头上的信号水平。
19.根据权利要求15所述方法，还包括：当所述旁路标志处于所述第二水平时，将固定值数字字***到在所述前馈均衡处理块下游的附加逻辑中，其中所述固定值数字字与预定可接受的4级脉冲幅度调制(PAM-4)信号水平相对应。
20.根据权利要求15所述的方法，还包括：当所述旁路标志处于所述第二水平时，将来自所述前馈均衡处理块的输出数据值保持恒定，并且触发时钟电路的时钟转变跳过功能，所述时钟电路控制所述前馈均衡处理块的定时。
CN202010079964.5A 2019-02-04 2020-02-04 具有分布式算术架构的按需前馈均衡器和方法 Active CN111526104B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/266,707 2019-02-04
US16/266,707 US10447510B1 (en) 2019-02-04 2019-02-04 On-demand feed forward equalizer with distributed arithmetic architecture and method

Publications (2)

Publication Number Publication Date
CN111526104A CN111526104A (zh) 2020-08-11
CN111526104B true CN111526104B (zh) 2024-03-12

Family

ID=68165159

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010079964.5A Active CN111526104B (zh) 2019-02-04 2020-02-04 具有分布式算术架构的按需前馈均衡器和方法

Country Status (3)

Country Link
US (1) US10447510B1 (zh)
CN (1) CN111526104B (zh)
TW (1) TWI813853B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3499887B1 (en) 2016-08-10 2021-10-20 Panasonic Intellectual Property Corporation of America Video coding method and device skipping arithmetic coding
EP3665881A4 (en) 2017-08-07 2021-04-21 Rambus Inc. VOLTAGE LEVEL RECEIVER / TRANSMITTER CO-CALIBRATION IN PULSE AMPLITUDE MODULATION LINKS
CN113141216B (zh) * 2020-01-20 2022-11-15 上海诺基亚贝尔股份有限公司 信号处理方法、设备、装置和计算机可读存储介质
US11153129B1 (en) * 2020-06-01 2021-10-19 International Business Machines Corporation Feedforward equalizer with programmable roaming taps
CN115550116B (zh) * 2022-11-30 2023-03-24 高澈科技(上海)有限公司 一种发送端及接收端的前馈均衡器抽头系数联合优化***

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8743940B1 (en) * 2010-01-07 2014-06-03 Marvell International Ltd. Method and apparatus for adaptively determining settings of a transmit equalizer
CN107810622A (zh) * 2015-05-27 2018-03-16 赛灵思公司 信道适配的基于adc的接收机

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266379B1 (en) 1997-06-20 2001-07-24 Massachusetts Institute Of Technology Digital transmitter with equalization
US7107301B2 (en) 2002-03-11 2006-09-12 International Business Machines Corporation Method and apparatus for reducing latency in a digital signal processing device
US20050201457A1 (en) 2004-03-10 2005-09-15 Allred Daniel J. Distributed arithmetic adaptive filter and method
US8831074B2 (en) 2005-10-03 2014-09-09 Clariphy Communications, Inc. High-speed receiver architecture
JP5720172B2 (ja) * 2010-10-20 2015-05-20 ソニー株式会社 受信装置、受信方法、およびプログラム
US8787439B2 (en) * 2012-03-13 2014-07-22 Lsi Corporation Decision feedforward equalization
US9036689B2 (en) * 2012-03-29 2015-05-19 Terasquare Co., Ltd. Variable-precision distributed arithmetic multi-input multi-output equalizer for power-and-area-efficient optical dual-polarization quadrature phase-shift-keying system
US8891607B2 (en) * 2012-09-06 2014-11-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Feed forward equalizer tap weight adaptation based on channel estimation
US8874059B2 (en) * 2013-03-13 2014-10-28 Qualcomm, Incorporated Reducing power consumption on a receiver
EP3560111A4 (en) * 2016-12-21 2020-12-02 Intel Capital Corporation WIRELESS COMMUNICATION TECHNOLOGY, DEVICES, AND METHODS

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8743940B1 (en) * 2010-01-07 2014-06-03 Marvell International Ltd. Method and apparatus for adaptively determining settings of a transmit equalizer
CN107810622A (zh) * 2015-05-27 2018-03-16 赛灵思公司 信道适配的基于adc的接收机

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FPGA Implementation Of Distributed Arithmetic For FIR Filter;M. Keerthi等;International Journal of Engineering Research & Technology (IJERT);第1卷(第9期);全文 *

Also Published As

Publication number Publication date
US10447510B1 (en) 2019-10-15
TWI813853B (zh) 2023-09-01
TW202105973A (zh) 2021-02-01
CN111526104A (zh) 2020-08-11

Similar Documents

Publication Publication Date Title
CN111526104B (zh) 具有分布式算术架构的按需前馈均衡器和方法
US7463695B2 (en) System for five-level non-causal channel equalization
US8391350B2 (en) Adaptation circuitry and methods for decision feedback equalizers
US20150256363A1 (en) Integrated PAM4/NRZ N-Way Parallel Digital Unrolled Decision Feedback Equalizer (DFE)
US10230552B1 (en) System and method for decision feedback equalizer (DFE) adaptation
WO2006093389A1 (en) Channel equalizer and method of equalizing a channel
US11831474B2 (en) Methods and circuits for decision-feedback equalization using compensated decision regions
US11683206B2 (en) Symbol-rate phase detector for multi-PAM receiver
US11876650B2 (en) Multi-stage equalizer for inter-symbol interference cancellation
CN110858824B (zh) 用于时钟恢复的基于预补偿器的量化
CN113300988B (zh) 低频水声通信的模态间干扰抑制方法
CN101567862B (zh) 用于通***中的均衡***与执行均衡的方法
US9300498B2 (en) Decision-feedback analyzer and methods for operating the same
KR20020020960A (ko) 채널 등화기
US7720139B2 (en) Equaliser circuit
US8644369B1 (en) Equalizer adaptation for heavily compressed or clipped communications signals
EP1078520A1 (en) Data processing device
US6993071B2 (en) Low-cost high-speed multiplier/accumulator unit for decision feedback equalizers
JP2606540B2 (ja) 波形等化器
JPH05291879A (ja) 自動等化回路
KR20000000573A (ko) 채널 등화기의 등화 적용 범위 가변방법
US20170201396A1 (en) Systems and Methods for Back Channel Adaptation Coefficient Modification
Shaik et al. An efficient realization of the decision feedback equalizer using block floating point arithmetic
CN118118047A (zh) 阈值自适应电路、接收机和阈值自适应方法
Siller Multiplier-and memory-based digital FIR filters for nyquist channels: An assessment of quantization noise

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant