CN111522693B - 增强卫星平台可靠性的在线重构方法 - Google Patents
增强卫星平台可靠性的在线重构方法 Download PDFInfo
- Publication number
- CN111522693B CN111522693B CN202010311677.2A CN202010311677A CN111522693B CN 111522693 B CN111522693 B CN 111522693B CN 202010311677 A CN202010311677 A CN 202010311677A CN 111522693 B CN111522693 B CN 111522693B
- Authority
- CN
- China
- Prior art keywords
- data
- fpga
- level fpga
- level
- dsp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 230000002708 enhancing effect Effects 0.000 title claims abstract description 8
- 238000012545 processing Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000004891 communication Methods 0.000 claims description 3
- 238000011161 development Methods 0.000 claims description 3
- 238000012795 verification Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/142—Reconfiguring to eliminate the error
- G06F11/1428—Reconfiguring to eliminate the error with loss of hardware functionality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0002—Serial port, e.g. RS232C
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Stored Programmes (AREA)
Abstract
本发明提供了一种增强卫星平台可靠性的在线重构方法,包括以下步骤:上位机将生成的加载下位机的低等级的FPGA配置数据和DSP加载程序传输至下位机的高等级FPGA中,下位机的高等级FPGA将配置数据和加载程序写入内存的四个扇区中;下位机加电,高等级FPGA读取任意三个扇区的FPGA配置数据进行比对且读取的数据均相同时,对下位机的低等级FPGA进行启动并传入DSP加载程序,低等级FPGA根据DSP加载程序启动DSP。
Description
技术领域
本发明涉及一种数据传输技术,特别是一种增强卫星平台可靠性的在线重构方法。
背景技术
随着对太空探索的需求不断增加,卫星平台的需求数量不断提高。由于卫星平台的不可维修性,在设计中需要保证设备的高可靠性。目前星载设备在设计过程中保证可靠性的普遍做法是使用高等级器件,高等级器件的成本相比于普通低等级器件高10倍~20倍。
发明内容
本发明发的目的在于提供一种增强卫星平台可靠性的在线重构方法。
实现本发明目的的技术方案为:一种增强卫星平台可靠性的在线重构方法,其特征在于,包括以下步骤:
步骤1,上位机将生成的加载下位机的低等级的FPGA配置数据和DSP加载程序传输至下位机的高等级FPGA中,下位机的高等级FPGA将配置数据和加载程序写入内存的四个扇区中;
步骤2,下位机加电,高等级FPGA读取任意三个扇区的FPGA配置数据进行比对且读取的数据均相同时,对下位机的低等级FPGA进行启动并传入DSP加载程序,低等级FPGA根据DSP加载程序启动DSP。
进一步地,步骤1具体过程为:
步骤11,通过FPGA的调试开发环境生成FPGA的相关逻辑,并编译生成相应的MCS文件;
步骤12,通过专用的上位机软件读取MCS文件;
步骤13,确定上位机与下位机之间RS422的通讯协议;
步骤14,通过RS422向下位机的低等级FPGA传输MCS数据,并完成数据的校验;
步骤15,下位机的低等级FPGA向下位机的高等级FPGA传输MCS数据;
步骤16,高等级FPGA将MCS数据分别存储至内存的不同的四个扇区内。
进一步地,步骤2中高等级FPGA读取内存的任意三个片区数据,并控制FPGA加载具体包括以下步骤:
步骤211、高等级FPGA在上电完成之后开始从FLASH中读取三个片区数据;
步骤212,数据读入到高等级FPGA之后,在内部通过逻辑处理对读入的三个扇区数据进行逐一比对防止数据发生错误;
步骤213,如果高等级FPGA中读取到的数据有误那么重新从FLASH中读取,并纠正有错误数据的扇区;
步骤214,高等级FPGA对低等级FPGA进行复位,保证FPGA状态稳定;
步骤215,高等级FPGA在时钟的节拍下向低等级FPGA传送数据;
步骤216,高等级FPGA收到低等级FPGA的加载完成标志之后标识加载完成,如果数据传送完成,但是20ms没有收到完成标志,认为加载失败,重新对FPGA复位并传送数据。
进一步地,步骤2中对DSP进行加载的的具体过程为:
步骤221,高等级FPGA对DSP的加电进行控制,使DSP加电成功;
步骤222,高等级FPGA从内存的任意三个片区读取数据并进行比对,比对结果没有问题则传入低等级FPGA中;
步骤223,低等级FPGA收到传入的数据完成之后开始启动DSP,复位DSP并向DSP中传送加载数据;
步骤224,DSP启动结束开始进行内部自检,确定子***内部的各个状态正常,并传回自检的结果;
步骤225,根据自检结果进行处理。
本发明与现有技术相比,具有以下优点:(1)通过上位机对设备的软件进行在线重构,能够有力的减小设备拆解的次数,从而提高***的稳定性;(2)在设备加载的过程中通过从Flash中的三个片区读取数据进行比对,然后对下位机低等级FPGA进行加载,保证了加载的数据稳定可靠;(3)通过纠正的技术能够进一步保证Flash中的数据可靠。
下面结合说明书附图对本发明作进一步描述。
附图说明
图1卫星平台可靠性在线重构方案流程图。
具体实施方式
结合图1,一种增强卫星平台可靠性的在线重构方法,包括以下步骤:
步骤1,通过编译软件生成FPGA和DSP的加载程序,并放到电脑本机。利用上位机软件从本机中读取加载程序;
步骤2,根据指定的数据格式通过RS422串口向下位机中的低等级FPGA传入数据低等级FPGA解码,并向高等级FPGA传入数据,高等级FPGA把数据写入到FPGA的四个扇区;
步骤3,高等级FPGA从FLASH的任意三个扇区读取加载程序,并在内部做举手表决,确认三个扇区读进来的数据一致,然后复位低等级FPGA并开始传入加载程序,收到低等级FPGA加载完成的标志后确认低等级FPGA已经启动;
步骤31,通过FPGA的调试开发环境生成FPGA的相关逻辑,并编译生成相应的MCS文件;
步骤32,通过专用的上位机软件读取MCS文件;
步骤33,确定上位机与下位机之间RS422的通讯协议;
步骤34,通过RS422向下传输MCS数据,并完成数据的校验;
步骤4,高等级FPGA从FLASH的任意三个扇区中读取DSP的加载程序,在高等级FPGA中进行举手表决确认数据正确,传给低等级FPGA,低等级FPGA把数据传给DSP控制DSP启动;
步骤41,高等级FPGA在上电完成之后开始从FLASH中读取三个片区数据;
步骤42,数据读入到高等级FPGA之后,在内部通过逻辑处理对读入的三个扇区数据进行逐一比对防止数据发生错误;
步骤43,如果高等级FPGA中读取到的数据有误那么重新从FLASH中读取,并纠正有错误数据的扇区;
步骤44,高等级FPGA对低等级FPGA进行复位,保证FPGA状态稳定;
步骤5、定时重复上述步骤3和步骤4对加载程序刷新,防止因为外界环境造成设备的损坏;
步骤51,高等级FPGA对DSP的加电进行控制,使DSP加电成功;
步骤52,高等级FPGA从FLASH的任意三个片区读取数据并进行比对,比对结果没有问题则传入低等级FPGA中;
步骤53,低等级FPGA收到传入的数据完成之后开始启动DSP,复位DSP并向DSP中传送加载数据;
步骤54,DSP启动结束开始进行内部自检,确定子***内部的各个状态正常,并传回自检的结果;
步骤6、举手表决的过程中如果有个别位错误,则通过读其他片区中的数据,从而纠正错误。
Claims (1)
1.一种增强卫星平台可靠性的在线重构方法,其特征在于,包括以下步骤:
步骤1,上位机将生成的加载下位机的低等级的FPGA配置数据和DSP加载程序传输至下位机的高等级FPGA中,下位机的高等级FPGA将配置数据和加载程序写入内存的四个扇区中;
步骤2,下位机加电,高等级FPGA读取任意三个扇区的FPGA配置数据进行比对且读取的数据均相同时,对下位机的低等级FPGA进行启动并传入DSP加载程序,低等级FPGA根据DSP加载程序启动DSP;
步骤1具体过程为:
步骤11,通过FPGA的调试开发环境生成FPGA的相关逻辑,并编译生成相应的MCS文件;
步骤12,通过专用的上位机软件读取MCS文件;
步骤13,确定上位机与下位机之间RS422的通讯协议;
步骤14,通过RS422向下位机的低等级FPGA传输MCS数据,并完成数据的校验;
步骤15,下位机的低等级FPGA向下位机的高等级FPGA传输MCS数据;
步骤16,高等级FPGA将MCS数据分别存储至内存的不同的四个扇区内;
步骤2中高等级FPGA读取内存的任意三个扇区数据,并控制FPGA加载具体包括以下步骤:
步骤211、高等级FPGA在上电完成之后开始从FLASH中读取三个扇区数据;
步骤212,数据读入到高等级FPGA之后,在内部通过逻辑处理对读入的三个扇区数据进行逐一比对防止数据发生错误;
步骤213,如果高等级FPGA中读取到的数据有误那么重新从FLASH中读取,并纠正有错误数据的扇区;
步骤214,高等级FPGA对低等级FPGA进行复位,保证FPGA状态稳定;
步骤215,高等级FPGA在时钟的节拍下向低等级FPGA传送数据;
步骤216,高等级FPGA收到低等级FPGA的加载完成标志之后标识加载完成,如果数据传送完成,但是20ms没有收到完成标志,认为加载失败,重新对低等级FPGA复位并传送数据;
步骤2中对DSP进行加载的具体过程为:
步骤221,高等级FPGA对DSP的加电进行控制,使DSP加电成功;
步骤222,高等级FPGA从内存的任意三个扇区读取数据并进行比对,比对结果无误则传入低等级FPGA中;
步骤223,低等级FPGA收到传入的数据完成之后开始启动DSP,复位DSP并向DSP中传送加载数据;
步骤224,DSP启动结束开始进行内部自检,确定子***内部的各个状态正常,并传回自检的结果;
步骤225,根据自检结果进行处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010311677.2A CN111522693B (zh) | 2020-04-20 | 2020-04-20 | 增强卫星平台可靠性的在线重构方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010311677.2A CN111522693B (zh) | 2020-04-20 | 2020-04-20 | 增强卫星平台可靠性的在线重构方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111522693A CN111522693A (zh) | 2020-08-11 |
CN111522693B true CN111522693B (zh) | 2024-01-09 |
Family
ID=71903648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010311677.2A Active CN111522693B (zh) | 2020-04-20 | 2020-04-20 | 增强卫星平台可靠性的在线重构方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111522693B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102999350A (zh) * | 2012-10-24 | 2013-03-27 | 绵阳市维博电子有限责任公司 | 一种数字信号处理平台中fpga程序升级在线下载方法 |
CN106453258A (zh) * | 2016-09-12 | 2017-02-22 | 中国电子科技集团公司第三十二研究所 | 高速数据加解密***及方法 |
CN206515660U (zh) * | 2017-02-24 | 2017-09-22 | 深圳市永联科技股份有限公司 | 基于dsp与fpga的模块化数字电源控制平台 |
CN107479913A (zh) * | 2017-07-27 | 2017-12-15 | 中国船舶重工集团公司第七二四研究所 | 一种fpga配置多启动低资源占用更新方法及实施*** |
CN107977217A (zh) * | 2017-11-22 | 2018-05-01 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 在线加载xilinx-fpga多版本更新程序的方法 |
CN109491707A (zh) * | 2018-10-26 | 2019-03-19 | 西安空间无线电技术研究所 | 一种dsp程序在轨重构和维护方法 |
CN111026427A (zh) * | 2019-11-14 | 2020-04-17 | 中国航空工业集团公司洛阳电光设备研究所 | 一种含cpu和fpga的嵌入式***远程在线升级方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105700901B (zh) * | 2014-11-28 | 2020-05-08 | 华为技术有限公司 | 一种启动方法、装置和计算机*** |
-
2020
- 2020-04-20 CN CN202010311677.2A patent/CN111522693B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102999350A (zh) * | 2012-10-24 | 2013-03-27 | 绵阳市维博电子有限责任公司 | 一种数字信号处理平台中fpga程序升级在线下载方法 |
CN106453258A (zh) * | 2016-09-12 | 2017-02-22 | 中国电子科技集团公司第三十二研究所 | 高速数据加解密***及方法 |
CN206515660U (zh) * | 2017-02-24 | 2017-09-22 | 深圳市永联科技股份有限公司 | 基于dsp与fpga的模块化数字电源控制平台 |
CN107479913A (zh) * | 2017-07-27 | 2017-12-15 | 中国船舶重工集团公司第七二四研究所 | 一种fpga配置多启动低资源占用更新方法及实施*** |
CN107977217A (zh) * | 2017-11-22 | 2018-05-01 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 在线加载xilinx-fpga多版本更新程序的方法 |
CN109491707A (zh) * | 2018-10-26 | 2019-03-19 | 西安空间无线电技术研究所 | 一种dsp程序在轨重构和维护方法 |
CN111026427A (zh) * | 2019-11-14 | 2020-04-17 | 中国航空工业集团公司洛阳电光设备研究所 | 一种含cpu和fpga的嵌入式***远程在线升级方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111522693A (zh) | 2020-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108052355B (zh) | 星载载荷单元软件在轨重组方法 | |
CN106569847B (zh) | 一种用于车载***基于移动网络实现iap远程升级的方法 | |
CN102117234B (zh) | 移动终端在软件升级失败时恢复原有软件的方法 | |
CN102567134B (zh) | 存储器模块的错误检查与校正***以及方法 | |
CN101110047B (zh) | 存储器重放机制 | |
KR101712619B1 (ko) | 에러 정정 코드의 인코딩 및 디코딩 방법 | |
CN107918571B (zh) | 测试储存单元的方法以及使用该方法的装置 | |
CN106406935A (zh) | 一种蓝牙芯片ota升级的方法和蓝牙芯片 | |
CN107957972A (zh) | 一种基于fpga的在轨重构***及方法 | |
CN111522693B (zh) | 增强卫星平台可靠性的在线重构方法 | |
CN109671466B (zh) | 一种阈值电压调试方法、装置及电子设备 | |
JP4839364B2 (ja) | 結合されたコマンドおよびデータ・コード | |
CN111048142B (zh) | 应用于闪存控制器的编码器自我测试电路及相关的方法 | |
CN114579163A (zh) | 一种磁盘固件升级方法、计算装置及*** | |
KR20190074678A (ko) | 메모리 시스템 및 그의 동작 방법 | |
CN103838638A (zh) | Fpga外挂存储器校验方法及装置 | |
US7555702B2 (en) | Error correction device, error correction program and error correction method | |
US11847077B2 (en) | Serial peripheral interface integrated circuit and operation method thereof | |
US20170345472A1 (en) | Memory device and information processing apparatus | |
CN114594973A (zh) | 一种芯片固件烧录方法、装置、***和存储介质 | |
CN114594995A (zh) | 电子装置及其开机方法 | |
CN113312294B (zh) | 电子装置以及通讯方法 | |
CN111857664B (zh) | 一种应用开发的方法、装置、设备及存储介质 | |
CN112486515A (zh) | 一种基于1K-XModem协议的FPGA软件在线升级方法 | |
CN117171097A (zh) | 一种现场可编程门阵列远程加载方法及*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |