CN111522391A - 一种与电源电压无关的偏置电路 - Google Patents

一种与电源电压无关的偏置电路 Download PDF

Info

Publication number
CN111522391A
CN111522391A CN202010382071.8A CN202010382071A CN111522391A CN 111522391 A CN111522391 A CN 111522391A CN 202010382071 A CN202010382071 A CN 202010382071A CN 111522391 A CN111522391 A CN 111522391A
Authority
CN
China
Prior art keywords
nmos transistor
transistor
pmos
power supply
pmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010382071.8A
Other languages
English (en)
Inventor
方成
权磊
贾晨
尹勇生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Boomtech Industrial Co ltd
Original Assignee
Shenzhen Boomtech Industrial Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Boomtech Industrial Co ltd filed Critical Shenzhen Boomtech Industrial Co ltd
Priority to CN202010382071.8A priority Critical patent/CN111522391A/zh
Publication of CN111522391A publication Critical patent/CN111522391A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种与电源电压无关的偏置电路，该电路包括三个PMOS管，三个NMOS管以及一个电阻R0，其中第一PMOS管P0连接为二极管结构，并与第二PMOS管P1构成电流镜；第三NMOS管N2连接为二极管结构，并与第一NMOS管N0构成电流镜；第三PMOS管P2的源极连接到电源VDD，并与第三NMOS管N2形成电流支路。本发明能最大程度上降低电源电压变化对偏置电流大小的影响，从而能有效降低***静态电流随电源电压的变化。

Description

一种与电源电压无关的偏置电路
技术领域
本发明属于集成电路技术领域，特别涉及一种与电源电压无关的偏置电路。
背景技术
随着CMOS工艺的进步，集成电路的发展趋势是集成度越来越高，电源电压越来越小，功耗越来越低；低压低功耗设计是集成电路发展的主流方向。集成电路的快速发展，其应用领域也在不断拓展，在工业控制等一些应用领域，电源电压变化范围大，这就要求芯片的设计不仅要功耗低，而且能适应宽电源电压的需求。
偏置电路为电路中的其他器件提供静态工作点与偏置电流，使其完成特定的功能；一定程度上，偏置电流的大小决定着整个电路静态电流甚至总电流的大小。有效降低偏置电流随电源电压的变化，是提高整个电路静态电流甚至总电流的电源稳定性的有效途径。传统的与电源无关的偏置电路，仍然存在着一定的电源依赖性。
如图1所示，是一种传统的与电源无关的偏置电路，PMOS管P00与P10构成电流镜结构，设置电流比例为1：1；NMOS管N00与N10的尺寸(W/L)比值为1：m；在不考虑沟道长度调制效应的情况下，两条支路电流相等，均为
Figure BDA0002482374590000011
对于上述传统偏置电路，在电源电压变化范围比较大的情况下，节点A0与B0电位存在较大差别，由于沟道长度调制效应，PMOS管P0与P1的电流不相等，这就会引起输出偏置电流的偏离；因此，沟道长度调制效应引起的电流变化不可忽略，如式(2)所示：
Figure BDA0002482374590000012
发明内容
本发明是为了解决上述现有技术存在的不足之处，提出一种与电源电压无关的偏置电路，以期能最大程度上降低电源电压变化对偏置电流大小的影响，从而能有效降低***静态电流随电源电压的变化。
本发明为达到上述发明目的，采用如下技术方案：
本发明一种与电源电压无关的偏置电路的特点包含：
三个PMOS管：第一PMOS管P0、第二PMOS管P1，第三PMOS管P2；三个NMOS管：第一NMOS管N0、第二NMOS管N1、第三NMOS管N2以及一个电阻R0；
所述第一NMOS管N0的源极接地；第一NMOS管N0的漏极与第一PMOS管P0的栅极、漏极，第二PMOS管P1的栅极均连接于A点；
所述第一PMOS管P0的源极与第二PMOS管P1的源极均连接到电源VDD；所述第一PMOS管P0连接为二极管结构，并与第二PMOS管P1构成电流镜；
所述第三NMOS管N2的源极接地，第三NMOS管N2的栅极、漏极，第一NMOS管N0的栅极，第二NMOS管N1的栅极与第三PMOS管P2的漏极均连接于节点C；所述第三NMOS管N2连接为二极管结构，并与第一NMOS管N0构成电流镜；
所述第二NMOS管N1的源极与电阻R0的一端连接，电阻R0的另一端连接地电位；所述第二NMOS管N1的漏极，第二PMOS管P1的漏极与第三PMOS管P2的栅极均连接于节点B；所述第三PMOS管P2的源极连接到电源VDD，并与第三NMOS管N2形成电流支路。
本发明所述的偏置电路的特点也在于，第一PMOS管P0，第二PMOS管P1与第三PMOS管P2的宽长比之间的比值为1:1:1；第一NMOS管N0，第二NMOS管N1与第三NMOS管N2的宽长比之间的比值为1:m:1。
所述第三PMOS管P2与第三NMOS管N2构成钳位电路，使得节点A与节点B的电位相等，从而使得所述第一PMOS管P0的电流与第二PMOS管P1的电流相等，以实现与电源电压无关的偏置电流。
所述第二NMOS管N1的衬底接源极，以消除体效应。
与现有技术相比，本发明的有益效果在于：
1、本发明基于传统偏置电路，引入钳位电路，使产生偏置电流支路的电流镜漏极-源极电压相等，很大程度上降低了电源电压变化对偏置电流大小的影响，从而克服了传统偏置电路在电源电压变化范围较大的情况下，由于沟道长度调制效应导致的偏置电流表现出的电源依赖性问题，
2、本发明偏置电路工作电源电压范围大，最低工作电源电压低；适用于最低电源电压低且变化范围大的模拟或混合信号集成电路中，有效解决了偏置电路中偏置电流随电源电压变化的问题，降低了***静态电流随电源电压的变化。
附图说明
图1是传统的偏置电路原理图；
图2是本发明提出的偏置电路原理图；
图3是图2的简化电路图。
具体实施方式
本实施例中，如图2所示，一种与电源电压无关的偏置电路，包含：
三个PMOS管：第一PMOS管P0、第二PMOS管P1，第三PMOS管P2；三个NMOS管：第一NMOS管N0、第二NMOS管N1、第三NMOS管N2以及一个电阻R0；
第一NMOS管N0的源极接地；第一NMOS管N0的漏极与第一PMOS管P0的栅极、漏极，第二PMOS管P1的栅极均连接于A点；
第一PMOS管P0的源极与第二PMOS管P1的源极均连接到电源VDD；第一PMOS管P0连接为二极管结构，并与第二PMOS管P1构成电流镜；
第三NMOS管N2的源极接地，第三NMOS管N2的栅极、漏极，第一NMOS管N0的栅极，第二NMOS管N1的栅极与第三PMOS管P2的漏极均连接于节点C；且第二NMOS管N1的衬底接源极，以消除体效应。第三NMOS管N2连接为二极管结构，并与第一NMOS管N0构成电流镜；
第二NMOS管N1的源极与电阻R0的一端连接，电阻R0的另一端连接地电位；第二NMOS管N1的漏极，第二PMOS管P1的漏极与第三PMOS管P2的栅极均连接于节点B；第三PMOS管P2的源极连接到电源VDD，并与第三NMOS管N2形成电流支路。
具体实施中，第一PMOS管P0，第二PMOS管P1与第三PMOS管P2的宽长比之间的比值为1:1:1；第一NMOS管N0，第二NMOS管N1与第三NMOS管N2的宽长比之间的比值为1:m:1。其中，NMOS电流镜N0与N2尺寸相同，则NMOS管N0所在支路与NMOS管N2所在支路电流相等，且PMOS管P0与P2尺寸相等，所以，PMOS管P0与P2栅极电位相等；第三PMOS管P2与第三NMOS管N2构成钳位电路，使得节点A与节点B的电位相等，从而使得流过第一PMOS管P0的电流与第二PMOS管P1的电流相等，消除了PMOS管P0与P1的沟道长度调制效应，很大程度上降低了偏置电流Iout对电源电压的依赖性，从而使得偏置电路产生了与电源电压无关的偏置电流。
定量地，在考虑沟道长度调制效应的情况下，根据图3所示的偏置电路的简化电路图，电源电压上的微小变化ΔVDD所引起的输出电流的变化为：
Figure BDA0002482374590000031
由表达式(2)、(3)可以看出，在电源变化量相同的情况下，偏置电路输出偏置电流的变化量远小于传统偏置电路输出偏置电流的变化量。
偏置电路最小工作电压为VGS+VDS。
偏置电路很大程度上消除了沟道长度调制效应对输出偏置电流的影响，电源电压范围较大时，输出偏置电流基本不变，适用于最低电源电压低且变化范围大的模拟或混合信号集成电路中。

Claims (4)

1.一种与电源电压无关的偏置电路，其特征包含：
三个PMOS管：第一PMOS管P0、第二PMOS管P1，第三PMOS管P2；三个NMOS管：第一NMOS管N0、第二NMOS管N1、第三NMOS管N2以及一个电阻R0；
所述第一NMOS管N0的源极接地；第一NMOS管N0的漏极与第一PMOS管P0的栅极、漏极，第二PMOS管P1的栅极均连接于A点；
所述第一PMOS管P0的源极与第二PMOS管P1的源极均连接到电源VDD；所述第一PMOS管P0连接为二极管结构，并与第二PMOS管P1构成电流镜；
所述第三NMOS管N2的源极接地，第三NMOS管N2的栅极、漏极，第一NMOS管N0的栅极，第二NMOS管N1的栅极与第三PMOS管P2的漏极均连接于节点C；所述第三NMOS管N2连接为二极管结构，并与第一NMOS管N0构成电流镜；
所述第二NMOS管N1的源极与电阻R0的一端连接，电阻R0的另一端连接地电位；所述第二NMOS管N1的漏极，第二PMOS管P1的漏极与第三PMOS管P2的栅极均连接于节点B；所述第三PMOS管P2的源极连接到电源VDD，并与第三NMOS管N2形成电流支路。
2.根据权利要求1所述的偏置电路，其特征在于，第一PMOS管P0，第二PMOS管P1与第三PMOS管P2的宽长比之间的比值为1:1:1；第一NMOS管N0，第二NMOS管N1与第三NMOS管N2的宽长比之间的比值为1:m:1。
3.根据权利要求1所述的偏置电路，其特征在于，所述第三PMOS管P2与第三NMOS管N2构成钳位电路，使得节点A与节点B的电位相等，从而使得所述第一PMOS管P0的电流与第二PMOS管P1的电流相等，以实现与电源电压无关的偏置电流。
4.根据权利要求1所述的偏置电路，其特征在于，所述第二NMOS管N1的衬底接源极，以消除体效应。
CN202010382071.8A 2020-05-08 2020-05-08 一种与电源电压无关的偏置电路 Pending CN111522391A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010382071.8A CN111522391A (zh) 2020-05-08 2020-05-08 一种与电源电压无关的偏置电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010382071.8A CN111522391A (zh) 2020-05-08 2020-05-08 一种与电源电压无关的偏置电路

Publications (1)

Publication Number Publication Date
CN111522391A true CN111522391A (zh) 2020-08-11

Family

ID=71907224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010382071.8A Pending CN111522391A (zh) 2020-05-08 2020-05-08 一种与电源电压无关的偏置电路

Country Status (1)

Country Link
CN (1) CN111522391A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115882827A (zh) * 2022-12-29 2023-03-31 无锡迈尔斯通集成电路有限公司 一种受工艺影响小的低温度系数恒定延时电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030001659A1 (en) * 2001-06-08 2003-01-02 Stmicroelectronics S.A. Bias circuit with voltage and temperature stable operating point
CN101609344A (zh) * 2009-07-07 2009-12-23 东南大学 Cmos亚阈高阶温度补偿带隙基准电路
CN104503530A (zh) * 2015-01-09 2015-04-08 中国科学技术大学 一种高性能高可靠度的低压cmos基准电压源
CN106055001A (zh) * 2016-06-08 2016-10-26 中国电子科技集团公司第五十八研究所 一种改进的参考电流源电路
CN109240407A (zh) * 2018-09-29 2019-01-18 北京兆易创新科技股份有限公司 一种基准源

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030001659A1 (en) * 2001-06-08 2003-01-02 Stmicroelectronics S.A. Bias circuit with voltage and temperature stable operating point
CN101609344A (zh) * 2009-07-07 2009-12-23 东南大学 Cmos亚阈高阶温度补偿带隙基准电路
CN104503530A (zh) * 2015-01-09 2015-04-08 中国科学技术大学 一种高性能高可靠度的低压cmos基准电压源
CN106055001A (zh) * 2016-06-08 2016-10-26 中国电子科技集团公司第五十八研究所 一种改进的参考电流源电路
CN109240407A (zh) * 2018-09-29 2019-01-18 北京兆易创新科技股份有限公司 一种基准源

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115882827A (zh) * 2022-12-29 2023-03-31 无锡迈尔斯通集成电路有限公司 一种受工艺影响小的低温度系数恒定延时电路
CN115882827B (zh) * 2022-12-29 2024-02-13 无锡迈尔斯通集成电路有限公司 一种受工艺影响小的低温度系数恒定延时电路

Similar Documents

Publication Publication Date Title
US7479821B2 (en) Cascode circuit and semiconductor device
US7859243B2 (en) Enhanced cascode performance by reduced impact ionization
CN113093855B (zh) 一种低功耗宽电压范围的超低压基准源电路
CN108334153A (zh) 一种电流镜电路
CN106020322B (zh) 一种低功耗cmos基准源电路
US7659766B2 (en) Semiconductor integrated circuit device enabling to produce a stable constant current even on a low power-source voltage
CN109947172B (zh) 一种低压降高输出电阻镜像电流源电路
JP2000244259A (ja) 高速カレントミラー回路及び方法
CN111522391A (zh) 一种与电源电压无关的偏置电路
CN111988029B (zh) 一种高速高精度的电平位移电路
US20210286394A1 (en) Current reference circuit with current mirror devices having dynamic body biasing
JPH01296491A (ja) 基準電圧発生回路
JP4015319B2 (ja) 定電流発生回路および差動増幅回路
CN110568902B (zh) 一种基准电压源电路
CN111010151B (zh) 一种基于深阱mos管的超低电压冷启动振荡器延迟单元
CN111026219B (zh) 一种共源共栅结构的基准源
JP2000330657A (ja) 半導体装置
US11320851B1 (en) All-MOSFET voltage reference circuit with stable bias current and reduced error
Al-Shebanee et al. A 1.2 v to 3 v low power resistor-less all-mosfet voltage reference generator
CN114679169B (zh) 一种带有pvt恒定偏置电路的高速adc输入缓冲器
CN114756080B (zh) 偏置电流产生电路和电流提供电路
CN106933286B (zh) 基准电压模块
CN116880646A (zh) 一种cmos电压基准源
CN114421952A (zh) 一种高摆幅的增益自举反相器及其应用
CN117111672A (zh) 一种对电源电压低依赖性的偏置电流产生电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200811

RJ01 Rejection of invention patent application after publication