CN111509665B - 基于温度及工艺补偿的欠压保护电路及方法 - Google Patents

基于温度及工艺补偿的欠压保护电路及方法 Download PDF

Info

Publication number
CN111509665B
CN111509665B CN201910094191.5A CN201910094191A CN111509665B CN 111509665 B CN111509665 B CN 111509665B CN 201910094191 A CN201910094191 A CN 201910094191A CN 111509665 B CN111509665 B CN 111509665B
Authority
CN
China
Prior art keywords
tube
nmos
pmos
voltage
nmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910094191.5A
Other languages
English (en)
Other versions
CN111509665A (zh
Inventor
王涛
曾华丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Actions Technology Co Ltd
Original Assignee
Actions Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Actions Technology Co Ltd filed Critical Actions Technology Co Ltd
Priority to CN201910094191.5A priority Critical patent/CN111509665B/zh
Publication of CN111509665A publication Critical patent/CN111509665A/zh
Application granted granted Critical
Publication of CN111509665B publication Critical patent/CN111509665B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/24—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/02—Details
    • H02H3/05—Details with means for increasing reliability, e.g. redundancy arrangements

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及电源技术领域，公开了一种基于温度及工艺补偿的欠压保护电路及方法，该电路包括：温度工艺补偿电路和分压电路，电源电压产生分压电流连接至所述分压电路的一端，温度工艺补偿电路产生补偿电流连接至所述分压电路的另一端，分压电路根据所述分压电流及所述补偿电流产生输出电压，当所述输出电压低于预设电压阈值时，输出欠压保护信号以进行欠压保护；通过将与温度工艺相关的补偿电流叠加入分压阻抗中，实现温度工艺补偿功能，极大的改善了电源欠压保护阈值的一致性，保证了检测信号的准确性，减少了电路复杂度，功耗较低。

Description

基于温度及工艺补偿的欠压保护电路及方法
技术领域
本发明涉及电源技术领域，尤其涉及一种基于温度及工艺补偿的欠压保护电路及方法。
背景技术
欠压保护电路是一种常用的电源保护机制，欠压保护是指在电源电压较低的情况下不允许内部子电路工作，避免电源因过放电而损耗寿命，又避免由于电压过低导致内部电路存在不定态，出现误操作等。
目前，常见的欠压保护电路通常利用基准电压及比较器，来判断电源电压是否出现欠压，如果出现欠压，则关闭内部相关电路。该方法能够准确的测量电源电压，离散度小。一方面该方法需要基准电压保持稳定工作状态，一般消耗较大电流；另一方面该方法需要保证基准电压处于正常状态下，若电源电压过低，导致基准电压异常，可能输出错误信号。
另一种方式是采用电源电压分压，使用该分压驱动MOS管，若MOS管未导通，则判断为欠压；若可使得MOS管导通，则判断为未欠压。这种方法简单易实现，但由于MOS管阈值受工艺、温度偏差较大，致使该方法判断阈值变化范围很大，极大的限制了其应用场景。
发明内容
本发明的主要目的在于提出一种基于温度及工艺补偿的欠压保护电路及方法，通过将与温度工艺相关的补偿电流叠加入分压阻抗中，实现温度工艺补偿功能，极大的改善了电源欠压保护阈值的一致性，保证了检测信号的准确性，减少了电路复杂度，功耗较低。
为实现上述目的，本发明提供的一种基于温度及工艺补偿的欠压保护电路，包括：温度工艺补偿电路和分压电路，电源电压产生分压电流连接至所述分压电路的一端，温度工艺补偿电路产生补偿电流连接至所述分压电路的另一端，分压电路根据所述分压电流及所述补偿电流产生输出电压，当所述输出电压低于预设电压阈值时，输出欠压保护信号以进行欠压保护。
可选地，还包括驱动电路，所述驱动电路包括MOS管MN1，所述预设电压阈值由所述MOS管MN1的参数计算得到，当所述输出电压低于预设电压阈值时，所述MOS管MN1断开，所述欠压保护信号为1；当所述输出电压高于或等于预设电压阈值时，所述MOS管MN1完全导通，所述欠压保护信号为零。
可选地，所述温度工艺补偿电路包括：PMOS管MP5、PMOS管MP7、PMOS管MP8、PMOS管MP9、PMOS管MP10、NMOS管MN3、NMOS管MN4、NMOS管MN5、NMOS管MN8、NMOS管MN9、NMOS管MN10和电阻R1；其中，所述PMOS管MP5的栅极与VPB电压端连接，所述PMOS管MP5的源极与PMOS管MP7的源极、PMOS管MP8的源极、PMOS管MP9的源极及PMOS管MP10的源极连接在一起，PMOS管MP5的漏极与NMOS管MN3的源极、NMOS管MN3的栅极及NMOS管MN4的栅极连接在一起，NMOS管MN3的漏极与NMOS管MN5的源极及NMOS管MN5的栅极连接在一起，NMOS管MN4的源极与PMOS管MP7的栅极、PMOS管MP7的漏极及PMOS管MP8的栅极连接在一起，NMOS管MN4的漏极与电阻R1的一端连接，PMOS管MP8的漏极与NMOS管MN8的源极、NMOS管MN9的源极、NMOS管MN9的栅极及NMOS管MN10的栅极连接在一起，NMOS管MN8的栅极与VNB电压端连接，NMOS管MN5的漏极与电阻R1的另一端、NMOS管MN8的漏极、NMOS管MN9的漏极及NMOS管MN10的漏极一起接地，PMOS管MP9的栅极与PMOS管MP9的漏极、PMOS管MP10的栅极连接在一起，PMOS管MP10的漏极用于输出补偿电流I2。
可选地，所述NMOS管MN8的导通电流由偏置电路产生；所述偏置电路包括：PMOS管MP11、PMOS管MP12、NMOS管MN11、NMOS管MN12,和电阻R2；其中，PMOS管MP11的源极与PMOS管MP12的源极连接至电源端VIN，PMOS管MP11的栅极与PMOS管MP12的栅极、PMOS管MP12的漏极及NMOS管MN12的源极连接在一起，PMOS管MP11的漏极与NMOS管MN11的源极、NMOS管MN11的栅极、NMOS管MN12的栅极及NMOS管MN8的栅极连接在一起，NMOS管MN12的漏极与电阻R2的一端连接，NMOS管MN11的漏极与NMOS管MN8的漏极及电阻R2的另一端一起接地。
可选地，所述分压电路包括串联的电阻R3和电阻R4。
可选地，所述驱动电路还包括：上拉电阻或等效上拉电阻，所述上拉电阻或所述等效上拉电阻的一端与所述电源电压连接，另一端与所述MOS管MN1的源极连接。
作为本发明的另一方面，提供的一种基于温度及工艺补偿的欠压保护方法，包括：
获取电源电压产生的分压电流及温度工艺补偿电路产生的补偿电流；
通过分压电路根据所述分压电流及所述补偿电流产生输出电压；
当所述输出电压低于预设电压阈值时，输出欠压保护信号以进行欠压保护。
可选地，所述预设电压阈值由驱动电路产生，所述驱动电路包括MOS管MN1，所述预设电压阈值由所述MOS管MN1的参数计算得到，当所述输出电压低于预设电压阈值时，所述MOS管MN1断开，所述欠压保护信号为1；当所述输出电压高于或等于预设电压阈值时，所述MOS管MN1完全导通，所述欠压保护信号为零。
可选地，所述温度工艺补偿电路包括：PMOS管MP5、PMOS管MP7、PMOS管MP8、PMOS管MP9、PMOS管MP10、NMOS管MN3、NMOS管MN4、NMOS管MN5、NMOS管MN8、NMOS管MN9、NMOS管MN10和电阻R1；其中，所述PMOS管MP5的栅极与VPB电压端连接，所述PMOS管MP5的源极与PMOS管MP7的源极、PMOS管MP8的源极、PMOS管MP9的源极及PMOS管MP10的源极连接在一起，PMOS管MP5的漏极与NMOS管MN3的源极、NMOS管MN3的栅极及NMOS管MN4的栅极连接在一起，NMOS管MN3的漏极与NMOS管MN5的源极及NMOS管MN5的栅极连接在一起，NMOS管MN4的源极与PMOS管MP7的栅极、PMOS管MP7的漏极及PMOS管MP8的栅极连接在一起，NMOS管MN4的漏极与电阻R1的一端连接，PMOS管MP8的漏极与NMOS管MN8的源极、NMOS管MN9的源极、NMOS管MN9的栅极及NMOS管MN10的栅极连接在一起，NMOS管MN8的栅极与VNB电压端连接，NMOS管MN5的漏极与电阻R1的另一端、NMOS管MN8的漏极、NMOS管MN9的漏极及NMOS管MN10的漏极一起接地，PMOS管MP9的栅极与PMOS管MP9的漏极、PMOS管MP10的栅极连接在一起，PMOS管MP10的漏极用于输出补偿电流I2。
可选地，所述NMOS管MN8的导通电流由偏置电路产生；所述偏置电路包括：PMOS管MP11、PMOS管MP12、NMOS管MN11、NMOS管MN12,和电阻R2；其中，PMOS管MP11的源极与PMOS管MP12的源极连接至电源端VIN，PMOS管MP11的栅极与PMOS管MP12的栅极、PMOS管MP12的漏极及NMOS管MN12的源极连接在一起，PMOS管MP11的漏极与NMOS管MN11的源极、NMOS管MN11的栅极、NMOS管MN12的栅极及NMOS管MN8的栅极连接在一起，NMOS管MN12的漏极与电阻R2的一端连接，NMOS管MN11的漏极与NMOS管MN8的漏极及电阻R2的另一端一起接地。
可选地，所述驱动电路还包括：上拉电阻或等效上拉电阻，所述上拉电阻或所述等效上拉电阻的一端与所述电源电压连接，另一端与所述MOS管MN1的源极连接。
本发明提出的一种基于温度及工艺补偿的欠压保护电路及方法，该电路包括：温度工艺补偿电路和分压电路，电源电压产生分压电流连接至所述分压电路的一端，温度工艺补偿电路产生补偿电流连接至所述分压电路的另一端，分压电路根据所述分压电流及所述补偿电流产生输出电压，当所述输出电压低于预设电压阈值时，输出欠压保护信号以进行欠压保护；通过将与温度工艺相关的补偿电流叠加入分压阻抗中，实现温度工艺补偿功能，极大的改善了电源欠压保护阈值的一致性，保证了检测信号的准确性，减少了电路复杂度，功耗较低。
附图说明
图1为本发明实施例一提供的一种基于温度及工艺补偿的欠压保护电路的电路图；
图2为本发明实施例一提供的一种温度工艺补偿电路的电路图；
图3为本发明实施例一提供的一种偏置电路的电路图图；
图4为本发明实施例一提供的一种分压电路的电路图；
图5为本发明实施例一提供的一种等效上拉电阻电路的电路图；
图6a为本发明实施例一提供的在同工艺不同温度下使用本实施例的补偿电流的仿真效果图；
图6b为本发明实施例一提供的在同工艺不同温度下未使用本实施例的补偿电流的仿真效果图；
图7a为本发明实施例一提供的在不同工艺同温度下使用本实施例的补偿电流的仿真效果图；
图7b为本发明实施例一提供的在不同工艺同温度下未使用本实施例的补偿电流的仿真效果图；
图8a为本发明实施例一提供的在不同工艺不同温度下使用本实施例的补偿电流的仿真效果图；
图8b为本发明实施例一提供的在不同工艺不同温度下未使用本实施例的补偿电流的仿真效果图；
图9为本发明实施例二提供的一种基于温度及工艺补偿的欠压保护方法的流程图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
实施例一
如图1所示，在本实施例中，一种基于温度及工艺补偿的欠压保护电路，包括：温度工艺补偿电路和分压电路，电源电压产生分压电流连接至所述分压电路的一端，温度工艺补偿电路产生补偿电流连接至所述分压电路的另一端，分压电路根据所述分压电流及所述补偿电流产生输出电压，当所述输出电压低于预设电压阈值时，输出欠压保护信号以进行欠压保护。
在本实施例中，通过将与温度工艺相关的补偿电流叠加入分压阻抗中，实现温度工艺补偿功能，极大的改善了电源欠压保护阈值的一致性，保证了检测信号的准确性，减少了电路复杂度，功耗较低。
如图1所示，所述分压电流表示为I1，所述补偿电流表示为I2，电源电压连接至电源端Vin，输出电压表示为VA，欠压保护信号为UVLO。电源端Vin上电，电流I1随电源电压增高，VA电压随电源电压升高。若电源电压较低，无法使MN1完全导通，则UVLO输出1，以进行欠压保护；当电源电压到达一定值后(通常为2个MOS管阈值)，I2开始增加，I1与I2叠加，电压VA上升速率增大，若电源电压足够高，足以使MN1完全导通，则UVLO输出0，不进行欠压保护。I2电流与温度直接相关，将I2叠加到I1上，可以减少温度工艺对检测阈值的影响。
如图1所示，在本实施例中，基于温度及工艺补偿的欠压保护电路还包括驱动电路，所述驱动电路包括MOS管MN1，所述预设电压阈值由所述MOS管MN1的参数计算得到，当所述输出电压低于预设电压阈值时，所述MOS管MN1断开，所述欠压保护信号为1；当所述输出电压高于或等于预设电压阈值时，所述MOS管MN1完全导通，所述欠压保护信号为零。
可见，所述驱动电路用于比较所述输出电压与预设电压阈值，并根据比较结果确定是否进行欠压保护。如图2所示，在本实施例中，所述温度工艺补偿电路包括：PMOS管MP5、PMOS管MP7、PMOS管MP8、PMOS管MP9、PMOS管MP10、NMOS管MN3、NMOS管MN4、NMOS管MN5、NMOS管MN8、NMOS管MN9、NMOS管MN10和电阻R1；其中，所述PMOS管MP5的栅极与VPB电压端连接，所述PMOS管MP5的源极与PMOS管MP7的源极、PMOS管MP8的源极、PMOS管MP9的源极及PMOS管MP10的源极连接在一起，PMOS管MP5的漏极与NMOS管MN3的源极、NMOS管MN3的栅极及NMOS管MN4的栅极连接在一起，NMOS管MN3的漏极与NMOS管MN5的源极及NMOS管MN5的栅极连接在一起，NMOS管MN4的源极与PMOS管MP7的栅极、PMOS管MP7的漏极及PMOS管MP8的栅极连接在一起，NMOS管MN4的漏极与电阻R1的一端连接，PMOS管MP8的漏极与NMOS管MN8的源极、NMOS管MN9的源极、NMOS管MN9的栅极及NMOS管MN10的栅极连接在一起，NMOS管MN8的栅极与VNB电压端连接，NMOS管MN5的漏极与电阻R1的另一端、NMOS管MN8的漏极、NMOS管MN9的漏极及NMOS管MN10的漏极一起接地，PMOS管MP9的栅极与PMOS管MP9的漏极、PMOS管MP10的栅极连接在一起，PMOS管MP10的漏极用于输出补偿电流I2。
在本实施例中，温度工艺补偿电路利用MN3，MN4的镜像结构，使得Vgs_MN5＝VR1，因此可得到与MN5的Vgs及电阻R1正相关的电流I_PVT＝Vgs_MN5/R1，经过镜像及差值运算，可得到目标电流I2，该电流与温度负相关并与MN5的Vgs正相关(由于电阻具有匹配性，随温度、工艺具有一致性变化，该参数影响忽略不计)。将该电流叠加到电源电压分压阻抗上，可得到与温度负相关及与MN5的Vgs正相关的驱动电压VA，可极大的提高电源电压欠压保护检测阈值的一致性。
如图3所示，在本实施例中，所述NMOS管MN8的导通电流由偏置电路产生；所述偏置电路包括：PMOS管MP11、PMOS管MP12、NMOS管MN11、NMOS管MN12,和电阻R2；其中，PMOS管MP11的源极与PMOS管MP12的源极连接至电源端VIN，PMOS管MP11的栅极与PMOS管MP12的栅极、PMOS管MP12的漏极及NMOS管MN12的源极连接在一起，PMOS管MP11的漏极与NMOS管MN11的源极、NMOS管MN11的栅极、NMOS管MN12的栅极及NMOS管MN8的栅极连接在一起，NMOS管MN12的漏极与电阻R2的一端连接，NMOS管MN11的漏极与NMOS管MN8的漏极及电阻R2的另一端一起接地。
在本实施例中，驱动电压VA可采用的计算公式推导过程如下：
Figure BDA0001964097320000081
Figure BDA0001964097320000082
其中，Ipat由图3中的偏置电路得到；
Figure BDA0001964097320000083
其中，k，q为晶体管特性常数；
将公式(2)、(3)代入公式(1)可得：
Figure BDA0001964097320000084
据此可求得：
Figure BDA0001964097320000085
简化后可得：
VA＝aVgs-bT+cVIN
其中，系数a，b，c中分子分母均包含电阻，随工艺温度偏差一致，因此可认定a，b，c均为不受工艺温度影响的常数。
如图4所示，在本实施例中，所述分压电路包括串联的电阻R3和电阻R4。可选地，其电阻值皆为600kΩ。
在本实施例中，所述驱动电路还包括：上拉电阻或等效上拉电阻，所述上拉电阻或所述等效上拉电阻的一端与所述电源电压连接，另一端与所述MOS管MN1的源极连接。
如图5所示，所述等效上拉电阻电路包括：PMOS管MP2、PMOS管MP3和PMOS管MP4，所述PMOS管MP2的漏极与PMOS管MP3的源极连接，PMOS管MP3的漏极与PMOS管MP4的源极连接，所述PMOS管MP2的栅极与PMOS管MP3的栅极及PMOS管MP4的栅极一起接地。
如图6a所示，为在同工艺不同温度下使用本实施例的补偿电流的仿真效果图；经过本实施例的温度补偿后，在TT工艺角下温度-20°～85°范围内，其翻转阈值范围为1.94V～1.96V，变化范围0.02V。如图6b所示，为在同工艺不同温度下未使用本实施例的补偿电流的仿真效果图；在TT工艺角下温度-20°～85°范围内，其翻转阈值范围为1.84V～2.18V，变化范围0.34V。二者对比可知，经过本实施例补偿后，在TT工艺角下温度-20°～85°阈值范围由0.34V变为0.02V。
如图7a所示，为在不同工艺同温度下使用本实施例的补偿电流的仿真效果图；经过本实施例的温度补偿后，在45°及TT/FF/SS/SNFP/FNSP的工艺角情况下，其翻转阈值范围为1.82V～2.06V，变化范围为0.24V。如图7b所示，为在不同工艺同温度下未使用本实施例的补偿电流的仿真效果图；在45°及TT/FF/SS/SNFP/FNSP的工艺角情况下，其翻转阈值范围为1.82V～2.22V，变化范围为0.4V。二者对比可知，经过本实施例补偿后，在45°及TT/FF/SS/SNFP/FNSP的工艺角情况下其阈值范围由0.4V变为0.24V。
如图8a所示，为在不同工艺不同温度下使用本实施例的补偿电流的仿真效果图；经过本实施例的温度补偿后，在-20°～85°及TT/FF/SS/SNFP/FNSP的工艺角情况下，其翻转阈值范围为1.815V～2.085V，变化范围为0.27V。如图8b所示，为在不同工艺不同温度下未使用本实施例的补偿电流的仿真效果图；在-20°～85°及TT/FF/SS/SNFP/FNSP的工艺角情况下，其翻转阈值范围为1.585V～2.445V，变化范围为0.86V。二者对比可知，经过本实施例补偿后，在-20°～85°及TT/FF/SS/SNFP/FNSP的工艺角情况下其阈值范围由0.86V变为0.27V。
实施例二
如图9所示，在本实施例中，一种基于温度及工艺补偿的欠压保护方法，包括：
S10、获取电源电压产生的分压电流及温度工艺补偿电路产生的补偿电流；
S20、通过分压电路根据所述分压电流及所述补偿电流产生输出电压；
S30、当所述输出电压低于预设电压阈值时，输出欠压保护信号以进行欠压保护。
在本实施例中，通过将与温度工艺相关的补偿电流叠加入分压阻抗中，实现温度工艺补偿功能，极大的改善了电源欠压保护阈值的一致性，保证了检测信号的准确性，减少了电路复杂度，功耗较低。
一种可行的实施方式，其分压电路包括串联的电阻R3和电阻R4。可选地，其电阻值皆为600kΩ。
如图1所示，所述分压电流表示为I1，所述补偿电流表示为I2，电源电压连接至电源端Vin，输出电压表示为VA，欠压保护信号为UVLO。电源端Vin上电，电流I1随电源电压增高，VA电压随电源电压升高。若电源电压较低，无法使MN1完全导通，则UVLO输出1，以进行欠压保护；当电源电压到达一定值后(通常为2个MOS管阈值)，I2开始增加，I1与I2叠加，电压VA上升速率增大，若电源电压足够高，足以使MN1完全导通，则UVLO输出0，不进行欠压保护。I2电流与温度直接相关，将I2叠加到I1上，可以减少温度工艺对检测阈值的影响。
在本实施例中，所述预设电压阈值由驱动电路产生，所述驱动电路包括MOS管MN1，所述预设电压阈值由所述MOS管MN1的参数计算得到，当所述输出电压低于预设电压阈值时，所述MOS管MN1断开，所述欠压保护信号为1；当所述输出电压高于或等于预设电压阈值时，所述MOS管MN1完全导通，所述欠压保护信号为零。
在本实施例中，所述温度工艺补偿电路包括：PMOS管MP5、PMOS管MP7、PMOS管MP8、PMOS管MP9、PMOS管MP10、NMOS管MN3、NMOS管MN4、NMOS管MN5、NMOS管MN8、NMOS管MN9、NMOS管MN10和电阻R1；其中，所述PMOS管MP5的栅极与VPB电压端连接，所述PMOS管MP5的源极与PMOS管MP7的源极、PMOS管MP8的源极、PMOS管MP9的源极及PMOS管MP10的源极连接在一起，PMOS管MP5的漏极与NMOS管MN3的源极、NMOS管MN3的栅极及NMOS管MN4的栅极连接在一起，NMOS管MN3的漏极与NMOS管MN5的源极及NMOS管MN5的栅极连接在一起，NMOS管MN4的源极与PMOS管MP7的栅极、PMOS管MP7的漏极及PMOS管MP8的栅极连接在一起，NMOS管MN4的漏极与电阻R1的一端连接，PMOS管MP8的漏极与NMOS管MN8的源极、NMOS管MN9的源极、NMOS管MN9的栅极及NMOS管MN10的栅极连接在一起，NMOS管MN8的栅极与VNB电压端连接，NMOS管MN5的漏极与电阻R1的另一端、NMOS管MN8的漏极、NMOS管MN9的漏极及NMOS管MN10的漏极一起接地，PMOS管MP9的栅极与PMOS管MP9的漏极、PMOS管MP10的栅极连接在一起，PMOS管MP10的漏极用于输出补偿电流I2。
在本实施例中，温度工艺补偿电路利用MN3，MN4的镜像结构，使得Vgs_MN5＝VR1，因此可得到与MN5的Vgs及电阻R1正相关的电流I_PVT＝Vgs_MN5/R1，经过镜像及差值运算，可得到目标电流I2，该电流与温度负相关并与MN5的Vgs正相关(由于电阻具有匹配性，随温度、工艺具有一致性变化，该参数影响忽略不计)。将该电流叠加到电源电压分压阻抗上，可得到与温度负相关及与MN5的Vgs正相关的驱动电压VA，可极大的提高电源电压欠压保护检测阈值的一致性。
在本实施例中，所述NMOS管MN8的导通电流由偏置电路产生；所述偏置电路包括：PMOS管MP11、PMOS管MP12、NMOS管MN11、NMOS管MN12,和电阻R2；其中，PMOS管MP11的源极与PMOS管MP12的源极连接至电源端VIN，PMOS管MP11的栅极与PMOS管MP12的栅极、PMOS管MP12的漏极及NMOS管MN12的源极连接在一起，PMOS管MP11的漏极与NMOS管MN11的源极、NMOS管MN11的栅极、NMOS管MN12的栅极及NMOS管MN8的栅极连接在一起，NMOS管MN12的漏极与电阻R2的一端连接，NMOS管MN11的漏极与NMOS管MN8的漏极及电阻R2的另一端一起接地。
在本实施例中，驱动电压VA可采用的计算公式推导过程如下：
Figure BDA0001964097320000121
Figure BDA0001964097320000122
其中，Ipat由图3中的偏置电路得到；
Figure BDA0001964097320000123
其中，k，q为晶体管特性常数；
将公式(2)、(3)代入公式(1)可得：
Figure BDA0001964097320000124
据此可求得：
Figure BDA0001964097320000125
简化后可得：
VA＝aVgs-bT+cVIN
其中，系数a，b，c中分子分母均包含电阻，随工艺温度偏差一致，因此可认定a，b，c均为不受工艺温度影响的常数。
在本实施例中，所述驱动电路还包括：上拉电阻或等效上拉电阻，所述上拉电阻或所述等效上拉电阻的一端与所述电源电压连接，另一端与所述MOS管MN1的源极连接。
如图5所示，所述等效上拉电阻电路包括：PMOS管MP2、PMOS管MP3和PMOS管MP4，所述PMOS管MP2的漏极与PMOS管MP3的源极连接，PMOS管MP3的漏极与PMOS管MP4的源极连接，所述PMOS管MP2的栅极与PMOS管MP3的栅极及PMOS管MP4的栅极一起接地。
如图6a所示，为在同工艺不同温度下使用本实施例的补偿电流的仿真效果图；经过本实施例的温度补偿后，在TT工艺角下温度-20°～85°范围内，其翻转阈值范围为1.94V～1.96V，变化范围0.02V。如图6b所示，为在同工艺不同温度下未使用本实施例的补偿电流的仿真效果图；在TT工艺角下温度-20°～85°范围内，其翻转阈值范围为1.84V～2.18V，变化范围0.34V。二者对比可知，经过本实施例补偿后，在TT工艺角下温度-20°～85°阈值范围由0.34V变为0.02V。
如图7a所示，为在不同工艺同温度下使用本实施例的补偿电流的仿真效果图；经过本实施例的温度补偿后，在45°及TT/FF/SS/SNFP/FNSP的工艺角情况下，其翻转阈值范围为1.82V～2.06V，变化范围为0.24V。如图7b所示，为在不同工艺同温度下未使用本实施例的补偿电流的仿真效果图；在45°及TT/FF/SS/SNFP/FNSP的工艺角情况下，其翻转阈值范围为1.82V～2.22V，变化范围为0.4V。二者对比可知，经过本实施例补偿后，在45°及TT/FF/SS/SNFP/FNSP的工艺角情况下其阈值范围由0.4V变为0.24V。
如图8a所示，为在不同工艺不同温度下使用本实施例的补偿电流的仿真效果图；经过本实施例的温度补偿后，在-20°～85°及TT/FF/SS/SNFP/FNSP的工艺角情况下，其翻转阈值范围为1.815V～2.085V，变化范围为0.27V。如图8b所示，为在不同工艺不同温度下未使用本实施例的补偿电流的仿真效果图；在-20°～85°及TT/FF/SS/SNFP/FNSP的工艺角情况下，其翻转阈值范围为1.585V～2.445V，变化范围为0.86V。二者对比可知，经过本实施例补偿后，在-20°～85°及TT/FF/SS/SNFP/FNSP的工艺角情况下其阈值范围由0.86V变为0.27V。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (9)

1.一种基于温度及工艺补偿的欠压保护电路，其特征在于，包括：温度工艺补偿电路和分压电路，电源电压产生分压电流连接至所述分压电路的一端，温度工艺补偿电路产生补偿电流连接至所述分压电路的另一端，分压电路根据所述分压电流及所述补偿电流产生输出电压，当所述输出电压低于预设电压阈值时，输出欠压保护信号以进行欠压保护；所述温度工艺补偿电路包括：PMOS管MP5、PMOS管MP7、PMOS管MP8、PMOS管MP9、PMOS管MP10、NMOS管MN3、NMOS管MN4、NMOS管MN5、NMOS管MN8、NMOS管MN9、NMOS管MN10和电阻R1；其中，所述PMOS管MP5的栅极与VPB电压端连接，所述PMOS管MP5的源极与PMOS管MP7的源极、PMOS管MP8的源极、PMOS管MP9的源极及PMOS管MP10的源极连接在一起，PMOS管MP5的漏极与NMOS管MN3的源极、NMOS管MN3的栅极及NMOS管MN4的栅极连接在一起，NMOS管MN3的漏极与NMOS管MN5的源极及NMOS管MN5的栅极连接在一起，NMOS管MN4的源极与PMOS管MP7的栅极、PMOS管MP7的漏极及PMOS管MP8的栅极连接在一起，NMOS管MN4的漏极与电阻R1的一端连接，PMOS管MP8的漏极与NMOS管MN8的源极、NMOS管MN9的源极、NMOS管MN9的栅极及NMOS管MN10的栅极连接在一起，NMOS管MN8的栅极与VNB电压端连接，NMOS管MN5的漏极与电阻R1的另一端、NMOS管MN8的漏极、NMOS管MN9的漏极及NMOS管MN10的漏极一起接地，PMOS管MP9的栅极与PMOS管MP9的漏极、PMOS管MP10的栅极连接在一起，PMOS管MP10的漏极用于输出补偿电流I2。
2.根据权利要求1所述的一种基于温度及工艺补偿的欠压保护电路，其特征在于，还包括驱动电路，所述驱动电路包括MOS管MN1，所述预设电压阈值由所述MOS管MN1的参数计算得到，当所述输出电压低于预设电压阈值时，所述MOS管MN1断开，所述欠压保护信号为1；当所述输出电压高于或等于预设电压阈值时，所述MOS管MN1完全导通，所述欠压保护信号为零。
3.根据权利要求1所述的一种基于温度及工艺补偿的欠压保护电路，其特征在于，所述NMOS管MN8的导通电流由偏置电路产生；所述偏置电路包括：PMOS管MP11、PMOS管MP12、NMOS管MN11、NMOS管MN12,和电阻R2；其中，PMOS管MP11的源极与PMOS管MP12的源极连接至电源端VIN，PMOS管MP11的栅极与PMOS管MP12的栅极、PMOS管MP12的漏极及NMOS管MN12的源极连接在一起，PMOS管MP11的漏极与NMOS管MN11的源极、NMOS管MN11的栅极、NMOS管MN12的栅极及NMOS管MN8的栅极连接在一起，NMOS管MN12的漏极与电阻R2的一端连接，NMOS管MN11的漏极与NMOS管MN8的漏极及电阻R2的另一端一起接地。
4.根据权利要求1或2所述的一种基于温度及工艺补偿的欠压保护电路，其特征在于，所述分压电路包括串联的电阻R3和电阻R4。
5.根据权利要求2所述的一种基于温度及工艺补偿的欠压保护电路，其特征在于，所述驱动电路还包括：上拉电阻或等效上拉电阻，所述上拉电阻或所述等效上拉电阻的一端与所述电源电压连接，另一端与所述MOS管MN1的源极连接。
6.一种基于温度及工艺补偿的欠压保护方法，其特征在于，包括：
获取电源电压产生的分压电流及温度工艺补偿电路产生的补偿电流；
通过分压电路根据所述分压电流及所述补偿电流产生输出电压；
当所述输出电压低于预设电压阈值时，输出欠压保护信号以进行欠压保护；所述温度工艺补偿电路包括：PMOS管MP5、PMOS管MP7、PMOS管MP8、PMOS管MP9、PMOS管MP10、NMOS管MN3、NMOS管MN4、NMOS管MN5、NMOS管MN8、NMOS管MN9、NMOS管MN10和电阻R1；其中，所述PMOS管MP5的栅极与VPB电压端连接，所述PMOS管MP5的源极与PMOS管MP7的源极、PMOS管MP8的源极、PMOS管MP9的源极及PMOS管MP10的源极连接在一起，PMOS管MP5的漏极与NMOS管MN3的源极、NMOS管MN3的栅极及NMOS管MN4的栅极连接在一起，NMOS管MN3的漏极与NMOS管MN5的源极及NMOS管MN5的栅极连接在一起，NMOS管MN4的源极与PMOS管MP7的栅极、PMOS管MP7的漏极及PMOS管MP8的栅极连接在一起，NMOS管MN4的漏极与电阻R1的一端连接，PMOS管MP8的漏极与NMOS管MN8的源极、NMOS管MN9的源极、NMOS管MN9的栅极及NMOS管MN10的栅极连接在一起，NMOS管MN8的栅极与VNB电压端连接，NMOS管MN5的漏极与电阻R1的另一端、NMOS管MN8的漏极、NMOS管MN9的漏极及NMOS管MN10的漏极一起接地，PMOS管MP9的栅极与PMOS管MP9的漏极、PMOS管MP10的栅极连接在一起，PMOS管MP10的漏极用于输出补偿电流I2。
7.根据权利要求6所述的一种基于温度及工艺补偿的欠压保护方法，其特征在于，所述预设电压阈值由驱动电路产生，所述驱动电路包括MOS管MN1，所述预设电压阈值由所述MOS管MN1的参数计算得到，当所述输出电压低于预设电压阈值时，所述MOS管MN1断开，所述欠压保护信号为1；当所述输出电压高于或等于预设电压阈值时，所述MOS管MN1完全导通，所述欠压保护信号为零。
8.根据权利要求6所述的一种基于温度及工艺补偿的欠压保护方法，其特征在于，所述NMOS管MN8的导通电流由偏置电路产生；所述偏置电路包括：PMOS管MP11、PMOS管MP12、NMOS管MN11、NMOS管MN12,和电阻R2；其中，PMOS管MP11的源极与PMOS管MP12的源极连接至电源端VIN，PMOS管MP11的栅极与PMOS管MP12的栅极、PMOS管MP12的漏极及NMOS管MN12的源极连接在一起，PMOS管MP11的漏极与NMOS管MN11的源极、NMOS管MN11的栅极、NMOS管MN12的栅极及NMOS管MN8的栅极连接在一起，NMOS管MN12的漏极与电阻R2的一端连接，NMOS管MN11的漏极与NMOS管MN8的漏极及电阻R2的另一端一起接地。
9.根据权利要求7所述的一种基于温度及工艺补偿的欠压保护方法，其特征在于，所述驱动电路还包括：上拉电阻或等效上拉电阻，所述上拉电阻或所述等效上拉电阻的一端与所述电源电压连接，另一端与所述MOS管MN1的源极连接。
CN201910094191.5A 2019-01-30 2019-01-30 基于温度及工艺补偿的欠压保护电路及方法 Active CN111509665B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910094191.5A CN111509665B (zh) 2019-01-30 2019-01-30 基于温度及工艺补偿的欠压保护电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910094191.5A CN111509665B (zh) 2019-01-30 2019-01-30 基于温度及工艺补偿的欠压保护电路及方法

Publications (2)

Publication Number Publication Date
CN111509665A CN111509665A (zh) 2020-08-07
CN111509665B true CN111509665B (zh) 2023-05-02

Family

ID=71873925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910094191.5A Active CN111509665B (zh) 2019-01-30 2019-01-30 基于温度及工艺补偿的欠压保护电路及方法

Country Status (1)

Country Link
CN (1) CN111509665B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117728823B (zh) * 2023-11-21 2024-07-05 东南大学 一种基于工艺角补偿的电平移位电路及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199488A (zh) * 2013-04-01 2013-07-10 中国电子科技集团公司第二十四研究所 无需独立基准源的欠压保护电路
CN104156026A (zh) * 2014-08-26 2014-11-19 电子科技大学 一种无电阻全温补偿非带隙基准源
CN107272801A (zh) * 2017-06-27 2017-10-20 电子科技大学 过压保护电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199488A (zh) * 2013-04-01 2013-07-10 中国电子科技集团公司第二十四研究所 无需独立基准源的欠压保护电路
CN104156026A (zh) * 2014-08-26 2014-11-19 电子科技大学 一种无电阻全温补偿非带隙基准源
CN107272801A (zh) * 2017-06-27 2017-10-20 电子科技大学 过压保护电路

Also Published As

Publication number Publication date
CN111509665A (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
US10209724B2 (en) Voltage regulator
KR101059901B1 (ko) 정전압 회로
US9647465B2 (en) Charge and discharge control circuit and battery device
US20090268360A1 (en) Protection circuit
CN105871354B (zh) 恒压电路及振荡装置
JP5010514B2 (ja) 電圧検出回路
US20120194947A1 (en) Voltage regulator
JP2008052516A (ja) 定電圧回路
CN104362585A (zh) 一种过温保护电路
CN105548672B (zh) 功率开关的过流检测电路
TW201524101A (zh) 電壓調節器
KR20110108307A (ko) 배터리 상태 감시 회로 및 배터리 장치
CN109445509A (zh) 一种欠压保护电路
JP2014200164A (ja) 充放電制御回路、充放電制御装置およびバッテリ装置
US8675320B2 (en) Overcurrent detection circuit and overcurrent detection method
CN111509665B (zh) 基于温度及工艺补偿的欠压保护电路及方法
CN105467193A (zh) 电压检测电路
JP2013092958A (ja) 電流検出回路及び電源回路
CN111490519A (zh) 一种过压过流的保护芯片
US7542259B2 (en) Protection apparatus and method for protecting electronic system using the same
TW201837637A (zh) 過電流保護電路及電壓調節器
US9473149B1 (en) Temperature-compensated signal generator for supply voltage monitoring
US9411349B2 (en) Overcurrent detection of load circuits with temperature compensation
CN111026226A (zh) 一种电压调节器
CN217404784U (zh) 基于cmos芯片的过温保护电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Zone C, floor 1, plant 1, No.1, Keji 4th Road, Tangjiawan Town, high tech Zone, Zhuhai City, Guangdong Province 519085

Applicant after: ACTIONS TECHNOLOGY Co.,Ltd.

Address before: 519085 High-tech Zone, Tangjiawan Town, Zhuhai City, Guangdong Province

Applicant before: ACTIONS (ZHUHAI) TECHNOLOGY Co.,Ltd.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant