CN111509045B - 鳍式场效应晶体管及其形成方法 - Google Patents

鳍式场效应晶体管及其形成方法 Download PDF

Info

Publication number
CN111509045B
CN111509045B CN201910099831.1A CN201910099831A CN111509045B CN 111509045 B CN111509045 B CN 111509045B CN 201910099831 A CN201910099831 A CN 201910099831A CN 111509045 B CN111509045 B CN 111509045B
Authority
CN
China
Prior art keywords
fin
region
side wall
protection layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910099831.1A
Other languages
English (en)
Other versions
CN111509045A (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910099831.1A priority Critical patent/CN111509045B/zh
Publication of CN111509045A publication Critical patent/CN111509045A/zh
Application granted granted Critical
Publication of CN111509045B publication Critical patent/CN111509045B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明还公开一种鳍式场效应晶体管的形成方法，包括：提供包括第一区和第二区的半导体衬底，半导体衬底上形成有鳍部；在鳍部的侧壁形成第一保护层；刻蚀第二区鳍部侧壁的第一保护层，使第二区鳍部侧壁余下的第一保护层的厚度尺寸小于第一区鳍部侧壁第一保护层的厚度尺寸；在相邻鳍部之间形成介质层，并暴露鳍部的部分侧壁或鳍部侧壁的部分第一保护层；和刻蚀暴露的鳍部的部分侧壁或除去暴露的第一保护层，直至暴露第二区鳍部部分侧壁，第一区鳍部顶部的宽度尺寸为l1，第二区鳍部顶部的宽度尺寸为l2，l1＞l2。鳍部顶部宽度尺寸的不相等能够有效及时散热，提高器件的性能。

Description

鳍式场效应晶体管及其形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种鳍式场效应晶体管及其形成方法。
背景技术
随着半导体器件尺寸的不断减小，半导体器件单元从传统的CMOS器件发展到鳍式场效应晶体管(FinFET)的技术领域。技术节点在14nm，甚至更小，因此也带来了其他的问题。比如，器件在工作时，由于载流子的运动，器件会产生热量，随着鳍部宽度尺寸越来越小，产生的热量很难散失，这种情况成为自加热效应(Self-heating Effect)。热量不能及时散失，温度的升高导致器件的驱动电流下降，器件整体的漏电流增加，影响半导体器件的性能。
因此，现有技术亟须一种能够有效散热的鳍式场效应晶体管的形成方法和相应的器件。
发明内容
本发明实施例提供了一种鳍式场效应晶体管及其形成方法，不同区域鳍部顶部宽度尺寸不相等，有效的加快热量的散失，提高了半导体器件的性能。
本发明公开了一种鳍式场效应晶体管，包括：半导体衬底，半导体衬底包括第一区和第二区，半导体衬底上方形成有鳍部，鳍部底部的宽度尺寸大于或等于鳍部顶部的宽度尺寸，第一区鳍部顶部的宽度尺寸为l1，第二区鳍部顶部的宽度尺寸为l2，l1＞l2；形成于部分鳍部侧壁的保护层；和介质层，介质层设置于相邻鳍部之间。
根据本发明的一个方面，Δl＝l1-l2，0.1≤Δl:l1≤0.3。
根据本发明的一个方面，第一区鳍部的高度尺寸为h1，第二区鳍部的高度尺寸为h2，h1＜h2。
根据本发明的一个方面，第一区鳍部侧壁的保护层的厚度尺寸大于第二区鳍部侧壁的保护层的厚度尺寸。
相应的，本发明还公开一种鳍式场效应晶体管的形成方法，包括：提供包括第一区和第二区的半导体衬底，半导体衬底上形成有鳍部；在鳍部的侧壁形成第一保护层；刻蚀第二区鳍部侧壁的第一保护层，使第二区鳍部侧壁余下的第一保护层的厚度尺寸小于第一区鳍部侧壁第一保护层的厚度尺寸；在相邻鳍部之间形成介质层，并暴露鳍部的部分侧壁或鳍部侧壁的部分第一保护层；和刻蚀暴露的鳍部的部分侧壁或除去暴露的第一保护层，直至暴露第二区鳍部部分侧壁，第一区鳍部顶部的宽度尺寸为l1，第二区鳍部顶部的宽度尺寸为l2，l1＞l2，鳍部底部的宽度尺寸大于或等于鳍部顶部的宽度尺寸。
根据本发明的一个方面，Δl＝l1-l2，0.1≤Δl:l1≤0.3。
根据本发明的一个方面，刻蚀第二区鳍部侧壁的第一保护层的工艺步骤包括：形成覆盖第一区鳍部的中间材料层；和以中间材料层为掩膜刻蚀第二区鳍部侧壁的第一保护层。
根据本发明的一个方面，刻蚀第二区鳍部侧壁的第一保护层后，暴露第二区鳍部侧壁。
根据本发明的一个方面，在刻蚀第二区鳍部侧壁的第一保护层后，在相邻鳍部之间形成介质层前，还包括：除去中间材料层；和形成第二保护层，第二保护层设置于第一保护层的表面或暴露的第二区鳍部的侧壁。
根据本发明的一个方面，暴露鳍部的部分侧壁或鳍部侧壁的部分第一保护层的工艺步骤包括：形成覆盖鳍部的介质层；除去部分介质层，以暴露部分第二保护层；和除去暴露的第二保护层。
根据本发明的一个方面，以中间材料层为掩膜刻蚀第二区鳍部侧壁的第一保护层后，还包括：继续刻蚀部分第二区鳍部下方的部分半导体衬底，使第一区鳍部的高度尺寸小于第二区鳍部的高度尺寸。
与现有的技术方案相比，本发明的技术方案具备以下优点：
本发明的鳍式场效应晶体管中第一区鳍部顶部的宽度尺寸为l1，第二区鳍部顶部的宽度尺寸为l2，l1＞l2。不同区域鳍部顶部的宽度尺寸不相等，不同区域的器件能够将各自工作时产生的热量及时散失，有效避免自加热效应，减少器件的漏电，提高半导体器件的性能。
进一步的，第一区鳍部的高度尺寸为h1，第二区鳍部的高度尺寸为h2，h1＜h2。也即不同区域鳍部底部的半导体衬底的厚度不同，而器件产生的热量能够通过半导体衬底散失，这种半导体衬底厚度的不同能够进一步促进热量的散失。
相应的，本发明公开的鳍式场效应晶体管的形成方法中，刻蚀暴露的鳍部的部分侧壁或除去暴露的第一保护层，直至暴露第二区鳍部部分侧壁，第一区鳍部顶部的宽度尺寸为l1，第二区鳍部顶部的宽度尺寸为l2，l1＞l2。不同区域鳍部顶部形成的宽度尺寸不相等，不同区域的器件能够将各自工作时产生的热量及时散失，有效避免自加热效应，减少器件的漏电，提高半导体器件的性能。
进一步的，以中间材料层为掩膜刻蚀第二区鳍部侧壁的第一保护层后，还包括：继续刻蚀部分第二区鳍部下方的部分半导体衬底，使第一区鳍部的高度尺寸小于第二区鳍部的高度尺寸。不同区域鳍部底部的半导体衬底的厚度不同，而器件产生的热量能够通过半导体衬底散失，这种半导体衬底厚度的不同能够进一步促进热量的散失。
附图说明
图1-图5c是根据本发明一个实施例的鳍式场效应晶体管形成过程的结构示意图。
具体实施方式
如前所述，现有的鳍式场效应晶体管中存在散热不良的问题。
经研究发现，造成上述问题的原因为：不同工作区域鳍部顶部的宽度尺寸一致，器件工作后产生的热量不能够有效散去。
为了解决该问题，本发明提供了一种鳍式场效应晶体管，不同区域鳍部顶部的宽度尺寸不相同，器件工作后产生的热量能够及时有效散去，避免器件的漏电流增加，提高半导体器件的性能。
现在将参照附图来详细描述本发明的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
请参考图1，半导体衬底100上形成有鳍部110，在鳍部110侧壁形成有第一保护层120。
半导体衬底100作为后续工艺的基础。在本发明实施例中，半导体衬底100的材料为以下所提到的材料中的至少一种：多晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)及绝缘体上锗化硅(SiGeOI)等。在本发明实施例中，半导体衬底100的材料为多晶硅。且半导体衬底100内还可以包含有其他结构，如：金属插塞、金属连接层、介电层等结构，或者包含有这些结构组成的其他半导体器件，在这里并不做具体限制。半导体衬底100包括第一区Ⅰ和第二区Ⅱ，第一区Ⅰ和第二区Ⅱ后续分别形成PMOS区和NMOS区或者NMOS区和PMOS区，在此不作具体限制。
鳍部110是经过刻蚀半导体衬底100而形成的。鳍部上部用于后续形成沟道层(未示出)的材料包括Si、SiC、GaN、InGaP、InP、GaAs中的一种或多种。在本发明的实施例中，鳍部包括第一区Ⅰ鳍部和第二区Ⅱ鳍部，如图1所示。
形成第一保护层120用于保护鳍部110的结构不会被后续的工艺破坏，影响鳍部110的尺寸和结构的完整性。同时，形成了第一保护层120后，通过调整第一保护层120的厚度，执行后续工艺能够局部改变鳍部110的尺寸(下文将详细叙述)，达到预期的效果。
第一保护层120的材料为半导体工艺中常规的介质材料，如SiOx、SiNx、SiON等，只要能够起到保护鳍部110的作用即可。具体的，在本发明实施例中，第一保护层120的材料为SiO2。
在本发明实施例中，第一保护层120直接形成于鳍部110的侧壁。在本发明的其他实施例中，可以先形成覆盖鳍部110侧壁、顶部表面和半导体衬底100表面的第一保护层120，然后除去部分第一保护层120，只保留形成于鳍部110侧壁的第一保护层120。在这里，并不做具体限制。
形成第一保护层120的工艺为常规的半导体工艺，如：旋涂工艺、原子层沉积工艺、气相沉积工艺(PVD、CVD)等，在这里，并不做具体限制。
请参考图2a-图2b，形成覆盖第一区Ⅰ鳍部的中间材料层130。
形成中间材料层130用于后续只刻蚀或只部分刻蚀第二区Ⅱ鳍部侧壁表面的第一保护层120。
形成中间材料层130后，还包括以中间材料层130为掩膜刻蚀第二区Ⅱ鳍部侧壁的第一保护层120。
刻蚀第二区Ⅱ鳍部侧壁的第一保护层120后，位于第二区Ⅱ鳍部侧壁与位于第一区Ⅰ鳍部侧壁的第一保护层120厚度尺寸不相等，这种尺寸的不相等，能够在实施后续特定的工艺之后，两部分余下的鳍部顶部的宽度尺寸不相等。具体的，在本发明实施例中，以中间材料层130为掩膜，刻蚀第二区Ⅱ鳍部侧壁的部分第一保护层120后，仍保留一部分第一保护层120。此时，位于第二区Ⅱ鳍部侧壁的第一保护层120的厚度尺寸小于位于第一区Ⅰ鳍部侧壁的第一保护层120的厚度尺寸。
如图2b所示，在本发明的另一个实施例中，以中间材料层130为掩膜，将位于第二区Ⅱ鳍部侧壁的第一保护层120全部刻蚀去除，暴露第二区Ⅱ鳍部侧壁。即位于第二区Ⅱ鳍部侧壁的第一保护层120的厚度尺寸为0，依然小于位于第一区Ⅰ鳍部侧壁的第一保护层120的厚度尺寸。
在本发明的其他实施例中，暴露第二区Ⅱ鳍部侧壁后还可以继续刻蚀部分第二区Ⅱ鳍部。在这里并不做具体限制。
请参考图3，刻蚀第二区Ⅱ鳍部下方的半导体衬底100的部分第二区Ⅱ。
刻蚀第二区Ⅱ鳍部下方的部分半导体衬底100能够使第一区Ⅰ鳍部和第二区Ⅱ鳍部的高度尺寸不相等，即h1≠h2。当鳍部110底部半导体衬底100较厚时，能够加快散热。同时，h1≠h2使得不同区域的鳍部110底部的半导体衬底100的厚度不同，而且厚度尺寸呈相互交错规律，能够进一步促进器件散失在工作时产生的热量，提高器件的性能。具体的，在本发明实施例中，h1＜h2。
刻蚀第二区Ⅱ鳍部下方的部分半导体衬底100后，第二区Ⅱ鳍部下部暴露的部分侧壁没有被第一保护层120覆盖，因此可以形成第一保护层120覆盖这一部分鳍部110侧壁。在本发明的其他实施例中，也可以不形成第一保护层120而直接进行后续工艺。在这里，并不做具体限制。
在本发明的其他实施例中，也可以不对第二区Ⅱ鳍部下方的部分半导体衬底100的第二区Ⅱ进行刻蚀，即始终保持第一区Ⅰ鳍部和第二区Ⅱ鳍部的高度尺寸相等。在这里并不做具体限制。
请参考图4a-图4b，除去中间材料层130，并形成第二保护层140。
图4a是本发明实施例经过刻蚀半导体衬底100第二区后的结构示意图，而图4b本发明另一个实施例不对半导体衬底100第二区进行刻蚀的结构示意图。
除去中间材料层130便于进行后续工艺。在本发明的实施例中，除去中间材料层130后，还包括形成第二保护层140。
由于刻蚀工艺的终点比较难控制，因此很难控制余下鳍部110的宽度尺寸或者余下的第一保护层120的厚度尺寸，所以形成第二保护层140能够用于调整余下结构的尺寸，保证后续结构尺寸的准确。
第二保护层140形成于鳍部110侧壁第一保护层120的表面(如图4a所示)或者也形成于暴露的第二区Ⅱ鳍部的侧壁(如图4b所示)。
第二保护层140和第一保护层120的材料可以相同也可以不相同，在这里并不做具体限制。在本发明实施例中，第二保护层140和第一保护层120的材料相同。形成工艺可以和第一保护层120的一致，也可以不一致，这里并不做限制。
在本发明的其他实施例中，也可以不形成第二保护层140，在这里并不做具体限制。
请参考图5a-图5c，在相邻鳍部110之间形成介质层150，并刻蚀第一保护层120。
形成介质层150是为了使不同区域的鳍部110的局部位置具有不同的宽度尺寸。
在本发明实施中，形成介质层150后，还需要暴露鳍部110的部分侧壁或鳍部110侧壁的部分第一保护层120，以便于执行后续的刻蚀工艺，达到不同区域的鳍部110顶部宽度尺寸不相等的效果。
由于本发明实施例形成有第二保护层140，所以暴露鳍部110的部分侧壁或鳍部110侧壁的部分第一保护层120的工艺步骤包括：先形成覆盖鳍部110的介质层150，除去部分介质层150以暴露鳍部110的顶部，再刻蚀部分介质层150，以暴露部分第二保护层140，最后除去暴露的第二保护层140，以暴露鳍部110的部分侧壁或鳍部110侧壁的部分第一保护层120。
接下来的工艺还包括：刻蚀除去暴露的第一保护层120或刻蚀部分第二区Ⅱ鳍部110侧壁，直至暴露第一区Ⅰ鳍部的侧壁。
如前所述，由于第一区Ⅰ鳍部侧壁和第二区Ⅱ鳍部侧壁余留的第一保护层120厚度不相等，因此在暴露第一区Ⅰ鳍部侧壁之前，第二区Ⅱ鳍部侧壁已经先暴露出来。因此，再继续执行刻蚀工艺暴露第一区Ⅰ鳍部侧壁的工艺过程中，第二区Ⅱ鳍部会被进一步刻蚀，最终余下的第一区Ⅰ鳍部顶部宽度尺寸l1大于第二区Ⅱ鳍部顶部宽度尺寸l2。
在本发明的实施例中，Δl＝l1-l2，0.1≤Δl:l1≤0.3。具体的，在本发明实施例中，Δl:l1＝0.2。
如前所述，在本发明的其他实施例中，也可以不形成第二保护层，即在图2b的基础上，除去中间材料层130后，直接在鳍部110之间形成介质层150。然后同样地，先暴露鳍部110的顶部，然后再刻蚀部分介质层150，直接暴露鳍部110的部分侧壁或鳍部110侧壁的部分第一保护层120，再刻蚀除去暴露的第一保护层120或刻蚀部分第二区Ⅱ鳍部110侧壁，直至暴露第一区Ⅰ鳍部的侧壁，如图5b所示。最终余下的第一区Ⅰ鳍部顶部宽度尺寸l1大于第二区Ⅱ鳍部顶部宽度尺寸l2。
需要说明的是，在本发明的其他实施例中，在暴露第一区Ⅰ鳍部的侧壁后，还可以继续执行刻蚀工艺，同时再继续刻蚀暴露的第一区Ⅰ鳍部的部分侧壁和第二区Ⅱ鳍部的部分侧壁，在这里并不做具体限制，最终只要满足第一区Ⅰ鳍部的顶部和第二区Ⅱ鳍部顶部的宽度尺寸不相等的条件即可。如在本发明的一个实施例中，鳍部110底部的宽度尺寸可以大于或等于其顶部的宽度尺寸。如图5c所示，鳍部110底部宽度尺寸大于其顶部的宽度尺寸。
不同区域半导体器件的功能会有不同，因此不同区域的器件在工作时产生的热量也会有不同，第一区Ⅰ鳍部和第二区Ⅱ鳍部顶部宽度尺寸的不相等，能够使得不同区域的器件在后续工作时产生的热量及时通过工作区下方的鳍部110散失，提高了器件的性能。同时对于一个区域，鳍部110底部的宽度尺寸大于对应鳍部110顶部的宽度尺寸，也能够进一步促进产生热量的散失，进一步提高半导体器件的性能。
在一种鳍式场效应晶体管的形成工艺中，各个区域鳍部顶部的宽度尺寸相等，则器件工作后产生的热量不能够及时散失，使得器件温度升高，使得器件整体的驱动电流下降，器件容易出现漏电现象。本发明实施例的形成工艺，能够及时将热量散失，提高器件的性能。
综上所述，本发明公开了一种鳍式场效应晶体管的形成方法，不同区域鳍部顶部的宽度尺寸不相等，有效促进散失器件工作时产生的热量，提高了半导体器件的性能。
相应的，请继续参考图5a-图5c，本发明实施例还提供了一种鳍式场效应晶体管，包括：半导体衬底100、位于半导体衬底100上方的鳍部110、部分鳍部侧壁的保护层以及介质层150。
半导体衬底100作为后续工艺的基础。在本发明实施例中，半导体衬底100的材料为以下所提到的材料中的至少一种：多晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)及绝缘体上锗化硅(SiGeOI)等。在本发明实施例中，半导体衬底100的材料为多晶硅。且半导体衬底100内还可以包含有其他结构，如：金属插塞、金属连接层、介电层等结构，或者包含有这些结构组成的其他半导体器件，在这里并不做具体限制。半导体衬底100包括第一区Ⅰ和第二区Ⅱ，第一区Ⅰ和第二区Ⅱ分别为成PMOS区和NMOS区或者NMOS区和PMOS区，在此不做具体限制。
鳍部110是经过刻蚀半导体衬底100而形成的。鳍部上部作为沟道层(未示出)的材料包括Si、SiC、GaN、InGaP、InP、GaAs中的一种或多种。在本发明的实施例中，鳍部包括第一区Ⅰ鳍部和第二区Ⅱ鳍部，如图5a所示。
在本发明的实施例中，第一区Ⅰ鳍部顶部的宽度尺寸为l1，第二区Ⅱ鳍部顶部的宽度尺寸为l2，l1＞l2。不同区域鳍部顶部的宽度尺寸不相同，能够使得后续不同区域的器件及时散发在工作时产生的热量，提高半导体器件的性能。
在本发明的实施例中，Δl＝l1-l2，0.1≤Δl:l1≤0.3。具体的，在本发明实施例中，Δl＝0.2。
需要说明的是，在本发明的实施例中，鳍部110底部的宽度尺寸大于或者等于鳍部110顶部的宽度尺寸。如在本发明的一个实施例中，鳍部110底部的宽度尺寸大于鳍部110顶部的宽度尺寸，如图5c所示。
在本发明实施例中，第一区Ⅰ鳍部的高度尺寸为h1，第二区Ⅱ鳍部的高度尺寸为h2，h1≠h2。一般的，器件工作时产生的热量通过下方的鳍部散发导出，所以当鳍部110高度较低时，热量能够及时从鳍部下方以及半导体衬底100散发。而且不同区域器件的发热量不同，因此在本发明实施例中，不同区域鳍部110下方的半导体衬底100的厚度尺寸呈现交替的规律，进一步促进热量的散失，进一步提高半导体器件的性能。
显然的，在本发明的其他实施例中，第一区Ⅰ鳍部的高度尺寸还可以与第二区Ⅱ鳍部的高度尺寸相等，如图5b所示，只要满足不同区域鳍部110顶部的宽度尺寸不相等的条件即可，在这里，并不做具体限制。
在形成晶体管的工艺中，保护层用于保护鳍部110不被破坏或者损耗，保护层设置于部分鳍部110的侧壁。在本发明的实施例中，第一区Ⅰ鳍部侧壁的保护层的厚度尺寸大于第二区Ⅱ鳍部侧壁的保护层的厚度尺寸。如图5a所示，保护层包括第一保护层120和第二保护层140。
如图5b所示，保护层可以只包括第一保护层120。第二区Ⅱ鳍部侧壁没有形成保护层，此时仍然满足第一区Ⅰ鳍部侧壁的保护层的厚度尺寸大于第二区Ⅱ鳍部侧壁的保护层的厚度尺寸的条件。
介质层150形成于相邻鳍部110之间。
综上所述，本发明实施例提供了一种鳍式场效应晶体管，不同区域鳍部顶部的宽度尺寸不相等，能够及时将器件工作产生的热量散失，提高了半导体器件的性能。
至此，已经详细描述了本发明。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (11)

1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供包括第一区和第二区的半导体衬底，所述半导体衬底上形成有鳍部；
在所述鳍部的侧壁形成第一保护层；
刻蚀所述第二区鳍部侧壁的所述第一保护层，使所述第二区鳍部侧壁余下的所述第一保护层的厚度尺寸小于所述第一区鳍部侧壁所述第一保护层的厚度尺寸；
在相邻所述鳍部之间形成介质层，并暴露所述鳍部的部分侧壁或所述鳍部侧壁的部分所述第一保护层；和
刻蚀暴露的所述鳍部的部分侧壁或除去暴露的所述第一保护层，直至暴露所述第二区鳍部部分侧壁，所述第一区鳍部顶部的宽度尺寸为l1，所述第二区鳍部顶部的宽度尺寸为l2，l1＞l2，所述鳍部底部的宽度尺寸大于或等于所述鳍部顶部的宽度尺寸。
2.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，Δl＝l1-l2，0.1≤Δl:l1≤0.3。
3.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，刻蚀所述第二区鳍部侧壁的所述第一保护层的工艺步骤包括：
形成覆盖所述第一区鳍部的中间材料层；和
以所述中间材料层为掩膜刻蚀所述第二区鳍部侧壁的所述第一保护层。
4.根据权利要求3所述的鳍式场效应晶体管的形成方法，其特征在于，刻蚀所述第二区鳍部侧壁的所述第一保护层后，暴露所述第二区鳍部侧壁。
5.根据权利要求4所述的鳍式场效应晶体管的形成方法，其特征在于，在刻蚀所述第二区鳍部侧壁的所述第一保护层后，在相邻所述鳍部之间形成介质层前，还包括：除去所述中间材料层；和
形成第二保护层，所述第二保护层设置于所述第一保护层的表面或暴露的所述第二区鳍部的侧壁。
6.根据权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，暴露所述鳍部的部分侧壁或所述鳍部侧壁的部分所述第一保护层的工艺步骤包括：
形成覆盖所述鳍部的介质层；
除去部分所述介质层，以暴露部分所述第二保护层；和
除去暴露的所述第二保护层。
7.根据权利要求3所述的鳍式场效应晶体管的形成方法，其特征在于，以所述中间材料层为掩膜刻蚀所述第二区鳍部侧壁的所述第一保护层后，还包括：继续刻蚀部分所述第二区鳍部下方的部分所述半导体衬底，使所述第一区鳍部的高度尺寸小于所述第二区鳍部的高度尺寸。
8.一种根据权利要求1-7中任一项所述的鳍式场效应晶体管的形成方法形成的鳍式场效应晶体管，其特征在于，包括：
半导体衬底，所述半导体衬底包括第一区和第二区，所述半导体衬底上方形成有鳍部，所述鳍部底部的宽度尺寸大于或等于所述鳍部顶部的宽度尺寸，所述第一区鳍部顶部的宽度尺寸为l1，所述第二区鳍部顶部的宽度尺寸为l2，l1＞l2；
形成于部分所述鳍部侧壁的保护层；和
介质层，所述介质层设置于相邻的所述鳍部之间。
9.根据权利要求8所述的鳍式场效应晶体管，其特征在于，Δl＝l1-l2，
0.1≤Δl:l1≤0.3。
10.根据权利要求8所述的鳍式场效应晶体管，其特征在于，所述第一区鳍部的高度尺寸为h1，所述第二区鳍部的高度尺寸为h2，h1＜h2。
11.根据权利要求8所述的鳍式场效应晶体管，其特征在于，所述第一区鳍部侧壁的所述保护层的厚度尺寸大于所述第二区鳍部侧壁的所述保护层的厚度尺寸。
CN201910099831.1A 2019-01-31 2019-01-31 鳍式场效应晶体管及其形成方法 Active CN111509045B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910099831.1A CN111509045B (zh) 2019-01-31 2019-01-31 鳍式场效应晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910099831.1A CN111509045B (zh) 2019-01-31 2019-01-31 鳍式场效应晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN111509045A CN111509045A (zh) 2020-08-07
CN111509045B true CN111509045B (zh) 2023-09-15

Family

ID=71875669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910099831.1A Active CN111509045B (zh) 2019-01-31 2019-01-31 鳍式场效应晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN111509045B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839814A (zh) * 2012-11-21 2014-06-04 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN104795332A (zh) * 2014-01-21 2015-07-22 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN105826187A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN106952816A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 鳍式晶体管的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839814A (zh) * 2012-11-21 2014-06-04 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN104795332A (zh) * 2014-01-21 2015-07-22 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN105826187A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN106952816A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 鳍式晶体管的形成方法

Also Published As

Publication number Publication date
CN111509045A (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
KR101653464B1 (ko) 기판 격리 및 도핑되지 않은 채널을 갖는 집적 회로 구조체 및 그 형성방법
US9548305B2 (en) Semiconductor devices and methods of manufacture thereof
US10312377B2 (en) Localized fin width scaling using a hydrogen anneal
US8928120B1 (en) Wafer edge protection structure
US7399690B2 (en) Methods of fabricating semiconductor devices and structures thereof
US9196499B2 (en) Method of forming semiconductor fins
CN106057671A (zh) 制造FinFET器件的工艺
US10483263B2 (en) Semiconductor device and manufacturing method therefor
US20170077286A1 (en) Semiconductor device including fin fet and manufacturing method thereof
KR102432464B1 (ko) ＦｉｎＦＥＴ과 상기 ＦｉｎＦＥＴ의 핀 생성 방법
CN104733321A (zh) 制造FinFET器件的方法
US11049969B2 (en) Semiconductor device and fabrication method thereof
US10483395B2 (en) Method for fabricating semiconductor device
TW202020965A (zh) 微電子工件中矽鍺奈米線形成期間保護氮化物層的方法
US10043675B2 (en) Semiconductor device and method for fabricating the same
US11264456B2 (en) Isolation regions for reduced junction leakage
CN111509045B (zh) 鳍式场效应晶体管及其形成方法
CN108091611A (zh) 半导体装置及其制造方法
US9530685B2 (en) Isolation trench through backside of substrate
US11978637B2 (en) Manufacturing method for semiconductor structure and semiconductor structure
US20150140796A1 (en) Formation of contact/via hole with self-alignment
US20180006112A1 (en) Three-dimensional transisor
US10573725B1 (en) Semiconductor structure and manufacturing method thereof
US8809202B2 (en) Methods of manufacturing semiconductor devices including use of a protective material
US11373912B2 (en) Semiconductor structure and method for forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant