CN111508448A - 显示面板及其控制方法 - Google Patents

Abstract

本发明实施例提供一种显示面板及其控制方法，涉及显示技术领域，可以解决大尺寸高分辨率的显示装置中第一行亚像素显示不良的问题，时序控制器用于接收一帧待显示图像数据，并判断当待显示图像数据中，不包括间隔设置的多行黑色图像数据时，控制栅极驱动器扫描每行亚像素的扫描时间均为第一扫描时间T1；至少每M行依次排列的亚像素的扫描时间依次延时且交叠；T1＝M×H；H＝1/(f×N)；f为扫描频率；还用于判断当待显示图像数据中，除了第一行亚像素以外，包括间隔设置的多行黑色图像数据时，控制栅极驱动器扫描第一行亚像素的扫描时间为H，与第一行亚像素依次排列的多行亚像素的扫描时间依次延时，且均小于或等于第一扫描时间T1。

Description

显示面板及其控制方法

技术领域

本申请涉及显示技术领域，尤其涉及一种显示面板及其控制方法。

背景技术

目前液晶显示装置通常采用逐行扫描的驱动方式实现画面显示。液晶显示装置中的显示面板包括由多行数据线和多行扫描线交叉界定的多个亚像素，每个亚像素中包括像素电极。像素驱动的方法为：首先第一行的扫描线打开，数据线对第一行的像素电极进行充电，之后第二行的扫描线打开，同时第一行的扫描线关闭，数据线对第二行的像素电极进行充电，以此类推。

由于液晶显示装置的尺寸越大、分辨率越高，则会使得刷新频率增加，因此每行扫描线打开的时间就越短，导致每个亚像素的充电时间减小，从而导致像素电极的充电率严重不足。

为了解决此问题，目前大尺寸高分辨率的液晶显示装置大多采用预充电模式，即每行扫描线提前打开，使每个亚像素中的像素电极提前充入电压，预充电模式可改善因充电率不足导致的显示不良的问题。然而，预充电模式会导致第一行亚像素与其余行亚像素的充电率不均匀，进而导致第一行亚像素显示不良。

发明内容

本申请的实施例提供一种显示面板及其控制方法，可以解决大尺寸高分辨率的显示装置中第一行亚像素显示不良的问题。

为达到上述目的，本申请的实施例采用如下技术方案：

一方面、提供一种显示面板，其特征在于，所述显示面板具有显示区和位于所述显示区至少一侧的周边区；所述显示面板包括位于所述显示区的N行亚像素；所述显示面板还包括：栅极驱动器，位于所述周边区，且与每一行亚像素电连接；所述栅极驱动器用于对每一行亚像素进行扫描；时序控制器，位于所述周边区，且与所述栅极驱动器电连接，所述时序控制器用于接收一帧待显示图像数据，并判断当所述待显示图像数据中，不包括间隔设置的多行黑色图像数据时，控制所述栅极驱动器扫描每行亚像素的扫描时间均为第一扫描时间T1；至少每M行依次排列的亚像素的扫描时间依次延时且交叠；其中，T1＝M×H；H＝1/(f×N)；f为扫描频率；所述时序控制器还用于判断当所述待显示图像数据中，除了第一行亚像素以外，包括间隔设置的多行黑色图像数据时，控制所述栅极驱动器扫描第一行亚像素的扫描时间为H，扫描至少每M行中，与所述第一行亚像素依次排列的多行亚像素的扫描时间依次延时，且均小于或等于所述第一扫描时间T1；源极驱动器，位于所述周边区，且与所述时序控制器电连接，所述源极驱动器用于当所述栅极驱动器至少在扫描所述第一行亚像素时，在所述时序控制器的控制下向所述第一行亚像素提供第一行数据电压。

在一些实施例中，所述时序控制器包括：画面侦测元件，用于接收一帧待显示图像数据，并识别所述待显示图像数据中各个亚像素的显示灰阶；判断元件，与所述画面侦测元件电连接，用于根据所述画面侦测元件的识别结果，判断所述待显示图像数据中，是否包括间隔设置的多行黑色图像数据；当所述判断元件判断所述待显示图像数据中不包括间隔设置的多行黑色图像数据时，发送第一调节指令；当所述判断元件判断所述待显示图像数据中包括间隔设置的多行黑色图像数据时，发送第二调节指令；基准时钟发生元件，与所述判断元件电连接；所述基准时钟发生元件用于生成基准脉冲信号；所述基准脉冲信号具有第一脉宽L；时钟信号生成元件，与所述判断元件和所述基准时钟发生元件电连接；所述时钟信号生成元件用于根据所述第一调节指令、所述第二调节指令以及所述基准脉冲信号，计算M个时钟信号中第一时钟信号的第一个上升时间、第一个下降时间，并生成所述M个时钟信号，所述M个时钟信号依次延时且交叠。

在一些实施例中，所述时钟信号生成元件具体用于根据所述第一调节指令以及所述基准脉冲信号，计算M个时钟信号中第一时钟信号的第一个上升时间Tr1_a以及第一个下降时间Tf1_a，并生成所述M个时钟信号，所述M个时钟信号的脉宽S相同，且依次延时H；其中，Tr1_a＝n×L，Tf1_a＝m×L；Tf1_a-Tr1_a＝S，S＝M×H；n≥1，m≥1，n、m均为整数。

在一些实施例中，所述时钟信号生成元件具体用于根据所述第二调节指令以及所述基准脉冲信号，计算M个时钟信号中第一时钟信号的第一个上升时间Tr1_b以及第一个下降时间Tf1_b，并生成所述M个时钟信号；其中，所述第一时钟信号具有脉宽S1；所述M个时钟信号依次延时，且脉宽依次增加，第M个时钟信号具有脉宽SM，0＜SM≤M×H；Tr1_b＝i×L，Tf1_b＝j×L；Tf1_a-Tr1_a＝S1，0＜S1≤H，i≥1，j≥1，i、j均为整数。

在一些实施例中，所述显示面板还包括图像处理器；所述图像处理器用于形成待显示图像数据。

在一些实施例中，所述显示面板包括N行亚像素以及多组栅极驱动组；第一组所述栅极驱动组包括M个未级联且依次排列的移位寄存器；第Q个移位寄存器的输出端与第Q+3个移位寄存器的输入端电连接；Q≥1，Q为整数；时钟信号生成元件具有M个时钟信号端，所述显示面板还包括多个反相器，一个所述时钟信号端与第Q个移位寄存器以及一个反相器的输入端电连接，所述反相器的输出端与第Q+3个移位寄存器电连接。

第二方面、提供一种显示面板的控制方法，用于控制如上述的显示面板；所述显示面板具有显示区和位于所述显示区至少一侧的周边区；所述显示面板包括位于所述显示区的N行亚像素；其特征在于，所述控制方法包括：接收一帧待显示图像数据；当所述待显示图像数中，不包括间隔设置的多行黑色图像数据时，控制所述栅极驱动器扫描每行亚像素的扫描时间均为第一扫描时间T1；至少每M行依次排列的亚像素的扫描时间依次延时且交叠；其中，T1＝M×H；H＝1/(f×N)；f为扫描频率；当所述待显示图像数据中，除了第一行亚像素以外，包括间隔设置的多行黑色图像数据时，控制所述栅极驱动器扫描第一行亚像素的扫描时间为H，扫描与所述第一行亚像素依次排列的多个亚像素的扫描时间依次延时，且均小于或等于所述第一扫描时间T1；至少在扫描所述第一行亚像素时，向所述第一行亚像素提供第一行数据电压。

在一些实施例中，识别所述待显示图像数据中各个亚像素的显示灰阶，并输出识别结果；根据所述识别结果判断所述待显示图像数据中，是否包括间隔设置的多行黑色图像数据；当判断元件判断所述待显示图像数据中不包括间隔设置的多行黑色图像数据时，发送第一调节指令；当判断元件判断所述待显示图像数据中包括间隔设置的多行黑色图像数据时，发送第二调节指令；生成基准脉冲信号，所述基准脉冲信号具有第一脉宽L；根据所述第一调节指令、所述第二调节指令以及所述基准脉冲信号，计算M个时钟信号中第一时钟信号的第一个上升时间、第一个下降时间，并生成所述M个时钟信号，所述M个时钟信号依次延时且交叠。

在一些实施例中，根据所述第一调节指令以及所述基准脉冲信号，计算M个时钟信号中第一时钟信号的第一个上升时间Tr1_a以及第一个下降时间Tf1_a，并生成所述M个时钟信号，所述M个时钟信号的脉宽S相同，且依次延时H；其中，Tr1_a＝n×L，Tf1_a＝m×L；Tf1_a-Tr1_a＝S，S＝M×H，n≥1，m≥1，n、m均为整数。

在一些实施例中，根据所述第二调节指令以及所述基准脉冲信号，计算M个时钟信号中第一时钟信号的第一个上升时间Tr1_b以及第一个下降时间Tf1_b，并生成所述M个时钟信号；其中，所述第一时钟信号具有脉宽S1，0＜S1≤H；所述M个时钟信号依次延时，且脉宽依次增加，第M个时钟信号具有脉宽SM，0＜SM≤M×H；Tr1_b＝i×L，Tf1_b＝j×L；i≥1，Tf1_a-Tr1_a＝S1，0＜S1≤H，j≥1，i、j均为整数。

本发明实施例提供一种显示面板及控制方法，由于时序控制器可以判断待显示图像数据，并且，判断当待显示图像数据不包括间隔设置的多行黑色图像数据时，对第一行亚像素进行预充电，判断当待显示图像数据中，除了第一行亚像素以外，包括间隔设置的多行黑色图像数据时，对第一行亚像素不进行预充电，因此在显示面板显示不同画面时，可以同时解决第一行亚像素显示发暗和显示发亮的问题，无需单独调试，且容易实现。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1a为相关技术提供的一种显示面板显示的画面示意图；

图1b为相关技术提供的一种栅极驱动器各个信号端的时序图；

图2a为相关技术提供的另一种显示面板显示的画面示意图；

图2b为相关技术提供的一种栅极驱动器各个信号端的时序图；

图3为本发明实施例提供的一种显示装置的结构示意图；

图4为本发明实施例提供的一中显示面板的区域划分示意图；

图5为本发明实施例提供的一种显示面板的结构示意图；

图6为本发明实施例提供的一种移位寄存器的级联图；

图7为本发明实施例提供的一种时序控制器的结构示意图；

图8为本发明实施例提供的一种时序控制器各个信号端的时序图；

图9为本发明实施例提供的另一种时序控制器各个信号端的时序图；

图10为本发明实施例提供的一种栅极驱动器各个信号端的时序图；

图11为本发明实施例提供的另一种栅极驱动器各个信号端的时序图；

图12为本发明实施例提供的一种显示面板的控制方法的流程示意图；

图13为本发明实施例提供的一种显示面板显示画面的示意图；

图14为本发明实施例提供的一种显示面板显示画面的示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。

相关技术提供一种预充电模式，即每行扫描线提前打开，使像素电极提前充入电压。如图1a和图1b所示，液晶显示装置在相邻两帧之间存在Blanking区(也可称为插黑区)，即在一帧图像显示结束后，会空扫一段时间，接着进行下一帧图像显示，从而可以改善画质动态。在完成插黑显示后，像素电极上的电压会维持在黑点电压(即像素电极上的电压为零，或者该像素显示的灰阶为L0)。在下一帧图像显示时，当第一行扫描线提前打开(例如提前打开的时间为2H)，参考图1b可以看出，前2H的时间内，第一行亚像素的像素电极上的电压为零，在第3H的时间内，开始向第一行亚像素的像素电极输入数据电压；在此基础上，当第一行亚像素需要显示的灰阶较高时(例如需要显示的灰阶为L255时)，则需要输入到第一行亚像素的像素电极上的数据电压就会较高，与前一帧图像显示时，第一行亚像素显示的灰阶L0的压差较大，导致第一行亚像素的充电率较低。由于预充电不足，因此第一行亚像素的像素电压达不到预设值，从而导致第一行亚像素显示较暗；而对于第二行及以后的亚像素，由于数据电压保持不变，预充电充足，显示正常，因而出现第一行亚像素显示发暗。

如图2a和图2b所示，为了解决上述第一行亚像素显示发暗的问题，本发明实施例提供一种对第一行亚像素进行预充电的模式，在完成插黑显示后，将第一行亚像素提前打开(例如提前打开2H)后，在前2H的时间内，向第一行亚像素的像素电极输入预设的数据电压(即向第一行亚像素的像素电极输入第一行亚像素将要显示的某个灰阶的数据电压)，使得在完成插黑显示后，在下一帧图像显示时，第一行亚像素的像素电极上的像素电压维持在将要显示时第一行亚像素的像素电极上的像素电压，从而可以改善第一行亚像素发暗不良的问题。然而，在一些特殊画面下(例如在除了第一行亚像素以外，包括间隔设置的多行黑色图像数据)，此时，对于第二行亚像素及以后的像素，由于前一行亚像素的数据电压为零(即显示的灰阶为L0)，所以下一行亚像素出现预充电不足，显示发暗。而对于第一行亚像素，由于在每一帧显示之前，第一行亚像素的像素电极上的像素电压总会维持在将要显示时第一亚像素的像素电极上的像素电压，因此预充电充足，显示偏亮，即出现第一行亚像素显示发亮的问题。基于上述，为了同时解决上述第一行亚像素显示发暗和显示发亮的问题，本发明实施例提供一种显示装置。

本发明实施例提供的显示装置可以为电视、数码相机、手机、平板电脑、电子相框、导航仪等任何具有显示功能的产品或者部件，本发明实施例对此不作限定。

如图3所示，该显示装置的主要结构包括框架1、盖板2、显示面板3、电路板4以及背光模组5等配件。此处，显示面板3可以为柔性显示面板，也可以为刚性显示面板。在显示面板3为柔性显示面板的情况下，显示装置为柔性显示装置。

其中，框架1的纵截面呈U型，显示面板3、电路板4、背光组件5以及其它配件均设置于框架1内，电路板4置于显示面板3的下方(即背面，背离显示面板3的显示面的一面)，盖板2设置于显示面板3远离电路板4的一侧，背光组件5设置于电路板4的下方，也即，电路板4设置于显示面板3和背光组件5之间。

需要说明的是，电路板4与显示面板3电连接，电路板4一般包括柔性印刷电路板(Flexble Printed Circuit，简称FPC)、驱动芯片(Integrated Circuit，简称IC)以及印刷电路板(Printed Circuit Board，简称PCB)、接续基板等；电路板4的作用是通电后向显示面板3提供各种显示画面的信息。

本发明实施例提供一种显示面板3。如图4所示，显示面板3划分为显示区A1和位于显示区A1至少一侧的周边区A2，附图4以周边区A2包围显示区A1为例进行示意。显示区A1包括多个亚像素P。

如图5所示，显示面板3包括位于周边区A2的栅极驱动器30、时序控制器31以及源极驱动器32。显示面板3还包括电源电压产生器33和灰阶电压产生器34。

参考图5所示，栅极驱动器30、时序控制器31、源极驱动器32、电源电压产生器33以及灰阶电压产生器34均通过***接口与***(显示装置的主板)连接，从***输入的信号通过***接口，其中，电源信号输入到电源电压产生器33；数字信号输入到时序控制器32(TCON)。由***输入到时序控制器32的数字信号除包括Sout信号(即RGB数据)和时钟信号CLK外，还包括三个控制信号，分别为数据使能信号、行同步信号Hsync(简称HS)、场同步信号Vsync(简称VS)。这些信号经时序控制器32(TCON)处理后，传输至源极驱动器32，控制源极驱动器32以一定的时间、向显示面板3输入一定的灰阶电压，从而实现显示面板3的显示。

此处，***接口例如可以为V-by-One(Video by One，简称Vx1)接口，由于V-by-One接口具有较低的功耗并支持高达4Gbps的数据传输等特点而成为目前常用的信号接口技术。V-by-One接口通过CDR(Clock Data Recovery)的方式进行高速串行数据传输，并从根本上解决了传输线时滞问题，同时不需要时钟传输线，因此具有很强的抑制EMI(Electromagnetic Interference，电磁干扰)的能力。

V-by-One接口还可以减少PCB的布线。例如UHD(Ultra High Definition，超高清)60Hz显示面板仅需要18根线；UHD120Hz显示面板仅需要34根线。

在一些实施例中，如图5所示，显示面板3包括N行亚像素P；栅极驱动器30包括多组栅极驱动组；第一组栅极驱动组包括M个未级联且依次排列的移位寄存器；第Q个移位寄存器的输出端与第Q+3个移位寄存器的输入端电连接；其中，Q≥1，Q为整数。

可选的，如图6所示，图6以栅极驱动器30包括两组栅极驱动组，每组栅极驱动组包括三个未级联且依次排列的移位寄存器为例进行示意。例如，第一组栅极驱动组中的第一个移位寄存器RS1、第二个移位寄存器RS2以及第三个移位寄存器RS3的输入端INPUT均与起始信号端STV电连接。第一组栅极驱动组中的第一个移位寄存器RS1的输出端OUTPUT与第二组栅极驱动组中的第一个移位寄存器RS4的输入端INPUT电连接；第一组栅极驱动组中的第二个移位寄存器RS2的输出端OUTPUT与第二组栅极驱动组中的第二个移位寄存器RS5的输入端INPUT电连接；第一组栅极驱动组中的第三个移位寄存器RS3的输出端OUTPUT与第二组栅极驱动组中的第三个移位寄存器RS6的输入端INPUT电连接。

如图5所示，显示面板3还包括源极驱动器32，源极驱动器32与时序控制器31电连接，源极驱动器32用于当栅极驱动器30至少在扫描第一行亚像素P时，在时序控制器31的控制下向第一行亚像素提供第一行数据电压。

需要说明的是，源极驱动器32可以在栅极驱动器30扫描第一行亚像素P时，向第一行亚像素P提供第一行数据电压；也可以是在栅极驱动器30扫描第一行亚像素P之前，向第一行亚像素P提供第一行数据电压。

此处，第一行数据电压为在一帧图像内，第一行亚像素P将要显示某个灰阶所需要的像素电压。即在栅极驱动器30扫描第一行亚像素P时；或者在扫描第一行亚像素P之前，时序控制器31控制源极驱动器32输入第一行数据电压。这样一来，当栅极驱动器30扫描第一行亚像素P时(即第一行扫描线G1打开后)，第一行亚像素P就会进入充电阶段，当栅极驱动器30提前扫描第一行亚像素P时，可以对第一行亚像素P进行预充电，从而改善因像素充电率不足导致的相关不良。

结合上述实施例，在具体实现中，如图5所示，显示面板3还包括图像处理器35，图像处理器35用于形成一帧待显示图像数据。其中，待显示图像数据为不包括间隔设置的多行黑色图像数据，即待显示图像数据为正常显示；或者，待显示图像数据为除了第一行亚像素P以外，包括间隔设置的多行黑色图像数据，即待显示图像数据为检测显示面板3的性能时所要显示的图像数据。

需要说明的是，在待显示图像数据为除了第一行亚像素P以外，包括间隔设置的多行黑色图像数据的情况下，即第二行亚像素P到第N行亚像素P包括间隔设置的多行黑色图像数据。在一些实施例中，第二行亚像素P到第N行亚像素P之间，偶数行亚像素P为黑色图像数据。在另一些实施例中，第二行亚像素P到第N行亚像素P之间，奇数行亚像素P为黑色图像数据。参考图2a，图2a以偶数行亚像素P为黑色图像数据为例进行示意。

此处，黑色图像数据为亚像素P显示灰阶为L0时的图像数据。

再次参考图5所示，图像处理器35与时序控制器31电连接，图像处理器35将形成的一帧待显示图像数据传输至时序控制器31，时序控制器31用于接收一帧待显示图像数据，并判断待显示图像数据是否包括间隔设置的多行黑色图像数据。

时序控制器31接收到一帧待显示图像数据后，判断当待显示图像数据中，不包括间隔设置的多行黑色图像数据时，控制栅极驱动器30扫描每行亚像素P的扫描时间均为第一扫描时间T1；至少每M行依次排列的亚像素P的扫描时间依次延时且交叠；其中，T1＝M×H；H＝1/(f×N)；f为扫描频率；时序控制器31还用于判断当待显示图像数据中，除了第一行亚像素P以外，包括间隔设置的多行黑色图像数据时，控制栅极驱动器30扫描第一行亚像素P的扫描时间为H，扫描至少每M行中，与第一行亚像素P依次排列的多行亚像素的扫描时间依次延时，且均小于或等于所述第一扫描时间T1。

结合上述实施例，在待显示图像数据中，不包括间隔设置的多行黑色图像数据的情况下，由于栅极驱动器30包括多组栅极驱动组；每组栅极驱动组包括M个未级联且依次排列的移位寄存器，因此在时序控制器31控制栅极驱动器30扫描每行亚像素P的扫描时间时，M个未级联且依次排列的移位寄存器输出的扫描信号使得每M行依次排列的亚像素P的扫描时间依次延时且交叠，这样一来，可以保证栅极驱动器30依次扫描每M行亚像素。

需要说明的是，由于H＝1/(f×N)，f为扫描频率，因此H的值由扫描频率和显示面板3包括的亚像素的行数N来决定。示例的，扫描频率f可以为60Hz、80Hz、120Hz等；显示面板3可以包括2160行亚像素等。以扫描频率f为60Hz、显示面板3包括2160行亚像素为例，则H＝1/(f×N)＝1/(60×2160)。例如，当M＝3时，则T1＝3×H＝3×1/(60×2160)。在待显示图像数据中，不包括间隔设置的多行黑色图像数据的情况下，时序控制器31控制栅极驱动器30扫描第一行亚像素P的扫描时间为3H，即对第一行亚像素P的像素电极提前充入数据电压。例如，在前2H的时间内，第一行亚像素P的像素电极为预充电状态，在第3H的时间内，第一行亚像素P的像素电极上的像素电压被充至饱和状态，因此可以解决第一行亚像素P显示发暗的问题，即第一行亚像素P显示的灰阶与预设的灰阶亮度相同。

在待显示图像数据中，除了第一行亚像素P以外，包括间隔设置的多行黑色图像数据的情况下，时序控制器31控制栅极驱动器30扫描第一行亚像素P的扫描时间为H，扫描每M行中，与第一行亚像素P依次排列的多行亚像素的扫描时间依次延时，从而可以确保栅极驱动器30依次扫描每M行亚像素。

可选的，在扫描每M行中，与第一行亚像素P依次排列的多行亚像素的扫描时间依次延情况下，对于与第一行亚像素P依次排列的多行亚像素的扫描时间是否交叠不进行限定。与第一行亚像素P依次排列的多行亚像素的扫描时间可以交叠；也可以不交叠。例如，当M＝3时，即每组栅极驱动组包括三个不级联且依次排列的移位寄存器。在三行亚像素P中，第一行亚像素P的扫描时间为H，第二行亚像素P和第三行亚像素P的扫描时间可以大于H；也可以等于H。

在第二行亚像素P和第三行亚像素P的扫描时间大于H的情况下，第二行亚像素P和第三行亚像素P的扫描时间具有交叠；在第二行亚像素P和第三行亚像素P的扫描时间等于H的情况下，第二行亚像素P和第三行亚像素P的扫描时间没有交叠。

基于上述，由于在待显示图像数据中，除了第一行亚像素P以外，包括间隔设置的多行黑色图像数据的情况下，时序控制器31控制栅极驱动器30扫描第一行亚像素P的扫描时间为H，即没有对第一行亚像素P的像素电极进行预充电，因而解决了第一行亚像素P显示发亮的问题。

综上所述，本发明实施例中，由于时序控制器31可以判断待显示图像数据，并且，判断当待显示图像数据不包括间隔设置的多行黑色图像数据时，对第一行亚像素P进行预充电，判断当待显示图像数据中，除了第一行亚像素P以外，包括间隔设置的多行黑色图像数据时，对第一行亚像素P不进行预充电，因此在显示面板3显示不同画面时，可以同时解决第一行亚像素P显示发暗和显示发亮的问题，无需单独调试，且容易实现。

结合图5和图6所示，时序控制器31还与栅极驱动器30电连接，时序控制器31将接收到***发送的时钟信号CLK进行处理，将处理后的时钟信号CLK传输至栅极驱动器30。在此基础上，由于栅极驱动器30包括多组栅极驱动组，每组栅极驱动组包括多个移位寄存器，而一个移位寄存器与一条扫描线G电连接，因此，时序控制器31输出的一个时钟信号CLK与一条扫描线G电连接，每条扫描线G均与一行亚像素P电连接，从而时序控制器31可以控制栅极驱动器30对每一行亚像素P进行扫描。基于上述可知，时钟信号CLK的脉冲波形与扫描线G的脉冲波形相同，因此可以根据调节时钟信号CLK的脉冲波形，从而得到扫描线G的脉冲波形，以控制扫描线G的开启时间，进一步控制栅极驱动器30对每一行亚像素P进行扫描的时间。

可选的，如图7所示，时序控制器31包括画面侦测元件310、判断元件311、基准时钟发生元件312以及时钟信号生成元件313。

画面侦测元件310用于接收一帧待显示图像数据，并识别待显示图像数据中各个亚像素的显示灰阶。显示灰阶包括L0～L255，当显示灰阶为L0时，待显示图像数据为黑色图像数据，即显示的画面为黑色；当显示灰阶为L255时，待显示图像数据为白色图像数据，即显示的画面为白色。

判断元件311与画面侦测元件310电连接，判断元件311根据画面侦测元件310识别的结果，判断待显示图像数据中，是否包括间隔设置的多行黑色图像数据；当判断元件311判断待显示图像数据中不包括间隔设置的多行黑色图像数据时，发送第一调节指令；当判断元件311判断待显示图像数据中包括间隔设置的多行黑色图像数据时，发送第二调节指令。

基准时钟发生元件312判断元件311电连接，当接收到判断元件311发送的第一调节指令和第二调节指令后，基准时钟发生元件312生成基准脉冲信号，基准脉冲信号DE具有第一脉宽L。

需要说明的是，基准时钟发生元件312生成基准脉冲信号DE具有基准频率，即基准脉冲信号DE的频率一定。

时钟信号生成元件313与判断元件311和基准时钟发生元件312电连接，时钟信号生成元件313根据第一调节指令、第二调节指令以及基准脉冲信号，计算M个时钟信号中第一时钟信号的第一个上升时间、第一个下降时间，并生成所述M个时钟信号，M个时钟信号依次延时且交叠。

可选的，时序控制器31还包括存储器，存储器具有预先存储的M个时钟信号中第一时钟信号的第一个上升时间和第一个下降时间(即预设的第一个上升时间和第一个下降时间)；第一调节指令和第二调节指令为根据预设的第一个上升时间和第一个下降时间来控制时钟信号生成元件313计算M个时钟信号中第一时钟信号实际的第一个上升时间和第一个下降时间，以生成M个时钟信号。

可选的，存储器可以是具有存储功能的装置。例如可以是只读存储器(read-onlymemory，ROM)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，RAM)或者可存储信息和指令的其他类型的动态存储设备

在此基础上，时钟信号生成元件313例如还可以包括处理器，处理器根据第一调节指令和第二调节指令计算M个时钟信号中第一时钟信号实际的第一个上升时间、第一个下降时间。

可选的，存储器可以是独立存在，也可以是与处理器集成在一起。存储器用于存储执行上述实施例的执行指令。例如第一调节指令和第二调节指令。处理器用于执行存储器存储的第一调节指令和第二调节指令来计算M个时钟信号中第一时钟信号实际的第一个上升时间、第一个下降时间。

可选的，如图8所示，时钟信号生成元件313根据第一调节指令以及基准脉冲信号DE计算M个时钟信号中第一时钟信号CLK1的第一个上升时间Tr1_a以及第一个下降时间Tf1_a，并生成M个时钟信号，M个时钟信号的脉宽S相同，且依次延时H；其中，Tr1_a＝n×L，Tf1_a＝m×L；Tf1_a-Tr1_a＝S，S＝M×H；n≥1，m≥1，n、m均为整数。

如图8所示，当处理器接收到第一调节指令后，即根据预设的第一时钟信号CLK1的第一个上升时间和第一个下降时间以及基准脉冲信号DE的第一脉宽L来计算M个时钟信号中第一时钟信号CLK1的第一个上升时间Tr1_a以及第一个下降时间Tf1_a。

在此基础上，可以根据第一个上升时间Tr1_a和第一个下降时间Tf1_a的差值计算出第一时钟信号CLK1的脉宽，即Tf1_a-Tr1_a＝S，因此，第一个下降时间Tf1_a的脉宽大于第一个上升时间Tr1_a的脉宽。

示例的，参考图8所示，处理器根据预设的第一时钟信号CLK1的第一个上升时间，在基准脉冲信号DE的第1个脉冲信号的起始位置开始计，在基准脉冲信号DE的第1个脉冲信号的截止位置结束计时，此时，第一个上升时间Tr1_a为基准脉冲信号DE的第1个脉冲信号的起始位置和第1个脉冲信号的截止位置之间的距离，即第一个上升时间Tr1_a为基准脉冲信号DE的一个第一脉宽L。

可选的，处理器根据预设的第一时钟信号CLK1的第一个下降时间，在基准脉冲信号DE的第1个脉冲信号的起始位置开始计，在基准脉冲信号DE的第4个脉冲信号的截止位置结束计时，此时，第一个下降时间Tf1_a为基准脉冲信号DE的第1个脉冲信号的起始位置和第4个脉冲信号的截止位置之间的距离，即第一个下降时间Tf1_a为基准脉冲信号DE的四个第一脉宽L。

根据第一个上升时间Tr1_a和第一个下降时间Tf1_a的差值计算第一时钟信号CLK1的脉宽，基于上述，第一时钟信号CLK1的脉宽等于基准脉冲信号DE的三个第一脉宽L。

需要说明的是，由于基准脉冲信号DE相邻两个脉冲之间具有一定的时间间隔，因此在图8所示的第一时钟信号CLK1的脉宽不完全等于基准脉冲信号DE的三个脉宽L。在具体实现中，第一时钟信号CLK1的脉宽等于基准脉冲信号DE具有的第一脉宽L与基准脉冲信号DE相邻两个脉冲之间的间隔时间之和。

可选的，如图9所示，时钟信号生成元件312根据第二调节指令以及基准脉冲信号DE，计算M个时钟信号中第一时钟信号CLK1的第一个上升时间Tr1_b以及第一个下降时间Tf1_b，并生成M个时钟信号；其中，第一时钟信号具有脉宽S1；M个时钟信号依次延时，且脉宽依次增加，第M个时钟信号具有脉宽S_M，0＜S_M≤M×H；Tr1_b＝i×L，Tf1_b＝j×L；Tf1_a-Tr1_a＝S1，0＜S1≤H，i≥1，j≥1，i、j均为整数。

如图9所示，当处理器接收到第二调节指令后，即根据预设的第一时钟信号CLK1的第一个上升时间和第一个下降时间以及基准脉冲信号DE的第一脉宽L来计算M个时钟信号中第一时钟信号CLK1的第一个上升时间Tr1_b以及第一个下降时间Tf1_b。

在此基础上，可以根据第一个上升时间Tr1_b和第一个下降时间Tf1_b的差值计算出第一时钟信号CLK1的脉宽，即Tf1_b-Tr1_b＝S1，因此，第一个下降时间Tf1_b的脉宽大于第一个上升时间Tr1_b的脉宽。

示例的，参考图9所示，处理器根据预设的第一时钟信号CLK1的第一个上升时间在基准脉冲信号DE的第1个脉冲信号的起始位置开始计，在基准脉冲信号DE的第3个脉冲信号的截止位置结束计时，此时，第一个上升时间Tr1_b为基准脉冲信号DE的第1个脉冲信号的起始位置和第3个脉冲信号的截止位置之间的距离，即第一个上升时间Tr1_b为基准脉冲信号DE的三个第一脉宽L。

可选的，处理器根据预设的第一时钟信号CLK1的第一个下降时间，在基准脉冲信号DE的第1个脉冲信号的起始位置开始计时，在基准脉冲信号DE的第4个脉冲信号的截止位置结束计时，此时，第一个下降时间Tf1_b为基准脉冲信号DE的第1个脉冲信号的起始位置和第4个脉冲信号的截止位置之间的距离，即第一个下降时间Tf1_a为基准脉冲信号DE的四个第一脉宽L。

根据第一个上升时间Tr1_b和第一个下降时间Tf1_b的差值计算第一时钟信号CLK1的脉宽，基于上述，第一时钟信号CLK1的脉宽等于基准脉冲信号DE的一个第一脉宽L。

需要说明的是，由于基准脉冲信号DE相邻两个脉冲之间具有一定的时间间隔，因此在图9所示的第一时钟信号CLK1的脉宽不完全等于基准脉冲信号DE的一个脉宽。在具体实现中，第一时钟信号CLK1的脉宽等于基准脉冲信号DE具有的第一脉宽L与基准脉冲信号DE相邻两个脉冲之间的间隔时间之和。

需要说明的是，时钟生成元件313还可以通过计算得到M-1个时钟信号，也可以根据计算M个时钟信号中的第一时钟信号CLK1后，根据第一时钟信号CLK1生成M-1个时钟信号

综上所述，通过时序控制器31调节时钟信号CLK的脉冲波形为图8和图9所示的脉冲波形，从而得到如图10和图11所述的扫描线的脉冲波形。结合图8、图9、图10以及图11所示，可以看出，时钟信号CLK的脉冲波形与扫描线的脉冲波形相同。

再次参考图7所示，时钟信号生成元件313具有M个时钟信号端，显示面板3还包括多个反相器，一个时钟信号端与第Q个移位寄存器以及一个反相器的输入端电连接，反相器的输出端与第Q+3个移位寄存器电连接。

结合图6和图7所示，示例的，时钟信号生成元件313具有六个时钟信号端CLK1、CLK2、CLK3、CLK4、CLK5、CLK6，显示面板3还包括三个反相器。在此基础上，第一个时钟信号端CLK1与第一个移位寄存器RS1以及一个反相器的输入端电连接，反相器的输出端与第四个移位寄存器RS4电连接，此时，反相器的输出端为第四个时钟信号端CLK4。第二个时钟信号端CLK2与第二个移位寄存器RS2以及一个反相器的输入端电连接，反相器的输出端与第五个移位寄存器RS5电连接，此时，反相器的输出端为第五个时钟信号端CLK5。第三个时钟信号端CLK3与第三个移位寄存器RS3以及一个反相器的输入端电连接，反相器的输出端与第六个移位寄存器RS6电连接，此时，反相器的输出端为第六个时钟信号端CLK6。

由于显示面板3还包括多个反相器，一个时钟信号端与第Q个移位寄存器以及一个反相器的输入端电连接，反相器的输出端与第Q+3个移位寄存器电连接，因此时钟信号生成元件313生成的时钟信号中，第Q个时钟信号端输出的信号与第Q+3个时钟信号端输出的信号互为反相，因此第Q个移位寄存器输出的信号与第Q+3个移位寄存器输出的信号互为反向。如图10和图11所示，可以看出，G1、G2、G3的脉冲波形与G4、G5、G6的脉冲波形互补。

本发明实施例还提供一种显示面板3的控制方法，用于控制上述的显示面板3实现相应的功能。如图12所示，该控制方法包括：

S10、接收一帧待显示图像数据。

S11、判断当待显示图像数据中，不包括间隔设置的多行黑色图像数据时，控制栅极驱动器30扫描每行亚像素P的扫描时间均为第一扫描时间T1；至少每M行依次排列的亚像素P的扫描时间依次延时且交叠；其中，T1＝M×H；H＝1/(f×N)；f为扫描频率；时序控制器31还用于判断当待显示图像数据中，除了第一行亚像素P以外，包括间隔设置的多行黑色图像数据时，控制栅极驱动器30扫描第一行亚像素P的扫描时间为H，扫描至少每M行中，与第一行亚像素P依次排列的多行亚像素的扫描时间依次延时，且均小于或等于所述第一扫描时间T1。

S12、至少在扫描第一行亚像素P时，向第一行亚像素P提供第一行数据电压。

此处，在接收一帧待显示图像数据后，步骤S11包括：

S101、识别待显示图像数据中各个亚像素的显示灰阶，并输出识别结果。

S102、根据识别结果，判断待显示图像数据中，是否包括间隔设置的多行黑色图像数据；当判断待显示图像数据中不包括间隔设置的多行黑色图像数据时，发送第一调节指令；当判断待显示图像数据中包括间隔设置的多行黑色图像数据时，发送第二调节指令。

S103、生成基准脉冲信号DE，基准脉冲信号DE具有第一脉宽L。

S104、根据第一调节指令、第二调节指令以及基准脉冲信号，计算M个时钟信号中第一时钟信号的第一个上升时间、第一个下降时间，并生成所述M个时钟信号，M个时钟信号依次延时且交叠。

此处，计算M个时钟信号中第一时钟信号的第一个上升时间、第一个下降时间，并生成所述M个时钟信号，具体包括：

S1041、根据第一调节指令以及基准脉冲信号计算M个时钟信号中第一时钟信号CLK1的第一个上升时间Tr1_a以及第一个下降时间Tf1_a，并生成M个时钟信号，M个时钟信号的脉宽S相同，且依次延时H；其中，Tr1_a＝n×L，Tf1_a＝m×L；Tf1_a-Tr1_a＝S，S＝M×H；n≥1，m≥1，n、m均为整数。

S1042、根据第二调节指令以及所述基准脉冲信号，计算M个时钟信号中第一时钟信号CLK1的第一个上升时间Tr1_b以及第一个下降时间Tf1_b，并生成M个时钟信号；其中，第一时钟信号具有脉宽S1；M个时钟信号依次延时，且脉宽依次增加，第M个时钟信号具有脉宽S_M，0＜S_M≤M×H；Tr1_b＝i×L，Tf1_b＝j×L；Tf1_a-Tr1_a＝S1，0＜S1≤H，i≥1，j≥1，i、j均为整数。

需要说明的是，本发明实施例中的显示面板的控制方法可以由前述实施例提供的显示面板3中的结构来执行。对于该显示面板3的控制方法的解释说明可以参考前述实施例，此处不再一一赘述。

综上所述，根据本发明实施例提供的显示面板3以及提供的对该显示面板3进行控制的方法，通过在显示面板3中的时序控制器31中增加判断元件311，判断元件311判断待显示图像数据中，是否包括间隔设置的多行黑色图像数据；当判断元件311判断待显示图像数据中，不包括间隔设置的多行黑色图像数据时，对第一行亚像素P进行预充电；当判断元件311判断待显示图像数据中，除了第一行亚像素P以外，包括间隔设置的多行黑色图像数据时，对第一行亚像素P不进行预充电，从而可以同时解决第一行亚像素P显示发暗和发亮的问题。

参考图13和图14，将图1a和图2a与图13和图14进行比较，可以明显看出，经过本发明实施例提供的显示面板3以及显示面板3的控制方法的方案实施后，显示面板3中的第一行亚像素P显示无亮暗线不良，显示正常。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种显示面板，其特征在于，所述显示面板具有显示区和位于所述显示区至少一侧的周边区；所述显示面板包括位于所述显示区的N行亚像素；所述显示面板还包括：

栅极驱动器，位于所述周边区，且与每一行亚像素电连接；所述栅极驱动器用于对每一行亚像素进行扫描；

时序控制器，位于所述周边区，且与所述栅极驱动器电连接，所述时序控制器用于接收一帧待显示图像数据，并判断当所述待显示图像数据中，不包括间隔设置的多行黑色图像数据时，控制所述栅极驱动器扫描每行亚像素的扫描时间均为第一扫描时间T1；至少每M行依次排列的亚像素的扫描时间依次延时且交叠；其中，T1＝M×H；H＝1/(f×N)；f为扫描频率；所述时序控制器还用于判断当所述待显示图像数据中，除了第一行亚像素以外，包括间隔设置的多行黑色图像数据时，控制所述栅极驱动器扫描第一行亚像素的扫描时间为H，扫描至少每M行中，与所述第一行亚像素依次排列的多行亚像素的扫描时间依次延时，且均小于或等于所述第一扫描时间T1；

源极驱动器，位于所述周边区，且与所述时序控制器电连接，所述源极驱动器用于当所述栅极驱动器至少在扫描所述第一行亚像素时，在所述时序控制器的控制下向所述第一行亚像素提供第一行数据电压。

2.根据权利要求1所述的显示面板，其特征在于，所述时序控制器包括：

画面侦测元件，用于接收一帧待显示图像数据，并识别所述待显示图像数据中各个亚像素的显示灰阶；

判断元件，与所述画面侦测元件电连接，用于根据所述画面侦测元件的识别结果，判断所述待显示图像数据中，是否包括间隔设置的多行黑色图像数据；当所述判断元件判断所述待显示图像数据中不包括间隔设置的多行黑色图像数据时，发送第一调节指令；当所述判断元件判断所述待显示图像数据中包括间隔设置的多行黑色图像数据时，发送第二调节指令；

基准时钟发生元件，与所述判断元件电连接；所述基准时钟发生元件用于生成基准脉冲信号；所述基准脉冲信号具有第一脉宽L；

时钟信号生成元件，与所述判断元件和所述基准时钟发生元件电连接；所述时钟信号生成元件用于根据所述第一调节指令、所述第二调节指令以及所述基准脉冲信号，计算M个时钟信号中第一时钟信号的第一个上升时间、第一个下降时间，并生成所述M个时钟信号，所述M个时钟信号依次延时且交叠。

3.根据权利要求2所述的显示面板，其特征在于，所述时钟信号生成元件具体用于根据所述第一调节指令以及所述基准脉冲信号，计算M个时钟信号中第一时钟信号的第一个上升时间Tr1_a以及第一个下降时间Tf1_a，并生成所述M个时钟信号，所述M个时钟信号的脉宽S相同，且依次延时H；其中，Tr1_a＝n×L，Tf1_a＝m×L；Tf1_a-Tr1_a＝S，S＝M×H；n≥1，m≥1，n、m均为整数。

4.根据权利要求2所述的显示面板，其特征在于，所述时钟信号生成元件具体用于根据所述第二调节指令以及所述基准脉冲信号，计算M个时钟信号中第一时钟信号的第一个上升时间Tr1_b以及第一个下降时间Tf1_b，并生成所述M个时钟信号；其中，所述第一时钟信号具有脉宽S1；所述M个时钟信号依次延时，且脉宽依次增加，第M个时钟信号具有脉宽S_M，0＜S_M≤M×H；Tr1_b＝i×L，Tf1_b＝j×L；Tf1_a-Tr1_a＝S1，0＜S1≤H，i≥1，j≥1，i、j均为整数。

5.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括图像处理器；所述图像处理器用于形成待显示图像数据。

6.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括N行亚像素以及多组栅极驱动组；第一组所述栅极驱动组包括M个未级联且依次排列的移位寄存器；第Q个移位寄存器的输出端与第Q+3个移位寄存器的输入端电连接；Q≥1，Q为整数；

时钟信号生成元件具有M个时钟信号端，所述显示面板还包括多个反相器，一个所述时钟信号端与第Q个移位寄存器以及一个反相器的输入端电连接，所述反相器的输出端与第Q+3个移位寄存器电连接。

7.一种显示面板的控制方法，用于控制如权利要求1-6任一项所述的显示面板；所述显示面板具有显示区和位于所述显示区至少一侧的周边区；所述显示面板包括位于所述显示区的N行亚像素；其特征在于，所述控制方法包括：

接收一帧待显示图像数据；

当所述待显示图像数据中，不包括间隔设置的多行黑色图像数据时，控制所述栅极驱动器扫描每行亚像素的扫描时间均为第一扫描时间T1；至少每M行依次排列的亚像素的扫描时间依次延时且交叠；其中，T1＝M×H；H＝1/(f×N)；f为扫描频率；当所述待显示图像数据中，除了第一行亚像素以外，包括间隔设置的多行黑色图像数据时，控制所述栅极驱动器扫描第一行亚像素的扫描时间为H，扫描与所述第一行亚像素依次排列的多个亚像素的扫描时间依次延时，且均小于或等于所述第一扫描时间T1；

至少在扫描所述第一行亚像素时，向所述第一行亚像素提供第一行数据电压。

8.根据权利要求7所述的控制方法，其特征在于，

识别所述待显示图像数据中各个亚像素的显示灰阶，并输出识别结果；

根据所述识别结果判断所述待显示图像数据中，是否包括间隔设置的多行黑色图像数据；当判断元件判断所述待显示图像数据中不包括间隔设置的多行黑色图像数据时，发送第一调节指令；当判断元件判断所述待显示图像数据中包括间隔设置的多行黑色图像数据时，发送第二调节指令；

生成基准脉冲信号，所述基准脉冲信号具有第一脉宽L；

根据所述第一调节指令、所述第二调节指令以及所述基准脉冲信号，计算M个时钟信号中第一时钟信号的第一个上升时间、第一个下降时间，并生成所述M个时钟信号，所述M个时钟信号依次延时且交叠。

9.根据权利要求8所述的控制方法，其特征在于，

根据所述第一调节指令以及所述基准脉冲信号，计算M个时钟信号中第一时钟信号的第一个上升时间Tr1_a以及第一个下降时间Tf1_a，并生成所述M个时钟信号，所述M个时钟信号的脉宽S相同，且依次延时H；其中，Tr1_a＝n×L，Tf1_a＝m×L；Tf1_a-Tr1_a＝S，S＝M×H，n≥1，m≥1，n、m均为整数。

10.根据权利要求8所述的控制方法，其特征在于，

根据所述第二调节指令以及所述基准脉冲信号，计算M个时钟信号中第一时钟信号的第一个上升时间Tr1_b以及第一个下降时间Tf1_b，并生成所述M个时钟信号；其中，所述第一时钟信号具有脉宽S1，0＜S1≤H；所述M个时钟信号依次延时，且脉宽依次增加，第M个时钟信号具有脉宽S_M，0＜S_M≤M×H；Tr1_b＝i×L，Tf1_b＝j×L；i≥1，Tf1_a-Tr1_a＝S1，0＜S1≤H，j≥1，i、j均为整数。

Images