CN111506462B - 主板测试方法及主板测试*** - Google Patents

主板测试方法及主板测试*** Download PDF

Info

Publication number
CN111506462B
CN111506462B CN201910097670.2A CN201910097670A CN111506462B CN 111506462 B CN111506462 B CN 111506462B CN 201910097670 A CN201910097670 A CN 201910097670A CN 111506462 B CN111506462 B CN 111506462B
Authority
CN
China
Prior art keywords
path controller
platform path
motherboard
network interface
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910097670.2A
Other languages
English (en)
Other versions
CN111506462A (zh
Inventor
陈明晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitac Computer Shunde Ltd
Mitac Computing Technology Corp
Original Assignee
Mitac Computer Shunde Ltd
Mitac Computing Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitac Computer Shunde Ltd, Mitac Computing Technology Corp filed Critical Mitac Computer Shunde Ltd
Priority to CN201910097670.2A priority Critical patent/CN111506462B/zh
Publication of CN111506462A publication Critical patent/CN111506462A/zh
Application granted granted Critical
Publication of CN111506462B publication Critical patent/CN111506462B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

本发明提供一种主机板测试方法，由一电连接一电源供应器而运作的主机板测试***执行，该主机板测试***包含一主机板，及一辅助单元，该主机板包括一中央处理器、一平台路径控制器、一第一存储器、一第二存储器，及一第一网络界面埠，当该平台路径控制器选择该第一存储器，该中央处理器执行一第一***映像档，再发出一通知至该第一网络界面埠，该辅助单元藉该平台路径控制器控制该电源供应器不输出电能，并控制该平台路径控制器选择该第二存储器，再控制该平台路径控制器使该电源供应器输出电能，使该中央处理器执行一第二***映像档。

Description

主板测试方法及主板测试***
技术领域
本发明是有关于一种具内控程序的测试方法及测试***，特别是指一种微指令控制或微程控的主板测试方法及主板测试***。
背景技术
参阅图1，现有主机板11在开机测试时是根据一跳线帽（jumper）12设置于主机板上的不同针脚（pins）组合而载入不同的设定，一般来说，该跳线帽12是由人为手动的方式套设于针脚上以使其导通。
然而，受限于需借由人为设定跳线帽才能对主机板进行相关检测，如此将浪费大量的人力资源而不符合经济效益，因此，如何自动测试主机板是未来研究方向。
发明内容
本发明要解决的技术问题是在于提供一种借由控制主机板的平台路径控制器而使中央处理器可以自动的切换读取相关的***映像档，而无需人为控制的主机板测试方法。
为解决上述技术问题，一种主板测试方法及主板测试***，由一用以接收一电源供应器提供的运作电能而运作于一禁能状态及一致能状态二者其中之一的主机板测试***执行，该主机板测试***包含一主机板，及一辅助单元。
该主机板包括一中央处理器、一电连接该中央处理器与该电源供应器的平台路径控制器、一电连接该平台路径控制器并储存一第一***映像档的第一存储器、一电连接该平台路径控制器并储存一第二***映像档的第二存储器。
该辅助单元电连接该主机板。
该主机板测试方法包含一步骤（B3）、一步骤（B7）、一步骤（B8）、一步骤（B9），及一步骤（B10）。
该步骤（B3）为当该平台路径控制器根据该辅助单元的设定而选择该第一存储器时，该中央处理器经由该平台路径控制器读取并执行该第一***映像档。
该步骤（B7）为该辅助单元根据一由该中央处理器发出的通知信号而经由该平台路径控制器发送一关机信号至该电源供应器，使该电源供应器不提供运作电能至该主机板，使该主机板运作于该禁能状态。
该步骤（B8）为该辅助单元设定该平台路径控制器切换成选择该第二存储器。
该步骤（B9）为该辅助单元根据该通知信号经由该平台路径控制器发送一开机信号至该电源供应器，该电源供应器提供运作电能至该主机板，使该主机板运作于该致能状态。
该步骤（B10）为该中央处理器经由该平台路径控制器读取并执行该第二***映像档。
本发明还提供一种借由控制主机板的平台路径控制器而使中央处理器可以自动的切换读取相关的***映像档，而无需人为控制的主机板测试***。
本发明主机板测试***用以接收一电源供应器提供的电能而运作于一禁能状态及一致能状态二者其中之一的主机板测试***包含一主机板，及一辅助单元。
该主机板包括一中央处理器、一平台路径控制器、一第一存储器，及一第二存储器。
该平台路径控制器电连接该中央处理器与该电源供应器。
该第一存储器电连接该平台路径控制器并储存一第一***映像档。
该第二存储器电连接该平台路径控制器并储存一第二***映像档。
该辅助单元电连接该平台路径控制器，用以控制设定该平台路径控制器选择该第一存储器及该第二存储器其中一者。
当该辅助单元设定该平台路径控制器选择该第一存储器时，该中央处理器经由该平台路径控制器读取并执行该第一***映像档，该辅助单元根据一由该中央处理器发出的通知信号而经由该平台路径控制器发送一关机信号至该电源供应器，使该电源供应器不提供运作电能至该主机板，进而使该主机板运作于该禁能状态，该辅助单元根据该通知信号控制设定该平台路径控制器切换成选择该第二存储器后，该辅助单元根据该通知信号控制该平台路径控制器发送一开机信号至该电源供应器，使该电源供应器提供运作电能至该主机板，进而使该主机板再次运作于该致能状态，而该中央处理器经由该平台路径控制器读取并执行该第二***映像档。
相较于现有技术，本发明主板测试方法及主板测试***，借由辅助单元根据通知信号而经由平台路径控制器控制电源供应器提供/不提供运作电能给主机板，使主机板在禁能状态与致能状态间切换，并在主机板切换期间，由辅助单元根据通知信号控制设定平台路径控制器切换映像档设定以选择不同的存储器，以在主机板切换于致能状态开机后，使中央处理器读取并执行不同的***映像档。
【附图说明】
图1为一局部示意图，说明现有的主机板。
图2为一示意图，说明本发明主机板测试***的一第一实施例。
图3为一局部示意图，辅助说明该实施例的一第一、第二中继模块的运作机制。
图4为一流程图，说明该实施例执行的主机板测试方法。
图5为一流程图，辅助说明该主机板测试方法的一运作测试程序步骤。
图6为一示意图，说明本发明主机板测试***的一第二实施例。
图7为一流程图，说明该实施例执行的主机板测试方法。
图8为一流程图，辅助说明该主机板测试方法的一执行测试程序步骤。
【具体实施方式】
第一实施例：
参阅图2，本发明用以接收一电源供应器1提供的电能而运作于一禁能状态及一致能状态二者其中之一的主机板测试***的一第一实施例，包含一主机板2、一辅助单元3，及一测试服务器4。
该主机板2包括一中央处理器21、一硬盘模块22、一平台路径控制器23、一第一存储器24、一第二存储器25、一第一网络界面埠28，及一第二网络界面埠29。
该硬盘模块22经由该平台路径控制器连接该中央处理器21，并储存一对应于一触发信号而供该中央处理器21执行的测试程序。
该平台路径控制器23（PCH: Platform Controller Hub）电连接该中央处理器21与该电源供应器1，用以接收并传送该触发信号至该中央处理器21。
需再说明的是，该电源供应器1在有接收到外部提供的交流电源（例如：市电）时，则在主机板开机时，该电源供应器1会同时提供主机板开机运作电能以及待机电能，而于主机板关机时，该电源供应器1不提供主机板开机所需运作电能，但是仍会持续提供待机（standby）电能给主机板的该平台路径控制器23，因此该平台路径控制器23可在***关机状态下来侦测由一使用者按压开机键所产生的开机控制信号。
此外，该中央处理器21与该平台路径控制器23是借由直接媒体界面（DMI: DirectMedia Interface），即总线，互相电连接，该中央处理器21根据该平台路径控制器23接收的该触发信号以读取并执行储存于该硬盘模块22的该测试程序。
一般而言，主机板通常会搭配两颗用以建立中央处理器与周边装置资料传输通道的芯片：南桥和北桥；南桥主要负责低速的资料汇流传输，例如串列高阶技术附接（SerialATA: Serial Advanced Technology Attachment）总线及区域网络（LAN： Local AreaNetwork）；北桥则是负责较高速的外设元件互连标准（PCI-E: Peripheral ComponentInterconnect Express）总线和随机存取存储器（RAM: Random Access Memory）的读取，但由于现今中央处理器的速度不断上升，但前端总线的频宽则不变，（即中央处理器与北桥的连接），而平台路径控制器重新分配了各项资料汇流输入/输出功能，其将存储器控制器及外设元件互连标准控制器与中央处理器整合为一芯片组(chipset)，并取代原本南桥及北桥的一些功能集并连接其他资料汇流输入/输出，例如：音效装置、串列高阶技术附接总线、通用序列总线（USB: Universal Serial Bus），及区域网络。
该第一存储器24电连接该平台路径控制器23，并储存一相关于该测试程序的第一***映像档。
该第二存储器25电连接该平台路径控制器23，并储存一相关于该测试程序的第二***映像档。
其中，该第一、第二存储器24、25为非挥发性存储器（NVM: Non-Volatile memory）种类中的快闪存储器（Flash memory），而该第一、第二***映像档为基本输入输出***映像档（BIOS： Basic Input Output System）。
该平台路径控制器23电连接该辅助单元3，并受控于该辅助单元3的设定以选择该第一、第二存储器24、25二者其中之一。
该第一网络界面埠28电连接该平台路径控制器23，并用以接收外部传送的该触发信号。
该第二网络界面埠29电连接该平台路径控制器23，并经由该平台路径控制器23接收该中央处理器21传送的一通知信号。
该辅助单元3包括一治具网络界面埠31、一微控制器32、一第一中继模块33，及一第二中继模块34。
该治具网络界面埠31电连接该第二网络界面埠29，接收来自该中央处理器21所发送、并经由该平台路径控制器23传送至该第二网络界面埠29的该通知信号。
该微控制器32包括一电连接该治具网络界面埠31以接收该中央处理器21发送的该通知信号的逻辑运算单元321，及一以外挂形式电连接该逻辑运算单元321并储存相关于该通知信号的批次档的存储器322。
该第一中继模块33电连接该逻辑运算单元321，及该平台路径控制器23，并在根据该逻辑运算单元321执行该批次档时，传送一开/关机模拟信号至该平台路径控制器23，且该平台路径控制器23根据所接收的开/关机模拟信号控制该电源供应器1提供/不提供运作电能至该主机板2，使该主机板2运作于该致能状态及该禁能状态二者其中之一。需再说明的是，该第一中继模块33是直接电连接该平台路径控制器23的通用型输入输出接脚（GPIOpin: General Purpose Input Output pin），以传送该开/关机模拟信号至该平台路径控制器23，而该平台路径控制器23则根据该开/关机模拟信号来控制该电源供应器1，对应的使该电源供应器1提供/不提供电能至该主机板2。
在本实施例中，对于该电源供应器1控制其提供/不提供运作电能的切换机制，是由辅助单元3的该微控制器32控制该第一中继模块33快速的由高电位（pull high）切换到低电位（pull low），再切换回高电位（pull high）的动作来模拟并取代***台路径控制器23的一电源开关控制接脚，并电连接一接收一电压源VCC的电阻R1，因此该第一信号输出端333的电压准位预设为高电位，且该第二信号输出端334浮接，接着该控制端332控制该信号输入端331切换为与该平台路径控制器23的通用型输入输出接脚电连接，以输入低电位到该平台路径控制器23，待经过一第一脉冲时间(约0.3秒~0.5秒)后再切回，也就是断开该第一中继模块33被电连接到高电位的该第一信号输出端333与该接地的信号输入端331的电连接，如此就可以产生一个低电压的脉波。
该第二中继模块34电连接该逻辑运算单元321，并与该平台路径控制器23的二个通用型输入输出接脚电连接，以传送一开机设定至该平台路径控制器23，该开机设定对应该第一、第二存储器24、25所分别储存的该第一、第二***映像档，该第二中继模块34根据该逻辑运算单元321执行该批次档时，该第二中继模块34受控地提供该开机设定至该平台路径控制器23，且该平台路径控制器23根据该开机设定选择该第一、第二存储器24、25二者其中之一者作为该次开机所要执行的目标基本输入输出***映像档。
另一方面，该平台路径控制器23选择该第一、第二存储器24、25的该第一、第二映像档可分成以下三种样态来实施：
一、该平台路径控制器23的二个通用型输入输出接脚分别对应于该第一、第二存储器24、25所分别储存的该第一、第二***映像档，并根据该等通用型输入输出接脚所接收的电压准位作为开机设定，而对应地切换其内部的映像档设定以对应的选择该第一、第二存储器24、25二者其中之一，进而设定选择该次开机所要执行的目标基本输入输出***映像档，例如，当该其中一通用型输入输出接脚接收到高电位时，则该平台路径控制器23选择该第一存储器24，借以选择设定对应的该第一***映像档，作为该次开机所要执行的目标基本输入输出***映像档。
二、该平台路径控制器23根据其自身的一特定通用型输入输出接脚所接收的电压准位作为开机设定，而切换其内部的映像档设定以对应的选择该第一、第二存储器24、25二者其中之一，以设定选择该次开机所要执行的目标基本输入输出***映像档，例如，当该特定通用型输入输出接脚所接收的电压准位为高电位时，则该平台路径控制器23与该第一存储器24电导通，借以选择设定对应的该第一***映像档，作为该次开机所要执行的目标基本输入输出***映像档，反之，则选择设定对应的该第二***映像档。
需再说明的是，该平台路径控制器23选择该第一、第二存储器24、25二者其中之一的实施样态为：该平台路径控制器23的两组总线分别连接该第一、第二存储器24、25，并由该平台路径控制器23根据该开机设定控制切换其内部的映像档设定以选择该第一、第二存储器24、25二者其中之一。
三、另一种实施样态为由该平台路径控制器23根据该开机设定控制与该第一、第二存储器24、25电连接的一开关模块（图未示）的切换，以与该第一、第二存储器24、25二者其中之一电导通。
该测试服务器4电连接该第一网络界面埠28，并藉动态主机设定协定（DHCP：Dynamic Host Configuration Protocol）发送一位址至该第一网络界面埠28，并用以根据该位址发送该触发信号至该第一网络界面埠28，此外，该测试服务器4可借由动态主机设定协定搜寻在其区域网络连线范围内本身具有固定位址的计算机装置，而该辅助单元3的该治具网络界面埠31具有一固定位址，因此该测试服务器4可借由动态主机设定协定搜寻到该固定位址，并将该固定位址传送至该主机板2的第二网络界面埠29，使该主机板2的该中央处理器21可藉该固定位址经由该平台路径控制器23与该第二网络界面埠29发送该通知信号至该辅助单元3的该治具网络界面埠31，此外，该测试服务器4并可将配发至该第一网络界面埠28的位址传送至该辅助单元3的该治具网络界面埠31。
参阅图4，该实施例执行的一主机板测试方法包含一发送触发指令步骤（A），及一运作测试程序步骤（B）。
该发送触发信号步骤为（A）：该测试服务器4根据配发至该第一网络界面埠28的该位址而发送该触发信号至该第一网络界面埠28，并经由该平台路径控制器23传送至该中央处理器21。
该运作测试程序步骤为（B）：该中央处理器21根据该触发信号执行储存在该硬盘模块22的该测试程序。
参阅图5，详细地说，该运作测试程序步骤（B）进一步包含一主要***映像档测试子步骤（B3）、一发送通知子步骤（B4）、一读取批次档子步骤（B5）、一等待子步骤（B6）、一控制关机子步骤（B7）、一控制切换子步骤（B8）、一控制开机子步骤（B9），及一备份***映像档测试子步骤（B10）。
该主要***映像档测试子步骤（B3）为：该中央处理器21执行选定的目标基本输入输出***映像档，例如，该第二中继模块34根据该逻辑运算单元321的预设控制，而使该第二中继模块34提供该预设的开机设定至该平台路径控制器23，且该平台路径控制器23根据预设的该开机设定选择该第一存储器24作为该次开机所要执行的目标基本输入输出***映像档，进而使该中央处理器21执行储存于该第一存储器24的该第一***映像档，以进行与该第一***映像档相关的***硬件配置检测，即，执行与硬件配置相关的加电自检(POST: Power-on Self-test)。
该发送通知子步骤（B4）为：当该中央处理器21执行该第一***映像档后接着发送该通知信号至该平台路径控制器23，并经由该平台路径控制器23传送至该第二网络界面埠29。
该读取批次档子步骤（B5）为：该治具网络界面埠31自该第二网络界面埠29接收该通知信号，该逻辑运算单元321根据该治具网络界面埠31接收的该通知信号读取并执行储存于该存储器322的该批次档。
该等待子步骤（B6）为：借由执行该批次档而使该逻辑运算单元321等待一预定时间（如：1~60秒其中任一）。
该控制关机子步骤（B7）为：该逻辑运算单元321依据该测试服务器4配发至该主机板2的该位址而控制该第一中继模块33产生一开/关机模拟信号至该平台路径控制器23，以借由该平台路径控制器23将该电源供应器1切换至该禁能状态。
需再说明的是，在该控制关机子步骤（B7）中，该第一中继模块33是透过其与该平台路径控制器23电连接的接脚（pin）产生该开/关机模拟信号以模拟一个高/低峰脉冲信号，并传送至该平台路径控制器23进而控制该电源供应器关闭电源。
该控制切换子步骤（B8）为：该逻辑运算单元321控制该第二中继模块34产生该开机设定至该平台路径控制器23，以将该平台路径控制器23的映像档设定切换为选择该第二存储器25。
该控制开机子步骤（B9）为：该逻辑运算单元321控制该第一中继模块33产生另一开机模拟信号至该平台路径控制器23，以将该电源供应器切换至该致能状态。
该备份***映像档测试子步骤（B10）为：当该电源供应器1运作于该致能状态而输出运作电源至主机板以供该中央处理器21运作后，该中央处理器21接着经由该平台路径控制器23根据被选择的该第二存储器25读取储存于该第二存储器25的该第二***映像档，以执行相关于该第二***映像档的硬件配置。
上述流程可再进一步地统整并区分成二种做法：
一、该平台路径控制器23接收该测试服务器4的触发信号，进而促使该中央处理器21执行该硬盘模块22储存的测试程序，再借由该中央处理器21执行测试程序，并传送批次档至该辅助单元3的该微控制器32，同时该中央处理器21经由该平台路径控制器23载入根据该开机设定所选择的基本输入输出***，该微控制器32接收储存并执行该批次档，且由于执行该批次档而在计时一预设时间后(等待该中央处理器21执行基本输入输出***而执行加电自检程序完成后)，该微控制器32借由控制该第一中继模块33以送出开/关机模拟信号(高/低峰脉冲信号)使该平台路径控制器23进行关机程序，该微控制器32接着切换第二中继模块，使该平台路径控制器23在下次开机后选择另一基本输入输出***。接着该微控制器32再次借由控制该第一中继模块33以送出开/关机模拟信号使该平台路径控制器23通知该中央处理器21进行开机，该中央处理器21进而载入并执行该平台路径控制器23所选择的另一基本输入输出***。
二、该平台路径控制器23接收该测试服务器4的触发信号，进而使该中央处理器21执行该硬盘模块22储存的测试程序，进而使该中央处理器21执行该平台路径控制器23所选择的目标基本输入输出***。待执行目标基本输入输出***而完成加电自检后，该中央处理器21再次执行该测试程序而传送批次档至该辅助单元3的该微控制器32，使该微控制器32进行储存并执行该批次档，该微控制器32借由执行该批次档而控制该第一中继模块33送出开/关/机模拟信号至该平台路径控制器23，该平台路径控制器23根据开/关机模拟信号进行关机程序，接着该微控制器32控制该第二中继模块34来送出开机设定至该平台路径控制器23并执行后续相关程序。
需再进一步说明的是，分别储存该第一***映像档与第二***映像档的该第一、第二存储器24、25，分别还储存一第一标注码及一第二标注码，以使该主机板2的该中央处理器21在执行***映像档时可区别当前执行的***映像档为何者，避免重覆执行而浪费测试时间。
此外，以下再针对关于该平台路径控制器23选择该第一、第二存储器24、25二者其中之一补充其详细做法：当开机时，该平台路径控制器23是根据当下的基本输入输出***映像档选择相关的通用型输入输出（GPIO: General purpose input output）接脚而选定一目标基本输入输出***，该中央处理器21开始执行该目标基本输入输出***映像档而进行加电自检（POST: Power on Self Test）程序后，经由该平台路径控制器23来发送开始执行加电自检的通知至该辅助单元3，该辅助单元3于收到开始执行加电自检的通知后，该辅助单元3的该微控制器32根据该通知以开始执行其批次档，且该微控制器32借由执行该批次档而等待一预设时间后，模拟一个低峰脉冲（low pulse）信号的开/关机模拟信号输出到该平台路径控制器23，使该平台路径控制器23接收低峰脉冲信号的开/关机模拟信号，以进行关机的动作。而此预设时间会大于等于执行加电自检完成所需的时间，接着该平台路径控制器23选择该第二中继模块34后，才再借由该第一中继模块33送出相当于在实体按键被按压而产生的开/关机模拟信号，该平台路径控制器23根据所接收的开/关机模拟信号及当下***为开机或关机的状态来执行关/开机，因此该平台路径控制器23就会根据所接收的开/关机模拟信号来进行***第二次开机，并根据切换后的通用型输入输出接脚来选择另一基本输入输出***，并进行后续相关程序。
上述本发明主机板测试***的该第一实施例，由该测试服务器根据配发至该第一网络界面埠的位址而发送触发信号至该第一网络界面埠，并经由该平台路径控制器传送至该中央处理器，使该中央处理器根据该触发信号而执行该硬盘模块内的测试程序，并依据测试程序内容在执行第一***映像档完成后，接着发送通知信号经由该平台路径控制器到该第二网络界面埠，此外，借由该测试服务器透过动态主机设定协定方式搜寻到该治具网络界面部的一固定位址，该第二网络界面埠可根据该固定位址将该通知信号传送到该治具网络界面埠，再经由该治具网络界面埠传送到该逻辑运算单元，该逻辑运算单元根据该通知信号而执行该存储器储存的批次档，并根据该测试服务器配发给该第一网络界面埠的位址，进而藉该第一中继模块及该平台路径控制器控制该电源供应器运作于该禁能状态而不输出运作电能，接着再藉该第二中继模块的设定使该平台路径控制器选择该第二存储器，且不选择该第一存储器，例如，该平台路径控制器，根第二中继模块的设定而使该中央处理器可透过该平台路径控制器与该第二存储器电连接，但借由该平台路径控制器的内部电路断开该中央处理器与该第一存储器的电连接，接着再由该逻辑运算单元依照该批次档内容控制该第一中继模块及该平台路径控制器将该电源供应器切换运行在该致能状态而输出电能，使该中央处理器透过该平台路径控制器及其所选择的该第二存储器以执行储存于该第二存储器的该第二***映像档，因此无须透过人为的操作以控制中央处理器与第一、第二存储器的设定选择状态及该电源供应器提供运作电能的开关，而符合节省人力的需求。
第二实施例：
参阅图6，本发明主机板测试***的一第二实施例，与第一实施例的差别在于：该主机板2包括一电连接该中央处理器21的***存储器20，该***存储器20储存一具有一触发信号的批次档，以取代第一实施例的该测试服务器4。
需再说明的是，该治具网络界面埠31具有一固定位址，并可藉动态主机设定协定（DHCP： Dynamic Host Configuration Protocol）对该第二网络界面埠29配发一外部位址，并根据该外部位址进而使该逻辑运算单元321可透过该第一、第二中继模33、34而控制该主机板受控地切换于一致能状态及一禁能状态二者其中之一。
参阅图7，该第二实施例执行的一主机板测试方法包含一触发测试程序步骤（C），及一执行测试程序步骤（D）。
该触发测试程序步骤为（C）与该第一实施例的该发送触发信号步骤为（A）差异在于：该中央处理器21自该***存储器读20取具有该触发信号的该批次档。
该执行测试程序步骤为（D）：该中央处理器21依据该触发信号执行储存于该硬盘模块22的该测试程序。
参阅图8，该执行测试程序步骤（D）进一步地包括一主要***映像档测试子步骤（D3）、一发送通知子步骤（D4）、一读取批次档子步骤（D5）、一等待子步骤（D6）、一控制关机子步骤（D7）、一控制切换子步骤（D8）、一控制开机子步骤（D9），及一备份***映像档测试子步骤（D10）。
其中，该执行测试程序步骤（D）的各个子步骤与该第一实施例的该运作测试程序步骤（B）的各个子步骤对应的差异在于：该发送通知子步骤（D4）、该控制关机子步骤（D7）、该控制切换子步骤（D8），及该控制开机子步骤（D9），以下进一步详细说明。
该发送通知子步骤（D4）为：当该中央处理器21执行该第一***映像档后接着发送一通知信号至该平台路径控制器23，并经由该平台路径控制器23传送至该第二网络界面埠29，再由该第二网络界面埠29透过搜寻或使用者指定取得该治具网络界面埠31的该固定位址，并将该通知信号根据该固定位址传送至该治具网络界面埠31。
该控制关机子步骤（D7）为：该逻辑运算单元321依据该治具网络界面埠31配发的该外部位址控制该第一中继模块33经过0.3秒将该电源供应器1切换至该禁能状态。
该控制切换子步骤（D8）为：该逻辑运算单元321依据该治具网络界面埠31配发的该外部位址控制该第二中继模块34，使该平台路径控制器23设定选择该第二存储器25。
该控制开机子步骤（D9）为：该逻辑运算单元321依据该治具网络界面埠31配发的该外部位址控制该第一中继模块33经过0.3秒后将该电源供应器1切换至该致能状态。
需再进一步说明的是，分别储存该第一***映像档与第二***映像档的该第一、第二存储器24、25，分别还储存一第一标注码及一第二标注码，以使该主机板2的该中央处理器21在执行***映像档时可区别当前执行的***映像档为何者，避免重覆执行而浪费测试时间。
上述本发明主机板测试***的该第二实施例，由该主机板的该中央处理器根据内建于该***存储器的批次档而执行该硬盘模块内的测试程序，并依据测试程序内容在执行第一***映像档完成后，接着发送通知信号经由该平台路径控制器到该第一网络界面埠，该第一网络界面埠并该治具网络界面埠的固定位址将该通知信号发送至该治具网络界面埠，再经由该治具网络界面埠传送到该逻辑运算单元，该逻辑运算单元根据该通知而执行该存储器储存的批次档，并根据该治具网络界面埠借由动态主机设定协定配发至该第一网络界面埠的位址，进而透过该第一中继模块控制该电源供应器运作于该禁能状态而不输出运作电能，接着再藉该第二中器模块控制设定使该平台路径控制器选择该第二记忆，且不选择该第一存储器，接着再由该逻辑运算单元依照该批次档内容控制该第一中继模块经由该平台路径控制器控制该电源供应器切换运行在该致能状态而输出电能，使该中央处理器于再次开机时，透过该平台路径控制器执行储存于该第二存储器的该第二***映像档，因此无须透过人为的操作以控制中央处理器与第一、第二存储器的选择状态及电源供应器的开关，而符合节省人力的需求。
综上所述，本发明主要提供一种借由程序的触发以自动控制电源供应器的开/关，及设定平台路径控制器自动切换选择第一、第二存储器其中之一，相较于现有的透过人力操作的方式，本发明基于辅助单元本身储存与主机板的测试程序相关的批次档，当主机板的中央处理器依据测试程序执行第一***映像档完成时，接着就发送通知到该辅助单元，该辅助单元根据该通知而控制对应该主机板的电源供应器的开/关，及以开机设定控制该映像档设定的切换，而无须透过人力来操作、切换，故确实能达成本发明的目的。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种主机板测试方法，由一用以接收一电源供应器提供的运作电能而运作于一禁能状态及一致能状态二者其中之一的主机板测试***执行，该主机板测试***包含一主机板，及一辅助单元，该主机板包括一中央处理器、一电连接该中央处理器与该电源供应器的平台路径控制器、一电连接该平台路径控制器并储存一第一***映像档的第一存储器，及一电连接该平台路径控制器并储存一第二***映像档的第二存储器，该第一***映像档与该第二***映像档为基本输入输出***映像档(BIOS)，该辅助单元电连接该平台路径控制器，且该辅助单元包括一治具网络界面埠、一微控制器、一第一中继模块，及一第二中继模块，该治具网络界面埠用以接收一由该中央处理器发出的通知信号，该微控制器包括一电连接该治具网络界面埠以接收该中央处理器发送的该通知信号的逻辑运算单元，该第一中继模块与该第二中继模块电连接该逻辑运算单元与该平台路径控制器，其特征在于，该主机板测试方法包含：
(B3)当该平台路径控制器根据该辅助单元的设定而选择该第一存储器时，该中央处理器经由该平台路径控制器读取并执行该第一***映像档；
(B7)该辅助单元根据一由该中央处理器发出的通知信号而经由该平台路径控制器发送一关机信号至该电源供应器，使该电源供应器不提供运作电能至该主机板，使该主机板运作于该禁能状态；
(B8)该辅助单元设定该平台路径控制器切换成选择该第二存储器，其中，该逻辑运算单元控制该第二中继模块产生一开机设定至该平台路径控制器，以将该平台路径控制器对应的一映像档设定切换为选择该第二存储器；
(B9)该辅助单元根据该通知信号经由该平台路径控制器发送一开机信号至该电源供应器，该电源供应器提供运作电能至该主机板，使该主机板运作于该致能状态；及
(B10)该中央处理器经由该平台路径控制器读取并执行该第二***映像档。
2.根据权利要求1所述的主机板测试方法，该主机板测试***还包含一电连接该主机板的测试服务器，且该主机板还包括一电连接该测试服务器与该平台路径控制器的第一网络界面埠，及一电连接该中央处理器并储存一测试程序的硬盘模块，其特征在于，该主机板测试方法还包含一步骤(A)，该测试服务器发出一与该测试程序相关的触发信号到该第一网络界面埠，并经由该平台路径控制器传送至该中央处理器。
3.根据权利要求2所述的主机板测试方法，该辅助单元储存一批次档，其特征在于，该主机板测试方法还包含一步骤(B4)，及一步骤(B5)，该步骤(B4)为该中央处理器根据该测试程序发出该通知信号到该辅助单元，该步骤(B5)为该辅助单元根据该通知信号执行该批次档，该批次档相关于执行该步骤(B7)至该步骤(B9)。
4.根据权利要求3所述的主机板测试方法，该主机板更包括一电连接该平台路径控制器以接收由该中央处理器经由该平台路径控制器发出的该通知信号的第二网络界面埠，该辅助单元电连接该第二网络界面埠，其特征在于，在该步骤(B4)中，该中央处理器经由该平台路径控制器发出该通知信号至该第二网络界面埠，该批次档还关于执行一步骤(B6)，该辅助单元经由该第二网络界面埠接收该通知信号执行该批次档时，先等待一预设时间后，进到该步骤(B7)。
5.一种主机板测试***，用以接收一电源供应器提供的运作电能而运作于一禁能状态及一致能状态二者其中之一，其特征在于，该主机板测试***包含：
一主机板，包括一中央处理器、一电连接该中央处理器与该电源供应器的平台路径控制器、一电连接该平台路径控制器并储存一第一***映像档的第一存储器，及一电连接该平台路径控制器并储存一第二***映像档的第二存储器，该第一***映像档与该第二***映像档为基本输入输出***映像档(BIOS)；及
一辅助单元，电连接该平台路径控制器，且该辅助单元包括一治具网络界面埠、一微控制器、一第一中继模块，及一第二中继模块，该治具网络界面埠用以接收一由该中央处理器发出的通知信号，该微控制器包括一电连接该治具网络界面埠以接收该中央处理器发送的该通知信号的逻辑运算单元，该第一中继模块与该第二中继模块电连接该逻辑运算单元与该平台路径控制器，
当该辅助单元设定指示该平台路径控制器选择接该第一存储器时，该中央处理器经由该平台路径控制器读取并执行该第一***映像档，该辅助单元根据一由该中央处理器发出的通知信号而经由该平台路径控制器发送一关机信号至该电源供应器，该电源供应器不提供运作电能至该主机板，而使该主机板运作于该禁能状态，该辅助单元根据该通知信号控制设定该平台路径控制器切换选择该第二存储器，该辅助单元根据该通知信号经由该平台路径控制器发送一开机信号至该电源供应器，该电源供应器提供运作电能至该主机板，该主机板运作于该致能状态，该中央处理器经由该平台路径控制器读取并执行该第二***映像档。
6.根据权利要求5所述的主机板测试***，还包含一电连接该主机板的测试服务器，其特征在于，该主机板还包括一电连接该测试服务器与该平台路径控制器的第一网络界面埠，及一电连接该中央处理器并储存一测试程序的硬盘模块，该测试服务器发出一与该测试程序相关的触发信号到该第一网络界面埠，并经由该平台路径控制器传送至该中央处理器。
7.根据权利要求6所述的主机板测试***，其特征在于，该辅助单元储存一相关于该测试程序的批次档，该中央处理器经由该平台路径控制器读取并执行该第一***映像后，该中央处理器根据该测试程序发出该通知信号到该辅助单元，该辅助单元根据该通知信号执行该批次档，该批次档相关于该辅助单元根据该通知信号发送该关机信号到该平台路径控制器，该平台路径控制器借以控制该电源供应器不提供运作电能至该主机板，以使该主机板进行关机，并控制设定该平台路径控制器切换成电连接该第二存储器，再发送该开机信号到该平台路径控制器，使该平台路径控制器控制该电源供应器提供运作电能至该主机板，以使该主机板进行开机。
8.根据权利要求7所述的主机板测试***，其特征在于，该辅助单元发送该关机信号，使该电源供应器不提供运作电能至该主机板，并等待一预定时间。
9.根据权利要求8所述的主机板测试***，其特征在于，该测试服务器借由动态主机设定协定配发一位址至该第一网络界面埠，并根据该位址发送该触发信号至该第一网络界面埠，该第一网络界面埠接收该位址与该触发信号，该中央处理器经由该平台路径控制器接收该触发信号而读取并执行该测试程序。
10.根据权利要求9所述的主机板测试***，还包含一电连接该平台路径控制器以接收由该中央处理器经由该平台路径控制器发出的通知信号的第二网络界面埠，其特征在于，该辅助单元的治具网络界面埠电连接该第二网络界面埠并具有一位址，该微控制器储存该批次档，该第一中继模块电连接该微控制器及该平台路径控制器，该第二中继模块电连接该微控制器，该中央处理器经由该平台路径控制器将该通知信号传送至该第二网络界面埠，该第二网络界面埠根据该位址将该通知信号传送至该治具网络界面埠，该微控制器经由该治具网络界面埠接收该通知信号而执行该批次档，并借由该第一中继模块发送该关机信号与该开机信号二者其中之一至该平台路径控制器，借以控制该电源供应器，且借由该第二中继模块控制设定。
CN201910097670.2A 2019-01-31 2019-01-31 主板测试方法及主板测试*** Active CN111506462B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910097670.2A CN111506462B (zh) 2019-01-31 2019-01-31 主板测试方法及主板测试***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910097670.2A CN111506462B (zh) 2019-01-31 2019-01-31 主板测试方法及主板测试***

Publications (2)

Publication Number Publication Date
CN111506462A CN111506462A (zh) 2020-08-07
CN111506462B true CN111506462B (zh) 2023-07-18

Family

ID=71864601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910097670.2A Active CN111506462B (zh) 2019-01-31 2019-01-31 主板测试方法及主板测试***

Country Status (1)

Country Link
CN (1) CN111506462B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1330302A (zh) * 2000-06-23 2002-01-09 睿阳科技股份有限公司 可将暂停状态下的电脑数据自动储存至硬盘的不断电***
TW200407702A (en) * 2002-11-12 2004-05-16 Via Tech Inc Automatic motherboard testing system and method
TW200818014A (en) * 2006-10-11 2008-04-16 Kuo-Chan Peng Electronic device and memory control module applied to the same
TW201003638A (en) * 2008-07-04 2010-01-16 Hon Hai Prec Ind Co Ltd Hard disk switching system and switching method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1330302A (zh) * 2000-06-23 2002-01-09 睿阳科技股份有限公司 可将暂停状态下的电脑数据自动储存至硬盘的不断电***
TW200407702A (en) * 2002-11-12 2004-05-16 Via Tech Inc Automatic motherboard testing system and method
TW200818014A (en) * 2006-10-11 2008-04-16 Kuo-Chan Peng Electronic device and memory control module applied to the same
TW201003638A (en) * 2008-07-04 2010-01-16 Hon Hai Prec Ind Co Ltd Hard disk switching system and switching method thereof

Also Published As

Publication number Publication date
CN111506462A (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
KR101623756B1 (ko) 시스템 메모리 전원을 활용한 대기전력 차단 장치의 대기전력 차단 방법
JP4164073B2 (ja) 多機能電源ボタンを有するコンピューター及び関連方法
US9367446B2 (en) Computer system and data recovery method for a computer system having an embedded controller
EP2821882B1 (en) Computer device and method for converting working mode of universal serial bus connector of the computer device
US10656676B2 (en) Docking device, electrical device, and MAC address cloning method
CN107239372B (zh) 电子装置及其检测方法
US10678739B1 (en) Electronic system, host device and control method
US6526525B1 (en) PCI debugging device, method and system
CN102567178B (zh) 一种电子设备及其剩余电量通知方法以及启动方法
CN111506462B (zh) 主板测试方法及主板测试***
US6892263B1 (en) System and method for hot swapping daughtercards in high availability computer systems
CN113703914A (zh) 测试方法和测试***
TW201624192A (zh) 電腦系統、可適性休眠控制模組及其控制方法
US10437768B2 (en) Method and host node for configuring a remote node and a host node
TWI693515B (zh) 主機板測試方法及主機板測試系統
US20190163595A1 (en) System and method for providing network access in the event of a computer system failure
JP2019207551A (ja) 情報処理装置、制御方法、及びプログラム
US8417932B2 (en) Information processing apparatus and control method thereof
CN112882759A (zh) 一种控制方法、装置及电子设备
CN113946530A (zh) 扩展卡的控制方法及装置、非易失性存储介质
JP5378451B2 (ja) 起動時の信頼性とｐｏｓｔ時間の短縮を図る方法およびコンピュータ
CN111414067B (zh) 一种电脑开机方法
US9423850B2 (en) System and method of power control for embedded systems without advanced configuration and power interface (ACPI)
CN110286952B (zh) 电子设备的信息处理方法及电子设备
JP2012168712A (ja) 情報処理装置、その制御方法及びプログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant