CN111477162A - 像素电路及其驱动方法、显示装置 - Google Patents

Abstract

本发明提供一种像素电路及其驱动方法、显示装置，属于显示技术领域。本发明的像素电路，包括：电流输出子电路和时间控制子电路，电流输出子电路配置为产生驱动电流并向时间控制子电路输出驱动电流；时间控制子电路被配置为：根据时间控制信号控制发光子电路的发光时间；时间控制子电路包括：控制信号写入单元、电容读取单元、数据写入单元、斜波写入单元和选通单元；控制信号写入单元和数据写入单元分别与电容读取单元的两端连接；斜波写入单元与选通单元分别与电容读取单元的两端连接；电流输出子电路与选通单元连接。

Description

像素电路及其驱动方法、显示装置

技术领域

本发明属于显示技术领域，具体涉及一种像素电路及其驱动方法、显示装置。

背景技术

发光二极管(LightEmittingDiode；LED)是一种常用的电致发光器件，通过电子与空穴复合释放能量发光，在显示领域应用广泛。由于发光二极管的光学特性随着电流发生变化，因此，仅靠电流控制发光二极管的亮度会导致灰阶均一性较差，产生色偏等问题。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提供一种能够提高可控发光时间占空比的像素电路。

解决本发明技术问题所采用的技术方案是一种像素电路，包括：电流输出子电路和时间控制子电路，所述电流输出子电路配置为：产生驱动电流并向所述时间控制子电路输出所述驱动电流；所述时间控制子电路被配置为：根据时间控制信号控制发光子电路的发光时间；所述时间控制子电路包括：控制信号写入单元、电容读取单元、数据写入单元、斜波写入单元和选通单元；其中，所述控制信号写入单元和所述数据写入单元分别与所述电容读取单元的两端连接；所述斜波写入单元与选通单元分别与所述电容读取单元的两端连接；所述电流输出子电路与选通单元连接；

所述控制信号写入单元被配置为：响应于扫描端的控制，将时间控制信号传输至其所连接所述电容读取单元的一端；

所述数据写入单元被配置为：响应于扫描端的控制，将初始数据信号传输至其所连接的所述电容读取单元的一端；

所述斜波写入单元被配置为：响应于发光控制端的控制，将斜波信号传输至其所连接的所述电容读取单元的一端，以使所述电容读取单元的另一端的电压发生相应变化；

所述选通单元被配置为：响应于其所连接的所述电容读取单元的一端的电压，控制所述电流输出子电路与所述发光子电路的导通状态。

优选的，所述控制信号写入单元和所述选通单元与所述电容读取单元的第一端连接；

所述数据写入单元和所述斜波写入单元与所述的电容读取单元的第二端连接；

所述控制信号写入单元被配置为：响应于扫描端的控制，将时间控制信号传输至所述电容读取单元的第一端；

所述数据写入单元被配置为：响应于扫描端的控制，将初始数据信号传输所述电容读取单元的第二端，以使所述电容读取单元的两端之间产生固定压差。

优选的，所述选通单元包括：选通晶体管和至少一级反相模块；

第一级反相模块的输入端与所述电容读取单元的一端连接，最后一级反相模块的输出端与所述选通晶体管的栅极相连，所述选通晶体管的第一极与所述电流输出子电路的输出端相连，所述选通晶体管的第二极与所述发光子电路相连；

所述反相模块被配置为：响应于其所连接的所述电容读取单元的一端的电压，向所述选通晶体管提供选通信号或者关断信号

进一步优选的，所述控制信号写入单元和所述斜波写入单元与所述电容读取单元的第一端连接；

所述数据写入单元和所述选通单元与所述的电容读取单元的第二端连接；

所述控制信号写入单元被配置为：响应于扫描端的控制，将时间控制信号传输至所述电容读取单元的第一端。

进一步优选的，所述电容读取单元包括：第二电容和第三电容；所述第一级反相模块包括：第一驱动晶体管和第二驱动晶体管和发光控制单元；所述数据写入单元包括：第一补偿晶体管和第二补偿晶体管；

所述控制信号写入单元、所述斜波写入单元与第二电容和第三电容第一端连接于第一节点；

所述第一补偿晶体管的控制极与扫描端连接；所述第一补偿晶体管的第一极与所述第一驱动晶体管的第二极相连；所述第一补偿晶体管的第二极和所述第一驱动晶体管的控制极与所述第二电容的第二端连接于第二节点；

所述第二补偿晶体管控制极与扫描端连接；所述第二补偿晶体管的第一极与所述第二驱动晶体管的第一极相连；所述第二补偿晶体管的第二极和所述第二驱动晶体管的控制极与所述第三电容的第二端连接于第三节点；

所述第一驱动晶体管的第一极与第一电压端相连，第二极为所述第一级反相模块的输出端；所述第二驱动晶体管的第一极与第二电压端相连，第二极通过所述发光控制单元与所述第一级反相模块的输出端；所述第一驱动晶体管和所述第二驱动晶体管中的一者为N型晶体管，另一者为P型晶体管；

所述第一补偿晶体管被配置为：响应于所述扫描端的控制，将所述第一驱动晶体管的阈值电压和所述第一电压端的电压写入所述第二电容；

所述第二补偿晶体管被配置为：响应于所述扫描端的控制，将所述第二驱动晶体管的阈值电压和所述第二电压端的电压写入所述第三电容。

所述发光控制单元被配置为：响应于发光控制端的控制，将所述第二驱动晶体管的第二极与所述第一级反相模块的输出端导通。

进一步优选的，所述时间控制子电路元还包括：时间复位单元；

所述时间复位单元被配置为：响应于第二复位端的控制，为所述第一驱动晶体管的控制极和所述第二驱动晶体管的控制极提供复位信号。

进一步优选的，所述时间复位单元包括：第二复位晶体管和第三复位晶体管；

所述第二复位晶体管第一极与第一初始电压端相连，所述第二复位晶体管的第二极与第二节点相连；

所述第三复位晶体管的第一极与所述第二初始电压端相连，所述第三复位晶体管的第二极与第三节点相连；

所述第二复位晶体管的控制极和所述第三复位晶体管的控制极均与所述第二复位端相连。

解决本发明技术问题所采用的另一技术方案一种显示装置，包括上述人艺一种像素电路。

解决本发明技术问题所采用的另一技术方案一种应用于上述任意一种像素电路的驱动方法，所述驱动方法包括：

在扫描阶段，向所述扫描端提供有效电平信号，以使所述数据写入单元为所述电容读取单元的一端提供初始数据信号；同时使所述控制信号写入单元将所述时间控制信号传输至所述电容读取单元的另一端；

在发光阶段，向所述发光控制端提供有效电平信号，以使所述斜波写入单元将所述斜波信号传输至电容读取单元的一端，以使所述电容读取单元的另一端的电压发生相应变化。

优选的，所述像素电路为权利要求6所述的像素电路，所述驱动方法还包括：

在复位阶段，向所述第二复位端提供有效电平信号，以使所述时间复位单元为所述第一驱动晶体管和所述第二驱动晶体管提供复位信号。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1-5和图7为本发明实施例提供的像素电路的结构示意图；

图6为图2-5提供的像素电路的信号时序图；

图8为图7提供的像素电路的信号时序图。

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

除非另作定义，本发明实施例使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

目前，可以采用发光时间控制电路调整通过发光二极管的电流的时间，从而对发光二极管的亮度进行补偿，提高灰阶均一性。但是，由于薄膜晶体管存在阈值电压漂移、响应迟滞等问题，导致其难以准确控制发光时间，因此，发光时间控制电路往往需要较多的晶体管对发光控制进行补偿，发光时间控制电路所占据的空间较大，严重限制了显示装置的分辨率(Pixelsperinch；PPI)。

有鉴于此，本发明提供一种像素电路，图1为本发明实施例提供的像素电路的结构示意图之一，如图1所示，该像素电路包括：电流输出子电路和发光时间控制子电路。

实施例1：

如图1至8所示，本实施例提供一种像素电路，包括：电流输出子电路和时间控制子电路，电流输出子电路配置为：产生驱动电流并向时间控制子电路输出驱动电流；时间控制子电路被配置为：根据时间控制信号控制发光子电路的发光时间；其中，时间控制子电路包括：控制信号写入单元、电容读取单元、数据写入单元、斜波写入单元和选通单元；其中，控制信号写入单元和数据写入单元分别与电容读取单元的两端连接；斜波写入单元与选通单元分别与电容读取单元的两端连接；电流输出子电路与选通单元连接。

在本发明的实施例中，控制信号写入单元被配置为：响应于扫描端GateT的控制，将时间控制信号传输至其所连接电容读取单元的一端。如图1所示，控制信号写入单元可以包括控制信号写入晶体管T7，控制信号写入晶体管T7的控制极与扫描端GateT相连，控制信号写入晶体管T7的第一极与时间控制信号输出端DataT相连，控制信号写入晶体管T7的第二极与电容读取单元的一端相连。

数据写入单元被配置为：响应于扫描端GateT的控制，将初始数据信号传输至其所连接的电容读取单元的一端；如图1所示，与控制信号写入单元相对的，数据写入单元连接于电容读取单元的另一端。

斜波写入单元被配置为：响应于发光控制端EM的控制，将斜波信号传输至其所连接的电容读取单元的一端，以使电容读取单元的另一端的电压发生相应变化；选通单元被配置为：响应于其所连接的电容读取单元的一端的电压，控制电流输出子电路与发光子电路的导通状态。如图1所示，斜波写入单元与选通单元分别连接电容读取单元的两端。在此需要说明的是，本实施例中，控制信号写入单元和斜波信号写入单元可连接于电容读取单元的同一端或者不同端。

以一个发光周期为例，在扫描阶段(具体为时间扫描阶段)，向扫描端GateT提供有效电平信号，时间控制信号写入晶体管控制信号写入晶体管T7将时间控制信号输出端DataT与导通，从而将时间控制信号V2传输至电容读取单元的一端；同时，数据写入单元在扫描端GateT的控制下，将初始数据信号传输至其所连接的所述电容读取单元的一端，电容短读取单元的两端形成一定电压差。在发光阶段，向发光控制端EM提供有效电平信号，斜波写入单元将参考电压端的斜波电压信号传输至电容读取单元的一端，此时，电容读取单元两端的电压差保持不变，随着斜波电压信号的改变，基于电容的自举作用，电容读取单元的另一端(也即与选通单元连接的节点；选通单元的控制端)的电压也跟随斜波波电压信号升高或者下降，当该节点的电压下降至满足第一电压时，选通单元则将电流输出子电路与发光子电路导通；当该节点的电压继续下降至满足第二电压时，选通单元则将电流输出子电路与发光子电路导通。

其中，选通单元的控制端处电压由电容读取单元两端的电压差来确定，在初始数据信号一定的情况下，可通过调节斜波电压大小、变化情况，来控制选通单元的控制端处电压到从进入显示阶段开始至能够使得选通单元由“断开”状态切换至“闭合”状态的临界电压的所经历的时长，即选通单元在显示阶段中处于“断开”状态的时长。在一个周期(例如，一帧)内，在显示阶段的总时长一定的情况下，通过控制选通单元处于“断开”状态的时长，即可达到控制选通单元处于“闭合”状态的时长。由此，通过调节斜波电压大小、变化情况，可实现对一个周期内发光器件的发光时长进行控制。

在本发明实施例中，在发光阶段，可以通过斜波电压信号驱动选通单元输入端电压的升高或者下降，并根据在扫描阶段写入电容读取单元的时间控制信号，控制选通单元输入端电压变化时间的快慢，进而控制选通单元将电流输出子电路与发光子电路导通时间的长度，从而精准控制发光子电路的发光时间。由于流过发光器件的电流大小和发光器件在一个周期(例如，一帧)内的工作时长影响发光器件的在该周期内的有效发光亮度，因此通过电流控制电路1提供的驱动电流以及时间信号控制端DataT提供的时间控制电压，可以控制发光器件在该周期内的有效发光亮度，达到调节显示灰阶的目的。

优选的，本实施例中，电流输出子电路包括：第一复位晶体管T1、第一阈值补偿晶体管T2、电流写入晶体管T3、第三驱动晶体管T4、第二发光控制晶体管T5、第一发光控制晶体管T6和第一电容C1。电流写入晶体管T3的第一极与驱动电压端DataI相连，电流写入晶体管T3的控制极与第二扫描端GateI相连，电流写入晶体管T3的第二极、第三驱动晶体管T4的第一极和第二发光控制晶体管T5的第一极相连，第三阈值补偿晶体管T2的第一极与第三驱动晶体管T4的第二极、第一发光控制晶体管T6的第一极相连；第三阈值补偿晶体管T2的第二极与第三驱动晶体管T4的控制极、第一电容C1的一端和第一复位晶体管T1的第二极相连，第三阈值补偿晶体管T2的控制极与第二扫描端GateI相连，第二发光控制晶体管T5的第二极与第一电容C1的另一端和第三电压端VDD3相连，第一发光控制晶体管T6的第二极与选通单元的输入端相连，第二发光控制晶体管T5的控制极和第一发光控制晶体管T6的控制极均与发光控制端EM相连，第一复位晶体管T1的控制极与第一复位端Reset相连，第一复位晶体管T1的第一极与第三初始电压端INI3相连。

优选的，选通单元包括：选通晶体管和至少一级反相模块；第一级反相模块的输入端与电容读取单元的一端连接，最后一级反相模块的输出端与选通晶体管的控制极相连，选通晶体管的第一极与电流输出子电路的输出端相连，选通晶体管的第二极与发光子电路相连；反相模块被配置为：响应于其所连接的电容读取单元的一端的电压，向选通晶体管提供选通信号或者关断信号。

如图2-5和图7所示，本实施例提供的像素电路中，选通单元可包括一个反相模块和一个选通晶体管，或者多个反相模块和一个选通晶体管。当选通单元包括多个反相模块时，多个反相模块级联。在本实施例中，选通单元的控制端为第一第一级反相模块的输入端，与电容读取单元的一端连接；最后一级反相模块的输出端与选通晶体管的控制极相连。

具体的，本实施例中，一个反相模块可包括第一驱动晶体管T9和第二驱动晶体管T10。第一驱动晶体管T9的第一极与第一电压端VDD相连，第二驱动晶体管T10的第一极与第二电压端VSS相连，第一驱动晶体管T9的第二极与第二驱动晶体管T10的第二极相连，第一驱动晶体管T9的控制极与第二驱动晶体管T10的控制极相连，第一驱动晶体管T9和第二驱动晶体管T10中的一者为N型晶体管，另一者为P型晶体管。选通信号为第二电压端VSS的电压信号，关断信号为第一电压端VDD的电压信号。

其中，P型晶体管的有效电平信号为低电平电压信号；N型晶体管的有效电平信号为高电平电压信号。第一电压端VDD提供的电压为高电平电压信号，第二电压端VSS提供的电压为低电平电压信号。另外，不同级反相模块的第一电压端VDD可以连接为同一电压端，不同级反相模块的第二电压端VSS可以连接为同一电压端。

本实施例中，多个级联的反相模块中，第一级反相模块的输入端与选通单元的控制端相连，最后一级反相模块的输出端与选通晶体管T8的控制极相连，选通晶体管T8的第一极与电流输出子电路的输出端相连，选通晶体管T8的第二极与发光子电路相连。多个级联的反相模块被配置为：在发光阶段，当选通单元的控制端接收到第一电压端VDD1的电压时，向选通晶体管T8提供选通信号。当选通单元的控制端接收到第二电压端VSS1的电压时，向选通晶体管T8提供关断信号。

在发光阶段，由于选通单元的控制端的电压随斜波电压信号升高或下降，并在升高或下降的过程中使第一驱动晶体管T9和第二驱动晶体管T10交替开启，因此，会导致在第一级反相单元的输出端存在中间态电压。由于该中间态电压可能小于第一电压端VDD1输出的高电平电压信号，且大于第二电压端VSS1输出的低电平电压信号，若第一级反相单元的输出端直接与选通晶体管T8相连，该中间态电压将会导致经过选通晶体管T8的发光驱动电流的大小发生变化，进而影响发光子电路中发光器件的发光亮度。本实施例中，通过多级反相模块的设置，使第一级反相模块接收到上述的中间态电压，在经过多级反相模块反相后，最后一级反相模块将输出一预设的选通信号或关断信号，从而使选通晶体管T8充分打开或关断，避免经过选通晶体管T8的发光驱动电流的大小发生变化。

优选的，本实施例中，发光子电路可以包括发光器件。发光器件可以为发光二极管(Light Emitting Diode，LED)。发光器件的输入端通过选通单元与电流输出子电路的输出端相连。当选通单元控制电流输出子电路与发光子电路导通时，电流输出子电路输出的发光驱动电流传输至发光器件，致使发光器件发光；当选通单元控制电流输出子电路与发光子电路断开时，发光驱动电流无法传输至发光器件，致使发光器件熄灭。

实施例2：

如图2至6所示，本实施例提供一种像素电路，包括实施例1中提供的像素电路大体相同，包括：电流输出子电路和时间控制子电路，电流输出子电路配置为：产生驱动电流并向时间控制子电路输出驱动电流；时间控制子电路被配置为：根据时间控制信号控制发光子电路的发光时间；其中，时间控制子电路包括：控制信号写入单元、电容读取单元、数据写入单元、斜波写入单元和选通单元；其中，控制信号写入单元和数据写入单元分别与电容读取单元的两端连接；斜波写入单元与选通单元分别与电容读取单元的两端连接；电流输出子电路与选通单元连接。

特别的是，本实施例中，控制信号写入单元和选通单元与电容读取单元的第一端连接；数据写入单元和斜波写入单元与的电容读取单元的第二端连接；控制信号写入单元被配置为：响应于第一扫描端GateT的控制，将时间控制信号传输至电容读取单元的第一端；数据写入单元被配置为：响应于第一扫描端GateT的控制，将初始数据信号传输电容读取单元的第二端，以使电容读取单元的两端之间产生固定压差。

优选的，如图2至5所示，电容读取单元可包括一个第二电容C2，其的第一端与控制信号写入晶体管T7的第二极、和选通单元的控制端相连。

本实施例中，数据写入单元可包括一个数据写入晶体管T11，数据写入晶体管T11的控制极与第一扫描端GateT相连，数据写入晶体管T11的第一极与第一参考电压端Commom1相连，数据写入晶体管T11的第二极与第二电容C2的第二端相连。

优选的，斜波写入单元可包括一个发光控制晶体管T12，发光控制晶体管T12的控制极与发光控制端EM相连，发光控制晶体管T12的第一极与第二参考电压端Common2相连，发光控制晶体管T12的第二极与第二电容C2的第二端相连。

图6为本发明实施例提供的像素电路的信号时序图，下面结合图1至图6对本发明的驱动过程进行解释说明。

在第一复位阶段t1(电流复位阶段)，向第一复位端Reset提供有效电平信号。第一复位晶体管T1打开，将第一初始电压端INI1与第一电容C1的第二端导通。在此阶段，N节点被复位至相应的初始电压。

在电流补偿阶段t2，向第二扫描端GateI提供有效电平信号，控制电流写入晶体管T3导通，将驱动电压端DataI与第三驱动晶体管T4的第一极导通，第三阈值补偿晶体管T2将第三驱动晶体管T4的第二极与第一电容C1的第一端导通以将驱动电压端DataI输出的驱动电压信号VdataI1和第三驱动晶体管T4的阈值电压Vth3传输至第一电容C1的第一端。

在时间数据读取阶段t3,向第一扫描端GateT提供有效电平信号，控制控制信号写入晶体管T7和数据写入晶体管T11导通，将时间控制信号输出端DataT时间控制信号输出端DataT输出的时间控制信号V时间控制信号输出端DataT1和第一参考电压端Commom1输出的初始数据信号Vcomm1分别写入第二电容C2的两端(如图2所示，M点电位为V时间控制信号输出端DataT1，M’点电位为Vcomm1。)在此阶段，因为第二电容C2的电荷保持不变，第二电容C2的两端建立并保存了M和M’两点之间的压差ΔV。

在发光阶段t4，向发光控制端EM提供有效电平信号，发光控制晶体管T12，导通，将第二参考电压端common2与第二电容C2的第二端导通，斜波电压信号Vcom2传输至第二电容C2的第一端，在此阶段，第二电容C2的电荷保持不变，M点电位与M’点电位的压差保持不变。随着斜波电压信号的改变，M点电位改变，也即导通单元控制端的电位在改变，从而控制电流输出子电路与发光子电路导通或者关断。

理论上，当M点电位变化至Vth时，导通单元导通，电流输出子电路与发光子电路导通，发光器件点亮发光。为了维持每行不因写入数据的早晚而影响发光时间，所以斜波电压信号Vcom2设置为周期斜波斜波信号，周期为1H。这样，在每个周期中，发光器件都会经历由关到开的状态。开关的时间占比取决于写入的M点初始电位及Vcom2信号的变化方式。在如图4的时序情况下，斜波电压信号Vcom2为先降低后升高，M点初始电位越高，打开时间晚，关闭时间早，占空比较低；随M点初始电位降低，发光占空比增大。当斜波电压信号Vcom2为先升高后降低时，反之。

在此需要说明的是，本实施例中是以一级反相模块为例进行说明的，为了提高时间控制精度，可以设置多级反相模块，具体控制及时序可参考上述记载内容，本实施例中不再赘述。

实施例3：

如图7和8所示，本实施例提供一种像素电路，包括实施例1中提供的像素电路大体，具体包括：电流输出子电路和时间控制子电路，电流输出子电路配置为：产生驱动电流并向时间控制子电路输出驱动电流；时间控制子电路被配置为：根据时间控制信号控制发光子电路的发光时间；其中，时间控制子电路包括：控制信号写入单元、电容读取单元、数据写入单元、斜波写入单元和选通单元；其中，控制信号写入单元和数据写入单元分别与电容读取单元的两端连接；斜波写入单元和选通单元分别与电容读取单元的两端连接；电流输出子电路与选通单元连接。

本实施例提供的像素电路与实施例2提供的像素电路相似，特别的是，本实施例中，控制信号写入单元和斜波写入单元与电容读取单元的第一端连接；数据写入单元和选通单元与的电容读取单元的第二端连接；控制信号写入单元被配置为：响应于扫描端的控制，将时间控制信号传输至电容读取单元的第一端。

在扫描阶段(具体为时间扫描阶段)，向第一扫描端GateT提供有效电平信号，时间控制信号写入晶体管T7将时间控制信号输出端DataT导通，从而将时间控制信号V2传输至第二电容C2的第一端和第三电容C3的第一端；同时，数据写入单元在扫描端的控制下，将初始数据信号传输至第二电容C2的第二端和第三电容C3的第二端，第二电容C2的两端和第三电容C3的两端分别形成电压差。在发光阶段，向发光控制端EM提供有效电平信号，斜波写入单元将参考电压端的斜波电压信号传输至第二电容C2的第一端和第三电容C3的第一端，此时，电容读取单元两端的电压差保持不变，随着斜波电压信号的改变，电容的自举作用，第二电容C2的第一端和第三电容C3的第二端的电压也跟随斜波波电压信号升高或者下降，当该节点的电压下降至满足第一电压时，选通单元则将电流输出子电路与发光子电路导通；当该节点的电压继续下降至满足第二电压时，选通单元则将电流输出子电路与发光子电路导通。

优选的，本实施例中，电容读取单元包括：第二电容C2和第三电容C3；第一级反相模块包括：第一驱动晶体管T9和第二驱动晶体管T10和发光控制单元；数据写入单元包括：第一补偿晶体管T13和第二补偿晶体管T14。

如图7所示，控制信号写入单元、斜波写入单元与第二电容C2和第三电容C3第一端连接于第一节点M1；所述第一补偿晶体管T13的控制极与第一扫描端GateT连接；所述第一补偿晶体管T13的第一极与所述第一驱动晶体管T9的第二极相连；所述第一补偿晶体管T13的第二极和所述第一驱动晶体管T9的控制极与所述第二电容C2的第二端连接于T14；所述第二补偿晶体管T14控制极与第一扫描端GateT连接；所述第二补偿晶体管T14的第一极与所述第二驱动晶体管T10的第一极相连；所述第二补偿晶体管T14的第二极和所述第二驱动晶体管T10的控制极与所述第三电容C3的第二端连接于第三节点M3。

第一驱动晶体管T9的第一极与第一电压端相连，第二极为第一级反相模块的输出端；第二驱动晶体管T10的第一极与第二电压端相连，第二极通过发光控制单元与第一级反相模块的输出端；第一驱动晶体管T9和第二驱动晶体管T10中的一者为N型晶体管，另一者为P型晶体管。

第一补偿晶体管T13被配置为：响应于第一扫描端GateT的控制，将第一驱动晶体管T9的阈值电压和第一电压端的电压写入第二电容C2；第二补偿晶体管T14被配置为：响应于第一扫描端GateT的控制，将第二驱动晶体管T10的阈值电压和第二电压端的电压写入第三电容C3。发光控制单元被配置为：响应于发光控制端EM的控制，将第二驱动晶体管T10的第二极与第一级反相模块的输出端导通。

优选的，斜波写入单元可包括一个发光控制晶体管T12，发光控制晶体管T12的控制极与发光控制端EM相连，发光控制晶体管T12的第一极与第二参考电压端Common2相连，发光控制晶体管T12的第二极与第二电容C2和第三电容C3第一端相连(也即第一节点M1)。

在本发明的实施例中，可以通过数据写入单元对第一级反相模块的第一驱动晶体管T9和第二驱动晶体管TT10的阈值电压进行补偿，消除阈值电压漂移对第一驱动晶体管T9和第二驱动晶体管T10的影响，改善了第一驱动晶体管T9和第二驱动晶体管T10对选通单元导通(或关断)时间控制的准确性。

在发光阶段，由于第三节点M3的电压和第四节点M4的电压随斜波电压信号升高或下降，并在升高或下降的过程中使第一驱动晶体管T9和第二驱动晶体管T10交替开启，因此，会导致在第二节点M2处存在中间态电压。由于该中间态电压可能小于第一电压端VDD1输出的高电平电压信号，且大于第二电压端VSS1输出的低电平电压信号，若第二节点N2直接与选通晶体管T8相连，该中间态电压将会导致经过选通晶体管T8的发光驱动电流的大小发生变化，进而影响发光子电路中发光器件的发光亮度。

优选的，本实施例中，时间控制子电路元还包括：时间复位单元；时间复位单元被配置为：响应于第二复位端RSTT的控制，为第一驱动晶体管T9的控制极和第二驱动晶体管T10的控制极提供复位信号。

优选的，时间复位单元包括：第二复位晶体管T15和第三复位晶体管T16；第二复位晶体管T15第一极与第二初始电压端INI2相连，第二复位晶体管T15的第二极与第二节点相连；第三复位晶体管T16的第一极与第三初始电压端INI3相连，第三复位晶体管T16的第二极与第三节点相连；第二复位晶体管T15的控制极和第三复位晶体管T16的控制极均与第二复位端RSTT相连。

图8为本发明实施例提供的像素电路的信号时序图，下面结合图7和图8对本发明的驱动过程进行解释说明。

在第一复位阶段t1(电流复位阶段)，向第一复位端Reset提供有效电平信号，第一复位晶体管T1打开，将第一初始电压端INI1与第一电容C1的第二端导通。在此阶段，N节点被复位至相应的初始电压。

在电流补偿阶段t2，向第二扫描端GateI提供有效电平信号，控制电流写入晶体管T3导通，将驱动电压端DataI与第三驱动晶体管T4的第一极导通，第三阈值补偿晶体管T2将第三驱动晶体管T4的第二极与第一电容C1的第一端导通以将驱动电压端DataI输出的驱动电压信号VdataI1和第三驱动晶体管T4的阈值电压Vth3传输至第一电容C1的第一端。

在第二复位阶段t3(时间复位阶段)，向第二复位端RSTT提供有效电平信号，第二复位晶体管T15和第三复位晶体管T16打开，第二复位晶体管T15将第二初始电压端INI2与第二电容C2的第二端导通，第三复位晶体管T16将第三初始电压端INI3与第三电容C3的第一端导通。在此阶段，第二节点M2和第三节点M3均被复位至相应的初始电压。

在数据读取阶段t4,向第一扫描端GateT提供有效电平信号，控制信号写入晶体管T7导通，将时间控制信号输出端DataT输出的时间控制信号VdataT1分别写入第二电容C2和第三电容C3的第一端；同时，第一扫描端GateT控制第一补偿晶体管T13和第二补偿晶体管T14导通。

在此阶段，第二电容C2和第三电容C3第一端的电压均为VdataT1，M2节点的电压为V1+Vth1，M3节点的电压为V2+Vth2，其中V1为第一电压端VDD1输出的电压，V2为第二电压端VSS1输出的电压，Vth1为第一驱动晶体管T9的阈值电压，Vth2为第二驱动晶体管T10的阈值电压。

在t5阶段，为全屏数据读取、补偿阶段。

在发光阶段t6，向发光控制端EM提供有效电平信号。发光控制晶体管T12将参考电压端common与第二电容C2的第一端和第三电容C3的第一端导通，斜波电压信号Vcom传输至第二电容C2的第一端和第三电容C3的第一端，T23将第二驱动晶体管T10的第二极与节点M导通，从而将选通晶体管T8的第二极与发光器件导通，或者通过级联的多级反相模块将选通晶体管T8的第二极与发光器件导通。

在此阶段，第二电容C2电压和第三电容C3第一端的电压为VdataT1，N1节点的电压为V1+Vth1+ΔV1，N2节点的电压为V2+Vth2+ΔV1，其中，ΔV1为斜波电压信号Vcom与时间控制信号VdataT1的差值，即ΔV1＝Vcom-VdataT1。第一驱动晶体管T9的栅源电压Vgs1＝V1+Vth1+ΔV1-V1，第二驱动晶体管T10的栅源电压Vgs2＝V2+Vth2+ΔV1-V2，第三驱动晶体管T4的栅源电压Vgs3＝VdataI1+Vth3-V3，第三驱动晶体管T4输出的发光驱动电流I1＝k(Vgs3-Vth3)^2＝k(Vd ataI1+Vth3-V3-Vth3)^2。由于第一驱动晶体管T9为P型晶体管、第二驱动晶体管T10为N型晶体管，因此，当Vgs1-Vth1＜0时，Vgs2-Vth2＜0，第一驱动晶体管T9开启，第二驱动晶体管T10截止，此时，ΔV1＜0，对应于斜波电压信号Vcom当前的电压小于时间控制信号VdataT1的电压的时间段(即图4中的时间段t6)。第一电压端VDD1的输出的电压V1传输至第一级反相模块321，第一级反相模块321中的第二驱动晶体管T10开启，第二电压端VSS1输出的低电平信号传输至选通晶体管T8的控制极，并将该低电平信号作为选通晶体管T8的选通信号，使选通晶体管T8导通，将第一发光控制晶体管T6的第二极输出的发光驱动电流I1被传输至发光器件，发光器件LED根据发光驱动电流I1的大小以及选通单元的导通时间进行发光。当Vgs1-Vth1＞0时，Vgs2-Vth2＞0，第一驱动晶体管T9截止，第二驱动晶体管T10开启，此时，ΔV1＞0，对应于斜波电压信号Vcom当前的电压的大于时间控制信号VdataT1的时间段，第二电压端VSS1的输出的电压V2传输至下一级反相模块321，下一级反相模块中的第一反相晶体管T10开启，第一电压端输出的高电平信号传输至选通晶体管T8的控制极，并将该高电平信号作为选通晶体管T8的关断信号，使发光驱动电流I无法被传输至发光器件LED，发光器件LED熄灭。

也就是说，本实施例中，通过数据写入单元设置，对电容读取单元进行了阈值补偿，使选通单元的第一级反相模块的跳变(导通与关断转换)条件仅与ΔV有关，与Vth无关。第一级反相模块的输出与Vth无关，从而保证整体像素电路与Vth无关。

可以理解的是，本实施例中，是以选通单元包括一级反相模块为例进行说明。当选通单元包括多级反相模块时，可通过数据写入单元对第一级反相模块进行补偿，由于第一级反相模块的输出与Vth无关，而后几级反相模块受的输出Vth影响较小，从而保证整体像素电路与Vth无关。可以理解的是，本领域技术人员可根据对时间的控制精度需要选择选通单元的反相模块的级数，本实施例中对选通单元所包括反相模块级数不做具体限制。

实施例4：

本实施例提供一种显示装置，本发明实施例还提供一种显示装置，其中，包括本发明上述实施例中的像素电路。

该显示装置可以为：电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

该显示装置采用上述的像素电路，因此可以通过一个发光时间控制子电路控制多个发光器件的发光时间，大大降低发光了时间控制子电路所占据的空间，进而可以提高显示装置的像素密度。

实施例5：

本发明实施例还提供一种应用于上述实施例中的像素电路的驱动方法，其中，驱动方法包括：

在扫描阶段，向扫描端提供有效电平信号，以使数据写入单元为电容读取单元的一端提供初始数据信号；同时使控制信号写入单元将时间控制信号传输至电容读取单元的另一端；

在发光阶段，向发光控制端EM提供有效电平信号，以使斜波写入单元将斜波信号传输至电容读取单元的一端，以使电容读取单元的另一端的电压发生相应变化。

可选地，有效电平信号为低电平信号。以一个发光周期为例，在扫描阶段(具体为时间扫描阶段)，向扫描端GateT提供有效电平信号，时间控制信号写入晶体管控制信号写入晶体管T7将时间控制信号输出端DataT与导通，从而将时间控制信号V2传输至电容读取单元的一端；同时，数据写入单元在扫描端GateT的控制下，将初始数据信号传输至其所连接的所述电容读取单元的一端，电容短读取单元的两端形成一定电压差。在发光阶段，向发光控制端EM提供有效电平信号，斜波写入单元将参考电压端的斜波电压信号传输至电容读取单元的一端，此时，电容读取单元两端的电压差保持不变，随着斜波电压信号的改变，基于电容的自举作用，电容读取单元的另一端(也即与选通单元连接的节点；选通单元的控制端)的电压也跟随斜波波电压信号升高或者下降，当该节点的电压下降至满足第一电压时，选通单元则将电流输出子电路与发光子电路导通；当该节点的电压继续下降至满足第二电压时，选通单元则将电流输出子电路与发光子电路导通。

在本发明实施例中，在发光阶段，可以通过斜波电压信号驱动电容读取单元两端的电压升高或者下降，并根据在数据写入阶段写入电容读取单元的时间控制信号，控制第一驱动晶体管T9的开启时间和第二驱动晶体管T10的开启时间的长度，进而控制选通单元将电流输出子电路与发光子电路导通时间的长度。

优选的，像素电路包括复位单元，驱动方法还包括：在复位阶段，向第二复位端RSTT提供有效电平信号，以使时间复位单元为第一驱动晶体管T9和第二驱动晶体管T10提供复位信号。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种像素电路，包括：电流输出子电路和时间控制子电路，所述电流输出子电路配置为：产生驱动电流并向所述时间控制子电路输出所述驱动电流；所述时间控制子电路被配置为：根据时间控制信号控制发光子电路的发光时间；其特征在于，所述时间控制子电路包括：控制信号写入单元、电容读取单元、数据写入单元、斜波写入单元和选通单元；其中，所述控制信号写入单元和所述数据写入单元分别与所述电容读取单元的两端连接；所述斜波写入单元与选通单元分别与所述电容读取单元的两端连接；所述电流输出子电路与选通单元连接；

所述控制信号写入单元被配置为：响应于扫描端的控制，将时间控制信号传输至其所连接所述电容读取单元的一端；

所述数据写入单元被配置为：响应于扫描端的控制，将初始数据信号传输至其所连接的所述电容读取单元的一端；

所述斜波写入单元被配置为：响应于发光控制端的控制，将斜波信号传输至其所连接的所述电容读取单元的一端，以使所述电容读取单元的另一端的电压发生相应变化；

所述选通单元被配置为：响应于其所连接的所述电容读取单元的一端的电压，控制所述电流输出子电路与所述发光子电路的导通状态。

2.根据权利要求1所述的像素电路，其特征在于，所述控制信号写入单元和所述选通单元与所述电容读取单元的第一端连接；

所述数据写入单元和所述斜波写入单元与所述的电容读取单元的第二端连接；

所述控制信号写入单元被配置为：响应于扫描端的控制，将时间控制信号传输至所述电容读取单元的第一端；

所述数据写入单元被配置为：响应于扫描端的控制，将初始数据信号传输所述电容读取单元的第二端，以使所述电容读取单元的两端之间产生固定压差。

3.根据权利要求1所述的像素电路，其特征在于，所述选通单元包括：选通晶体管和至少一级反相模块；

第一级反相模块的输入端与所述电容读取单元的一端连接，最后一级反相模块的输出端与所述选通晶体管的栅极相连，所述选通晶体管的第一极与所述电流输出子电路的输出端相连，所述选通晶体管的第二极与所述发光子电路相连；

所述反相模块被配置为：响应于其所连接的所述电容读取单元的一端的电压，向所述选通晶体管提供选通信号或者关断信号。

4.根据权利要求3所述的像素电路，其特征在于，所述控制信号写入单元和所述斜波写入单元与所述电容读取单元的第一端连接；

所述数据写入单元和所述选通单元与所述的电容读取单元的第二端连接；

所述控制信号写入单元被配置为：响应于扫描端的控制，将时间控制信号传输至所述电容读取单元的第一端。

5.根据权利要求4所述的像素电路，其特征在于，所述电容读取单元包括：第二电容和第三电容；所述第一级反相模块包括：第一驱动晶体管和第二驱动晶体管和发光控制单元；所述数据写入单元包括：第一补偿晶体管和第二补偿晶体管；

所述控制信号写入单元、所述斜波写入单元与第二电容和第三电容第一端连接于第一节点；

所述第一补偿晶体管的控制极与扫描端连接；所述第一补偿晶体管的第一极与所述第一驱动晶体管的第二极相连；所述第一补偿晶体管的第二极和所述第一驱动晶体管的控制极与所述第二电容的第二端连接于第二节点；

所述第二补偿晶体管控制极与扫描端连接；所述第二补偿晶体管的第一极与所述第二驱动晶体管的第一极相连；所述第二补偿晶体管的第二极和所述第二驱动晶体管的控制极与所述第三电容的第二端连接于第三节点；

所述第一驱动晶体管的第一极与第一电压端相连，第二极为所述第一级反相模块的输出端；所述第二驱动晶体管的第一极与第二电压端相连，第二极通过所述发光控制单元与所述第一级反相模块的输出端；所述第一驱动晶体管和所述第二驱动晶体管中的一者为N型晶体管，另一者为P型晶体管；

所述第一补偿晶体管被配置为：响应于所述扫描端的控制，将所述第一驱动晶体管的阈值电压和所述第一电压端的电压写入所述第二电容；

所述第二补偿晶体管被配置为：响应于所述扫描端的控制，将所述第二驱动晶体管的阈值电压和所述第二电压端的电压写入所述第三电容。

所述发光控制单元被配置为：响应于发光控制端的控制，将所述第二驱动晶体管的第二极与所述第一级反相模块的输出端导通。

6.根据权利要求5所述的像素电路，其特征在于，所述时间控制子电路元还包括：时间复位单元；

所述时间复位单元被配置为：响应于第二复位端的控制，为所述第一驱动晶体管的控制极和所述第二驱动晶体管的控制极提供复位信号。

7.根据权利要求6所述的像素电路，其特征在于，所述时间复位单元包括：第二复位晶体管和第三复位晶体管；

所述第二复位晶体管第一极与第一初始电压端相连，所述第二复位晶体管的第二极与第二节点相连；

所述第三复位晶体管的第一极与所述第二初始电压端相连，所述第三复位晶体管的第二极与第三节点相连；

所述第二复位晶体管的控制极和所述第三复位晶体管的控制极均与所述第二复位端相连。

8.一种显示装置，其特征在于，包括权利要求1至7中任一项所述的像素电路。

9.一种应用于权利要求1至7中任一项所述的像素电路的驱动方法，其特征在于，所述驱动方法包括：

在扫描阶段，向所述扫描端提供有效电平信号，以使所述数据写入单元为所述电容读取单元的一端提供初始数据信号；同时使所述控制信号写入单元将所述时间控制信号传输至所述电容读取单元的另一端；

在发光阶段，向所述发光控制端提供有效电平信号，以使所述斜波写入单元将所述斜波信号传输至电容读取单元的一端，以使所述电容读取单元的另一端的电压发生相应变化。

10.根据权利要求9所述的像素电路的驱动方法，其特征在于，所述像素电路为权利要求6所述的像素电路，所述驱动方法还包括：

在复位阶段，向所述第二复位端提供有效电平信号，以使所述时间复位单元为所述第一驱动晶体管和所述第二驱动晶体管提供复位信号。

Images