CN111466022B - 由片上电感器/变压器重叠的电容器阵列 - Google Patents

由片上电感器/变压器重叠的电容器阵列 Download PDF

Info

Publication number
CN111466022B
CN111466022B CN201880080096.3A CN201880080096A CN111466022B CN 111466022 B CN111466022 B CN 111466022B CN 201880080096 A CN201880080096 A CN 201880080096A CN 111466022 B CN111466022 B CN 111466022B
Authority
CN
China
Prior art keywords
capacitor
capacitors
metal
interconnect layer
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880080096.3A
Other languages
English (en)
Other versions
CN111466022A (zh
Inventor
成海涛
金章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN111466022A publication Critical patent/CN111466022A/zh
Application granted granted Critical
Publication of CN111466022B publication Critical patent/CN111466022B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/013—Thick-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/705—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thick-film circuits or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

集成电路(IC)包括至少一个第一线后端(BEOL)互连层中的电容器阵列。电容器阵列包括与并行电容器布线迹线耦合的成对电容器成对总成以及耦合在每对并行电容器布线迹线之间的电容器。IC还包括在至少一个第二BEOL互连层中具有至少一匝的电感器迹线。电感器迹线限定与电容器阵列的至少一部分重叠的周界。

Description

由片上电感器/变压器重叠的电容器阵列
相关申请的交叉引用
本申请要求于2018年6月11日提交的题为“CAPACITOR ARRAY OVERLAPPED BY ON-CHIP INDUCTOR/TRANSFORMER”的美国临时专利申请号16/004,920的权益，其要求于2017年12月15日提交的题为“CAPACITOR ARRAY OVERLAPPED BY ON-CHIP INDUCTOR/TRANSFORMER”美国临时专利申请号62/599,341的权益，这两个申请的公开内容通过引入整体明确地并入本文。
技术领域
本公开的各方面涉及半导体器件，并且更具体地涉及与电容器阵列重叠的片上电感器/变压器。
背景技术
由于成本和功耗的考虑，移动射频(RF)芯片(例如，移动RF收发器)已迁移到深亚微米工艺节点。用于支持通信增强(例如，第五代(5G)通信***)的附加电路功能使得移动RF收发器的设计更加复杂。移动RF收发器的其他设计挑战包括使用直接影响模拟/RF性能考量(包括失配、噪声和其他性能考量)的无源器件。
无源器件可能涉及高性能电容器组件。例如，模拟集成电路使用各种类型的无源器件，例如集成电容器。这些集成电容器可以包括金属氧化物半导体(MOS)电容器、pn结电容器、金属绝缘体金属(MIM)电容器、多对多电容器、金属氧化物金属(MOM)电容器以及其他类似电容器结构。MOM电容器也被称为垂直平行极板(VPP)电容器、自然垂直电容器(NVCAP)、横向磁通电容器、梳状电容器以及叉指电容器。相对于其他电容器结构，MOM电容器在没有附加的掩模或工艺步骤的情况下，展现出有益的特性，包括高电容密度、低寄生电容、出色的RF特性和良好的匹配特性。
MOM电容器由于其有益特性而成为使用最广泛的电容器之一。MOM电容器结构通过使用由叉指集生成的边缘电容来实现电容。即，MOM电容器利用由金属化层和布线迹线形成的极板之间的横向电容耦合。
移动RF收发器的设计可以包括将MOM/MIM/MOS电容器与电感器和/或变压器集成。不幸的是，将MOM/MIM/MOS电容器与电感器和/或变压器集成可能会降低电感器和/或变压器的性能。
发明内容
集成电路(IC)包括至少一个第一线后端(BEOL)互连层中的电容器阵列。电容器阵列包括与并行电容器布线迹线耦合的成对电容器总成(manifold)以及耦合在每对并行电容器布线迹线之间的电容器。IC还包括在至少一个第二BEOL互连层中具有至少一匝的电感器迹线。电感器迹线限定了与电容器阵列的至少一部分重叠的周界。
描述了用于制造射频集成电路(RFIC)的方法。方法包括在至少一个第一线后端(BEOL)互连层中制造电容器阵列。方法还包括沉积并行电容器布线迹线。电容器阵列的电容器耦合在每对并行电容器布线迹线之间。方法还包括在电容器阵列的同一侧上制造成对电容器总成。成对电容器总成中的每一个均耦合到并行电容器布线迹线。方法还包括在至少一个第二BEOL互连层中制造具有至少一匝的电感器迹线。电感器迹线限定了与电容器阵列的至少一部分重叠的周界。
射频集成电路(RFIC)包括在至少一个第一线后端(BEOL)互连层中的电容器阵列。电容器阵列在电容器阵列的同一侧上具有成对电容器总成。电容器布线成对总成中的每一个均耦合到用于对电容器指进行布线的装置。电容器耦合在用于对电容器指进行布线的装置之间。RFIC还包括在至少一个第二BEOL互连层中具有至少一匝的电感器迹线。电感器迹线限定了与电容器阵列的至少一部分重叠的周界。
这已相当广泛地概述了本公开的特征和技术优点，以使得可以更好地理解以下的详细描述。下面将描述本公开的附加特征和优点。本领域技术人员应当理解，本公开可以容易地用作修改或设计用于实现本公开的相同目的的其他结构的基础。本领域技术人员还应认识到，这样的等同构造不脱离如所附权利要求中阐述的本公开的教导。当结合附图考虑时，就其组织和操作方法而言，将从以下描述中更好地理解被认为是本公开的特性的新颖特征，以及进一步的目的和优点。然而，应当明确地理解，提供每个附图仅出于例示和描述的目的，并且不旨在作为对本公开的限制的限定。
附图说明
为了更完整地理解本公开，现在参考结合附图进行的以下描述。
图1是采用无源器件的射频(RF)前端(RFFE)模块的示意图。
图2是采用无源器件用于芯片组的射频(RF)前端(RFFE)模块的示意图。
图3是图示了包括互连堆叠的集成电路(IC)器件的截面，互连堆叠包含常规的金属氧化物金属(MOM)电容器结构。
图4是图示了根据本公开的各方面的与电容器阵列重叠的片上电感器/变压器的俯视图的示意图。
图5A-图5D是根据本公开的各方面的进一步图示了图4的片上电感器/变压器/电容器阵列的示意图。
图6A-图6C是根据本公开的各方面的进一步图示了图4的片上电感器/变压器/电容器阵列的示意图。
图7是图示了根据本公开的一个方面的用于制造具有集成在电感器区域内的电容器阵列的射频集成电路(RFIC)的方法的流程图。
图8是示出了其中可以有利地采用本公开的配置的示例性无线通信***的框图。
图9是图示了根据一个配置的用于半导体组件的电路、布局和逻辑设计的设计工作站的框图。
具体实施方式
结合附图，以下阐述的具体实施方式旨在作为各种配置的描述，而并非旨在表示可以实践本文描述的概念的唯一配置。具体实施方式包括特定细节，以提供对各种概念的透彻理解。然而，对于本领域技术人员而言显而易见的是，可以在没有这些具体细节的情况下实践这些概念。在某些情况下，以框图形式示出了公知的结构和组件，以避免使这些概念模糊。
如本文所述，术语“和/或”的使用旨在表示“包括性或”，且术语“或”的使用旨在表示“排他性或”。如本文所述，在整个说明书中使用的术语“示例性”是指“用作示例、实例或图示”，并且不必一定被解释为比其他示例性配置优选或有利。如本文所述，在整个说明书中使用的术语“耦合”是指“无论是直接还是借助中间连接(例如，开关)间接地电连接、机械连接或其他方式连接”，并且不必限于物理连接。附加地，连接可以使得对象被永久地连接或可释放地连接。可以借助开关进行连接。如本文所述，在整个说明书中使用的术语“接近”是指“邻近、非常靠近、紧邻或附近”。如本文所述，在整个说明书中使用的术语“在...上”在一些配置中是指“直接在...上”，而在其他配置中是“间接在…上”。
由于成本和功耗的考虑，移动射频(RF)芯片(例如，移动RF收发器)已迁移到深亚微米工艺节点。用于支持通信增强(例如，第五代(5G)通信***)的附加电路功能使得移动RF收发器的设计更加复杂。移动RF收发器的其他设计挑战包括使用直接影响模拟/RF性能考量(包括失配、噪声和其他性能考量)的无源器件。
移动RF收发器中的无源器件可以包括高性能电容器组件。例如，模拟集成电路使用各种类型的无源器件(例如，集成电容器)。这些集成电容器可以包括金属氧化物半导体(MOS)电容器、pn结电容器、金属绝缘体金属(MIM)电容器、多对多电容器、金属氧化物金属(MOM)电容器以及其他类似电容器结构。电容器通常是在集成电路中用于存储电荷的无源元件。例如，平行极板电容器通常使用利用板之间的绝缘材料导电的板或结构制成。给定电容器的存储量或电容取决于用于制造极板和绝缘体的材料、极板的面积以及极板之间的间距。绝缘材料通常是电介质材料。
这些平行极板电容器在半导体芯片上消耗大面积，是因为许多设计将电容器放置在芯片的衬底之上。不幸的是，这种方法减小了有源器件的可用面积。另一方法是创建垂直结构，垂直结构可以被称为垂直平行极板(VPP)电容器。可以通过将互连层堆叠在芯片上来创建VPP电容器结构。
然而，VPP电容器结构具有较低的电容存储或较低的“密度”，是因为这些结构不会存储大量电荷。特别是，用于制造VPP电容器的互连件和通孔层互连迹线的尺寸可能非常小。VPP结构中互连件和通孔层导电迹线之间的间距受到设计规则的限制，这通常会导致很大的面积来实现这样的结构所需的某些期望电容。尽管被描述为“垂直的”，但是这些结构可以在基本上垂直于衬底表面的任何方向上，或者在基本与衬底不平行的其他角度处。
MOM电容器以及MOS电容器是VPP电容器的示例。MOM电容器由于其有益的特性而成为使用最广泛的电容器之一。特别地，MOM电容器通常用于在相对于其他电容器结构，不会产生额外处理步骤的成本的情况下，在半导体工艺中提供高质量电容器。MOM电容器结构通过使用由叉指集合产生的边缘电容(fringing capacitance)来实现电容。即，MOM电容器利用由金属化层和布线迹线形成的极板之间的横向电容耦合。
移动RF收发器的设计可以包括将MOM/MOS/MIM电容器与电感器和/或变压器集成。不幸的是，将MOM/MOS/MIM电容器与电感器和/或变压器集成可能会降低电感器和/或变压器的性能。因此，用于实现多匝电感器的常规布置继续消耗RF集成电路(RFIC)模拟器件中的未使用面积。
本公开的各方面提供了集成在通常未使用的电感器面积内的电容器阵列。用于制造电容器阵列和电感器的工艺流程可以包括线前端(FEOL)工艺、线中间(MOL)工艺和线后端(BEOL)工艺。将理解，术语“层”包括膜，并且除非另有说明，否则不应解释为指示垂直或水平厚度。如所描述的，术语“衬底”可以指代切割晶片的衬底或者可以指待未切割晶片的衬底。类似地，术语芯片和管芯可以互换使用。
如所描述的，线后端互连层可以指代用于电耦合至集成电路的线前端有源器件的导电互连层(例如，第一互连层(M1)或第一金属M1、第二金属(M2)、第三金属(M3)、第四金属(M4)等)。各种线后端互连层形成在对应的线后端互连层上，其中较低的线后端互连层相对于较高的线后端互连层使用较薄的金属层。线后端互连层可以电耦合到线中间互连层，例如，以将M1连接到集成电路的氧化物扩散(OD)层。线中间互连层可以包括用于将M1连接到集成电路的有源器件层的第零互连层(M0)。线后端第一通孔(V2)可以将M2连接到M3或其他线后端互连层。
实际上，电感器/变压器通常用于射频集成电路(RFIC)中。这些电感器/变压器通常形成在较高的线后端(BEOL)互连层处，因为相对于较低的BEOL互连层而言，较高的BEOL互连层提供了较厚的金属层来以实现期望的电感。但是，由于较高的BEOL互连层提供的厚金属层，这些电感器/变压器占据了大量的半导体面积。不幸的是，在这些电感器/电容器下方添加电路/电容器通常会降低电感器质量(Q)因子。
本公开的各方面描述了用于在保持电感器Q因子的同时复用电感器/变压器下方的面积的电容器阵列。例如，可以在较高的BEOL互连层(例如，M5)处制造电感器。常规上，处于较低BEOL互连层(例如，M1-M4)的面积未被使用，因为占据该面积通常会降低电感器的Q因子。
根据本公开的各方面，可以在不会降低电感器的Q因子的情况下，在较低的BEOL互连层中形成电容器阵列。以这种方式，由电感器的迹线限定的周界可以重叠并且可能包围电容器阵列。附加地，电容器阵列的成对总成(例如，电容器布线端子)可以彼此靠近，并且在电容器阵列和由电感器迹线限定的周界之外。
图1是采用无源器件的射频(RF)前端(RFFE)模块100的示意图，无源器件包括集成在电感器118的电感器面积内的电容器116(例如，电容器阵列)。RF前端模块100包括功率放大器102、双工器/滤波器104和射频(RF)开关模块106。功率放大器102将(多个)信号放大到某个功率电平以进行传输。双工器/滤波器104根据包括频率、***损耗、抑制或其他类似参数的各种不同参数来对输入/输出信号进行滤波。附加地，RF开关模块106可以选择输入信号的某些部分来传递到RF前端模块100的其余部分。
射频(RF)前端模块100还包括调谐器电路112(例如，第一调谐器电路112A和第二调谐器电路112B)、双工器200、电容器116、电感器118、接地端子115和天线114。调谐器电路112(例如，第一调谐器电路112A和第二调谐器电路112B)包括诸如调谐器、便携式数据输入终端(PDET)和内务管理模数转换器(HKADC)的组件。调谐器电路112可以对天线114执行阻抗调谐(例如，电压驻波比(VSWR)优化)。RF前端模块100还包括耦合至无线收发器(WTR)120的无源组合器108。无源组合器108将所检测的来自第一调谐器电路112A和第二调谐器电路112B的功率进行组合。无线收发器120对来自无源组合器108的信息进行处理，并将信息提供给调制解调器130(例如，移动站调制解调器(MSM))。调制解调器130将数字信号提供给应用处理器(AP)140。
如图1所示，双工器200位于调谐器电路112的调谐器组件与电容器116、电感器118和天线114之间。双工器200可置于天线114和调谐器电路112之间，以从RF前端模块100向包括无线收发器120、调制解调器130和应用处理器140的芯片组提供高***性能。双工器200还对高频段和低频段执行频域复用。在双工器200对输入信号执行其频率复用功能之后，双工器200的输出被馈送到包括电容器116和电感器118的可选LC(电感器/电容器)网络。根据需要，LC网络可以针对天线114，提供额外的阻抗匹配组件。然后，具有特定频率的信号被天线114发射或接收。尽管示出了单个电容器和电感器，但是也可以考虑多个组件。
图2是针对芯片组160，包括第一双工器200-1的无线局域网(WLAN)(例如，WiFi)模块170和包括第二双工器200-2的RF前端(RFFE)模块150的示意图，芯片组160包括被集成在电感器面积内的电容器阵列。WiFi模块170包括将天线192可通信地耦合到无线局域网模块(例如，WLAN模块172)的第一双工器200-1。RF前端模块150包括第二双工器200-2，第二双工器200-2借助双工器180将天线194可通信地耦合到无线收发器(WTR)120。无线收发器120和WiFi模块170的WLAN模块172耦合到调制解调器(MSM，例如，基带调制解调器)130，调制解调器130借助功率管理集成电路(PMIC)156由电源152供电。芯片组160还包括电容器162和164以及(多个)电感器166来提供信号完整性。
PMIC 156、调制解调器130、无线收发器120和WLAN模块172各自包括电容器(例如，158、132、122和174)，并根据时钟154进行操作。附加地，电感器166将调制解调器130耦合到PMIC156。芯片组160中的各种电容器和电感器的几何形状和布置可能消耗大量的芯片面积。芯片组160的设计可能包括将MOM/MIM/MOS电容器与电感器和/或变压器集成。不幸的是，将MOM/MIM/MOS电容器与电感器和/或变压器集成可能会降低电感器和/或变压器的性能。因此，用于实现多匝电感器的常规布置继续消耗RF集成电路(RFIC)模拟器件中的未使用面积。
电容器广泛用于模拟集成电路。图3是图示了包括互连堆叠310的模拟集成电路(IC)器件300的截面的框图。IC器件300的互连堆叠310包括位于半导体衬底(例如，切割的硅晶片)302上的多个导电互连层(M1、…、M9、M10)。半导体衬底302支撑金属氧化物金属(MOM)电容器330和/或金属氧化物半导体(MOS)。在该示例中，MOM电容器330被形成在M5和M6互连层下方的M3和M4互连层中。MOM电容器330使用互连堆叠310的导电互连层(M3和M4)由不同极性的横向导电指形成。在导电指之间提供电介质(未示出)。
在该示例中，MOM电容器330形成在互连堆叠310的下部导电互连层(例如，M1-M4)内。互连堆叠310的下部导电互连层具有较小的互连宽度和空间。例如，导电互连层M3和M4的尺寸是导电互连层M5和M6的尺寸的一半。类似地，导电互连层M1和M2的尺寸是导电互连层M3和M4的尺寸的一半。下部导电互连层的较小的互连宽度和空间使得能够形成具有增加的电容密度的MOM电容器。
如图3所示，MOM电容器330利用由导电互连件(例如，布线和通孔)的标准金属化形成的指(例如，350、370)之间的横向(层内)电容性耦合340。在本公开的各方面中，如图4所示，MOM/MIM/MOS电容器阵列中的一个或多个可以被集成在电感器面积内。
图4是图示了根据本公开的各方面的与电容器阵列重叠的片上电感器/变压器的俯视图的示意图。代表性地，射频集成电路(RFIC)400包括片上电感器/变压器，片上电感器/变压器被示出为在较高的线后端(BEOL)互连层(例如，M5-M8)中形成的单匝电感器迹线(例如，电感器迹线450)。较高的BEOL互连层可以从第五BEOL互连层(M5)开始。在该示例中，在较低的BEOL互连层(例如，M1-M4)中制造电容器阵列410。尽管参考特定的BEOL互连层描述了较高的BEOL互连层和较低的BEOL互连层，但是应当理解，根据本公开的各方面，可以设想其他范围。
在本发明的该方面中，电容器阵列410包括在由电感器迹线450的周界限定的电感器面积内制造的电容器420。电容器阵列410的电容器420耦合在正(例如，442、444、446)和负(例如，432、434、436)并行电容器布线迹线之间。例如，每对并行电容器布线迹线包括耦合在其之间的电容器420。应当认识到，所示的正(例如，442、444、446)和负(例如，432、434、436)并行电容器布线迹线的数量仅是示例性的，可以根据本公开的各方面构想更多或更少的并行电容器布线迹线。
在本发明的该方面，正电容器总成440耦合到正并行电容器布线迹线(例如，442、444、446)。附加地，负电容器总成430耦合到负并行电容器布线迹线(例如，432、434、436)。在该示例中，正电容器总成440被放置为靠近负电容器总成430，并且两个总成均在电感器迹线450的周界之外。在负电容器总成430和正电容器总成440放置在电容器阵列410的相对侧上时，电容器总成(例如，430、440)的这种布置通过避免在电容器阵列410内形成环路电流而防止电容器阵列410对电感器迹线450的Q因子产生负面影响。在相同的配置中，电容器总成(例如，430、440)也可以在电感器迹线450的周界内。尽管在图4中电感器迹线450被示出为具有一匝，但是应认识到，本公开的各方面考虑了多匝电感器。
尽管被示出为相对于电感器迹线450垂直和/或平行，但是正并行电容器布线迹线和负并行电容器布线迹线(例如，442、444、446、432、434、436)可以相对于电感器迹线450以任何角度放置。如图4所示，相对于电感器迹线450，正并行电容器布线迹线和负并行电容器布线迹线(例如，442、444、446、432、434、436)在某个位置处平行，而在某些其他位置处垂直。附加地，尽管正并行电容器布线迹线和负并行电容器布线迹线(例如，442、444、446、432、434、436)被示出为垂直于正电容器总成和负电容器总成(例如，430和440)，但应认识到，布线轨迹和总成之间的角度可以包括九十度(90°)以外的角度。
图5A-图5D是根据本公开的各方面的进一步图示了与图4的电容器阵列重叠的片上电感器/变压器的示意图。
图5A是根据本公开的各方面的图4的片上电感器/变压器/电容器阵列的俯视图，其中未示出电感器迹线来进一步图示MOM/MIM/MOS电容器。在该配置中，电容器阵列510包括耦合在正并行电容器布线迹线(例如，552、554、556)和负并行电容器布线迹线(例如，532、534、536)之间的电容器520。例如，每对并行电容器布线迹线包括耦合在其之间的电容器520。应当认识到，所示的正并行电容器布线迹线(例如，552、554、556)和负并行电容器布线迹线(例如，532、534、536)的数量仅是示例性的，可以根据本公开的各方面设想更多或更少的并行电容器布线迹线。
在该示例中，正电容器总成550耦合至正并行电容器布线迹线(例如，552、554、556)。负电容器总成530也耦合到负并行电容器布线迹线(例如，532、534、536)。在该示例中，正电容器总成550和负电容器总成530可以如图4所示布置(例如，彼此靠近并且在电容器阵列510的周界之外)。在图5A所示的配置中，电容器指540/560分别耦合到正并行电容器布线迹线(例如，552、554、556)和负并行电容器布线迹线(例如，532、534、536)。在电容器阵列510中形成的各种电容器在图5B-图5D中以沿线A-A’的截面图示出。
图5B是根据本公开的各方面的沿电容器阵列510的线A-A’的截面图，电容器阵列510图示了第一电容器类型。在该示例中，电容器阵列510包括金属氧化物金属(MOM)电容器570。MOM电容器570由多层电容器指540/560形成。例如，正电容器指560(560-1，…，560-N)在衬底502(例如，半导体衬底)之上耦合在一起。附加地，负电容器指540(540-1，…，540-N)在衬底502之上耦合在一起。电介质层(未示出)可以沉积在电容器指540/560之间，以例如在第一互连层M1和第四互连层M4内形成MOM电容器570。
图5C是根据本公开的各方面的沿图5A的电容器阵列510的线A-A’的截面图，电容器阵列510图示了第二电容器类型。在该示例中，电容器阵列510包括在金属氧化物半导体(MOS)电容器580上堆叠的MOM电容器570，以在MOS电容器590上形成MOM。MOS电容器570由源极(S)/漏极(D)触点以及栅极(G)触点形成。在该示例中，正电容器指560和负电容器指540与S/D触点和栅极(G)触点互连，以完成MOS电容器590上的MOM。
图5D是根据本公开的各方面的沿图5A的电容器阵列510的线A-A’的截面图，电容器阵列510示出了第三电容器类型。在该示例中，电容器阵列510包括MOS电容器580。MOS电容器580被形成为包括源极(S)/漏极(D)触点以及栅极(G)触点。在该示例中，正电容器指560和负电容器指540与S/D触点和G触点互连，以完成MOS电容器580的形成。
图6A-图6C是进一步图示了根据本公开的各方面的图4的片上电感器/变压器/电容器阵列的示意图。
图6A是根据本公开的各方面的与图5A的电容器阵列重叠的片上电感器/变压器的俯视图，其中未示出电感器迹线来进一步图示MOM/MIM/MOS电容器。在该配置中，电容器指540/560分别耦合到正并行电容器布线迹线(例如，552、554、556)和负并行电容器布线迹线(例如，532、534、536)。以沿电容器阵列610的线A-A’的截面图，在图6B和图6C中图示了可以在电容器阵列610中形成的各种电容器。
图6B是根据本公开的各方面的沿图6A的电容器阵列610的线A-A’的截面图，电容器阵列610图示了第四电容器类型。在该示例中，电容器阵列610包括金属绝缘体金属(MIM)电容器622。MIM电容器622由多层电容器指540/560的形成，多层电容器指540/560可以是MIM电容器622的第一电容器极板和第二电容器极板。例如，正电容器指560(560-1，…，560-N)和负电容器指540(540-1，…，540-N)可以堆叠在衬底502(例如，半导体衬底)之上来形成MIM电容器622。附加地，电介质层(未示出)可以沉积在电容器指540/560之间，以完成MIM电容器622的形成。
图6C是根据本发明的各方面的沿图6A的电容器阵列610的线A-A’的截面图，电容器阵列610图示了第五电容器类型。在该示例中，电容器阵列610包括在MOS电容器680上堆叠的MIM电容器622，以形成MOS电容器624上的MIM。在该配置中，MOS电容器570被形成为包括漏极(D)触点和栅极(G)触点。在该示例中，正电容器指560和负电容器指540与D触点和G触点互连，以完成MOS电容器624上的MIM。
在本公开的该方面，电感器迹线450(图4)限定了至少与电容器阵列(例如，410/510/610)重叠的电感器面积的周界，以维持电容器迹线450的Q因子，电容器迹线450可以如图7所示来制造。
图7是图示了根据本公开的一个方面的用于制造射频集成电路(RFIC)的方法700的过程流程图。在框702中，在至少一个第一线后端(BEOL)互连层中制造电容器阵列。例如，如图4所示，在较低的互连层(例如，M1-M4)中制造包括电容器420的电容器阵列410。在框704中，沉积并行电容器布线迹线。电容器阵列的电容器耦合在每对并行电容器布线迹线之间。例如，如图4所示，电容器420耦合在正并行电容器布线迹线(例如，442、444、446)和负并行电容器布线迹线(例如，432、434、436)之间。
在框706中，在电容器阵列的同一侧上制造成对电容器总成。成对电容器总成中的每个电容器总成均耦合到并行电容器布线迹线。如图4所示，正电容器总成440耦合到正并行电容器布线迹线(例如，442、444、446)。附加地，负电容器总成430耦合到负并行电容器布线迹线(例如，432、434、436)。在该示例中，正电容器总成440靠近负电容器总成430，并且两个总成均在电感器迹线450的周界之外。在备选配置(未示出)中，正电容器总成和负电容器总成均在电感器迹线的周界内或在不同侧上(例如，俯视图的左侧，而不是如图4的俯视图中所示的顶侧)。在框708中，电感器迹线被制造为具有在至少一个第二BEOL互连层中的至少一匝。电感器迹线限定与电容器阵列的至少一部分重叠的周界。如图4所示，电感器迹线450在较高的BEOL互连层(例如，M5-M8)中制造，并限定至少与电容器阵列410重叠的电感器面积的周界。
根据本公开的另一方面，RFIC包括在由电感器迹线的周界限定的电感器面积内的电容器阵列。在一个配置中，RFIC具有用于对电容器指进行布线的装置。在一个配置中，如图4所示，电容器指布线装置可以是正并行电容器布线迹线(例如，442、444、446)和负并行电容器布线迹线(例如，432、434、436)。在另一方面，前述装置可以是被配置为执行由前述装置所陈述的功能的任何结构或任何材料。
图8是示出了可以有利地采用本公开的一个方面的示例性无线通信***800的框图。为了例示的目的，图8示出了三个远程单元820、830和850以及两个基站840。将认识到，无线通信***可以具有更多的远程单元和基站。远程单元820、830和850包括IC器件825A、825C和825B，IC器件包括所公开的电感器/变压器/电容器阵列。将认识到，其他设备(例如，基站、交换设备和网络设备)也可以包括所公开的电感器/变压器/电容器阵列。图8示出了从基站840到远程单元820、830和850的前向链路信号880和从远程单元820、830和850到基站840的反向链路信号890。
在图8中，远程单元820被示出为移动电话，远程单元830被示出为便携式计算机，并且远程单元850被示出为无线本地环路***中的固定位置远程单元。例如，远程单元可以是移动电话、手持式个人通信***(PCS)单元、诸如个人数据助理的便携式数据单元、具有GPS功能的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(例如，抄表设备)或存储或检索数据或计算机指令的其他设备或其组合。尽管图8图示了根据本公开的各方面的远程单元，但是本公开不限于这些示例性示出的单元。本公开的各方面可以适当地用于许多设备中，这些设备包括所公开的电感器/变压器/电容器阵列。
图9是图示了设计工作站的框图，设计工作站用于半导体组件(例如，上面公开的电容器)的电路、布局和逻辑设计。设计工作站900包括硬盘901，硬盘901包含操作***软件、支持文件以及诸如Cadence或OrCAD的设计软件。设计工作站900还包括显示器902来促进电路910或诸如电感器/变压器/电容器阵列的RF组件912的设计。提供存储介质904，用于有形地存储电路910或RF组件912(例如，电感器/变压器/电容器阵列)的设计。电路910或RF组件912的设计可以以诸如GDSII或GERBER的文件格式存储在存储介质904上。存储介质904可以是CD-ROM、DVD、硬盘、闪存或其他适当的设备。此外，设计工作站900包括驱动装置903，用于从存储介质904接受输入或将输出写入存储介质904。
存储介质904上记录的数据可以指定逻辑电路配置、用于光刻掩模的图案数据或用于串行写入工具(例如，电子束光刻)的掩模图案数据。数据可以进一步包括逻辑验证数据(例如，时序图或与逻辑仿真相关联的网络电路)。通过减少用于设计半导体晶片的过程的数量，在存储介质904上提供数据有助于电路910或RF组件912的设计。
对于固件和/或软件实现，可以利用执行本文所描述的功能的模块(例如，过程、功能等)来实现方法。有形地体现指令的机器可读介质可以用于实现本文描述的方法。例如，软件代码可以存储在存储器中并由处理器单元执行。存储器可以在处理器单元内或在处理器单元外部实现。如本文所使用的，术语“存储器”指代长期、短期、易失性、非易失性或其他存储器类型，并且不限于特定类型的存储器或存储器数量或存储了存储器的介质的类型。
如果以固件和/或软件实现，则功能可以作为一个或多个指令或代码存储在计算机可读介质上。示例包括利用数据结构编码的计算机可读介质和利用计算机程序编码的计算机可读介质。计算机可读介质包括物理计算机存储介质。存储介质可以是可以由计算机访问的可用介质。作为示例而非限制，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备或可以用于存储指令或数据结构形式的期望的程序代码并且可以由计算机访问的其他介质；如本文中所使用的磁盘和光盘包括压缩盘(CD)、激光盘、光学盘、数字多功能盘(DVD)、软盘和蓝光光盘，其中磁盘通常磁性地再现数据，而光盘则利用激光来光学地再现数据。上述的组合也应包括在计算机可读介质的范围内。
除了存储在计算机可读介质上之外，指令和/或数据还可以作为信号被提供在通信装置中包括的传输介质上。例如，通信装置可以包括具有指示指令和数据的信号的收发器。指令和数据被配置为使得一个或多个处理器实现权利要求中概述的功能。
尽管已详细描述了本公开及其优点，但是应当理解，在不脱离由所附权利要求限定的本公开的技术的情况下，可以在此本文中进行各种改变、替换和变更。例如，相对于衬底或电子器件使用诸如“之上”和“之下”的关系术语。当然，如果衬底或电子器件倒置，则之上变为之下，反之亦然。附加地，如果侧向定向，则之上和之下可以指代衬底或电子器件的侧面。而且，本申请的范围不旨在限于说明书中描述的过程、机器、制造、物质组成、装置、方法和步骤的特定配置。如本领域普通技术人员将从公开内容中容易地理解的，可以根据本公开利用目前存在或将要开发的、执行与本文所述的配置基本相同的功能或实现基本相同结果的过程、机器、制造、物质组成、装置、方法或步骤。因此，所附权利要求旨在将这样的过程、机器、制造、物质组成、装置、方法或步骤包括在其范围内。
本领域技术人员将进一步理解，结合本文的公开内容描述的各种例示性的逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地例示硬件和软件的这种可互换性，上面已整体上根据其功能描述了各种例示性组件、块、模块、电路和步骤。将这样的功能实现为硬件还是软件取决于特定应用和施加在整个***上的设计约束。技术人员可以针对每个特定应用，以变化的方式来实现所描述的功能，但是这样的实现决策不应被解释为导致脱离本公开的范围。
结合本文的公开内容所描述的各种例示性逻辑块、模块和电路可以利用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑设备、离散门或晶体管逻辑、分立硬件组件或被设计为执行本文所述功能的其任何组合来实现或执行。通用处理器可以是微处理器，但是备选地，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合(例如，DSP和微处理器的组合、多个微处理器、与DSP核心结合的一个或多个微处理器或任何其他这样的配置)。
结合本公开描述的方法或算法的步骤可以直接以硬件来体现、以由处理器执行的软件模块来体现或以两者的组合来体现。软件模块可以驻留在RAM、闪存、ROM、EPROM、EEPROM、寄存器、硬盘、可移动磁盘、CD-ROM或本领域已知的任何其他形式的存储介质中。示例性存储介质耦合到处理器，使得处理器可以从存储介质读取信息并且可以将信息写入存储介质。备选地，存储介质可以集成到处理器。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。备选地，处理器和存储介质可以作为分立组件驻留在用户终端中。
在一个或多个示例性设计中，可以以硬件、软件、固件或其任何组合来实现所描述的功能。如果以软件实现，则功能可以作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质传输。计算机可读介质包括计算机存储介质和通信介质，通信介质包括有助于将计算机程序从一个地方转移到另一地方的任何介质。存储介质可以是可由通用或专用计算机访问的任何可用介质。作为示例而非限制，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储装置、磁盘存储装置或其他磁存储装置，或可以用于以指令或数据结构形式承载或存储指定的程序代码并且可由通用或专用计算机或通用或专用处理器进行访问的任何其他介质。附加地，任何连接都适当地称为计算机可读介质。例如，如果使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或无线技术(例如，红外、无线电和微波)从网站、服务器或其他远程源传输软件，则介质的定义中包括同轴电缆、光纤电缆、双绞线、DSL或无线技术(例如，红外、无线电和微波)。本文所使用的磁盘和光盘包括压缩盘(CD)、激光盘、光学盘、数字多功能盘(DVD)、软盘和蓝光光盘，其中磁盘通常磁性地再现数据，而光盘则利用激光来光学地再现数据。上述的组合也应包括在计算机可读介质的范围内。
提供对本公开的先前描述以使得本领域的任何技术人员能够制造或使用本公开。对本公开的各种修改对于本领域技术人员而言将是显而易见的，并且在不脱离本公开的精神或范围的情况下，本文中定义的一般原理可以应用于其他变型。因此，本公开内容不旨在限于本文描述的示例和设计，而是与符合本文所公开的原理和新颖性特征的最宽范围相一致。

Claims (20)

1.一种集成电路IC，包括：
半导体衬底；
电容器阵列，在至少一个第一线后端BEOL互连层中，所述电容器阵列具有与多个并行电容器布线迹线耦合的成对电容器总成、多个电容器耦合在所述多个并行电容器布线迹线的每对并行电容器布线迹线之间，所述多个电容器中的一个电容器被堆叠在与所述半导体衬底直接接触的金属-氧化物-半导体MOS电容器上；以及
电感器迹线，在至少一个第二BEOL互连层中具有至少一匝，所述电感器迹线限定与所述电容器阵列的至少一部分重叠的周界。
2.根据权利要求1所述的IC，其中所述成对电容器总成在所述电容器阵列的同一侧、在由所述电感器迹线限定的所述周界之外。
3.根据权利要求1所述的IC，其中所述多个电容器包括金属-氧化物-金属MOM电容器，所述金属-氧化物-金属MOM电容器包括交替地耦合在所述多个并行电容器布线迹线中的一对并行电容器布线迹线之间的叉指。
4.根据权利要求1所述的IC，其中所述多个电容器包括金属-氧化物-半导体MOS电容器，所述金属-氧化物-半导体MOS电容器包括耦合到所述多个并行电容器布线迹线中的第一电容器布线迹线的源极S/漏极D触点以及耦合到所述多个并行电容器布线迹线中的第二电容器布线迹线的栅极G触点。
5.根据权利要求1所述的IC，其中所述多个电容器包括金属-绝缘体-金属MIM电容器，所述金属-绝缘体-金属MIM电容器包括耦合到所述多个并行电容器布线迹线中的第一电容器布线迹线的第一电容器极板以及耦合到所述多个并行电容器布线迹线中的第二电容器布线迹线的第二电容器极板，其中所述第一电容器极板被布置为与所述第二电容器极板的至少一部分重叠。
6.根据权利要求1所述的IC，其中：
所述多个电容器中的所述一个电容器包括被堆叠在所述MOS电容器上的金属-氧化物-金属MOM电容器。
7.根据权利要求1所述的IC，其中：
所述多个电容器中的所述一个电容器包括被堆叠在所述MOS电容器上的金属-绝缘体-金属MIM电容器。
8.根据权利要求1所述的IC，其中所述至少一个第一BEOL互连层包括较低的BEOL互连层，并且所述至少一个第二BEOL互连层包括较高的BEOL互连层。
9.根据权利要求1所述的IC，其中所述成对电容器总成在所述电容器阵列的同一侧、在由所述电感器迹线限定的所述周界内。
10.根据权利要求1所述的IC，被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、便携式数据单元和/或固定位置数据单元中。
11.一种用于制造射频集成电路RFIC的方法，包括：
制造与半导体衬底直接接触的金属-氧化物-半导体MOS电容器；
在至少一个第一线后端BEOL互连层中制造多个电容器的电容器阵列；
将所述多个电容器中的一个电容器堆叠在所述MOS电容器上；
沉积多个并行电容器布线迹线，所述电容器阵列中的所述多个电容器耦合在所述多个并行电容器布线迹线中的每对并行电容器布线迹线之间；
在所述电容器阵列的同一侧制造成对电容器总成，所述成对电容器总成中的每个电容器总成耦合到所述多个并行电容器布线迹线；以及
在至少一个第二BEOL互连层中制造具有至少一匝的电感器迹线，所述电感器迹线限定与所述电容器阵列的至少一部分重叠的周界。
12.根据权利要求11所述的方法，其中制造所述电容器阵列包括：
制造多个金属-氧化物-金属MOM电容器作为所述电容器阵列的所述多个电容器；以及
在包括所述MOS电容器的多个MOS电容器上堆叠所述多个MOM电容器。
13.根据权利要求11所述的方法，其中制造所述电容器阵列包括：
制造多个金属-绝缘体-金属MIM电容器作为所述电容器阵列的所述多个电容器；以及
在包括所述MOS电容器的多个MOS电容器上堆叠所述多个MIM电容器。
14.根据权利要求11所述的方法，其中所述成对电容器总成在由所述电感器迹线限定的所述周界之外。
15.根据权利要求11所述的方法，其中所述RFIC被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、便携式数据单元和/或固定位置数据单元中。
16.一种射频集成电路RFIC，包括：
半导体衬底；
电容器阵列，在至少一个第一线后端BEOL互连层中，所述电容器阵列在所述电容器阵列的同一侧具有成对电容器总成，成对电容器布线总成中的每个电容器布线总成均耦合至用于对电容器指进行布线的装置，多个电容器耦合在用于对电容器指进行布线的所述装置之间，所述多个电容器中的一个电容器被堆叠在与所述半导体衬底直接接触的金属-氧化物-半导体MOS电容器上；以及
电感器迹线，在至少一个第二BEOL互连层中具有至少一匝，所述电感器迹线限定与所述电容器阵列的至少一部分重叠的周界。
17.根据权利要求16所述的RFIC，其中所述成对电容器总成在由所述电感器迹线限定的所述周界之外。
18.根据权利要求16所述的RFIC，其中所述多个电容器包括金属-氧化物-金属MOM电容器、金属-绝缘体-金属MIM电容器。
19.根据权利要求16所述的RFIC，其中所述至少一个第一BEOL互连层包括较低的BEOL互连层，并且所述至少一个第二BEOL互连层包括较高的BEOL互连层。
20.根据权利要求16所述的RFIC，被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、便携式数据单元和/或固定位置数据单元中。
CN201880080096.3A 2017-12-15 2018-10-16 由片上电感器/变压器重叠的电容器阵列 Active CN111466022B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762599341P 2017-12-15 2017-12-15
US62/599,341 2017-12-15
US16/004,920 2018-06-11
US16/004,920 US10643985B2 (en) 2017-12-15 2018-06-11 Capacitor array overlapped by on-chip inductor/transformer
PCT/US2018/056098 WO2019118064A1 (en) 2017-12-15 2018-10-16 Capacitor array overlapped by on-chip inductor/transformer

Publications (2)

Publication Number Publication Date
CN111466022A CN111466022A (zh) 2020-07-28
CN111466022B true CN111466022B (zh) 2023-12-08

Family

ID=66816373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880080096.3A Active CN111466022B (zh) 2017-12-15 2018-10-16 由片上电感器/变压器重叠的电容器阵列

Country Status (4)

Country Link
US (1) US10643985B2 (zh)
EP (1) EP3724915A1 (zh)
CN (1) CN111466022B (zh)
WO (1) WO2019118064A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600731B2 (en) * 2018-02-20 2020-03-24 Qualcomm Incorporated Folded metal-oxide-metal capacitor overlapped by on-chip inductor/transformer
US20190371725A1 (en) * 2018-06-01 2019-12-05 Qualcomm Incorporated On-chip differential metal-oxide-metal/metal-insulator-metal capacitor with improved circuit isolation
US11552030B2 (en) * 2018-07-31 2023-01-10 Intel Corporation High frequency capacitor with inductance cancellation
US10979063B2 (en) * 2019-05-13 2021-04-13 Stmicroelectronics (Grenoble 2) Sas Electronic circuit with a set of weighted capacitances
TWI692787B (zh) * 2019-09-20 2020-05-01 瑞昱半導體股份有限公司 電容器結構
CN112582538B (zh) * 2019-09-30 2024-06-21 瑞昱半导体股份有限公司 电容器结构
JP2022090557A (ja) * 2020-12-07 2022-06-17 株式会社村田製作所 高周波モジュール及び通信装置
CN115528024A (zh) * 2021-06-25 2022-12-27 瑞昱半导体股份有限公司 紧凑的电容结构
US20220413091A1 (en) * 2021-06-28 2022-12-29 Texas Instruments Incorporated Field-aware metal fills for integrated circuit passive components
CN114121494B (zh) * 2021-11-30 2023-04-18 上海交通大学 3d多层高介电常数高功率密度超级电容器和微加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012199424A (ja) * 2011-03-22 2012-10-18 Fujitsu Ltd 電気回路
CN105074915A (zh) * 2013-02-19 2015-11-18 高通股份有限公司 互补后端制程(beol)电容器
WO2017053120A1 (en) * 2015-09-25 2017-03-30 Qualcomm Incorporated Metal-oxide-metal (mom) capacitor with reduced magnetic coupling to neighboring circuit and high series resonance frequency

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3499255B2 (ja) 1993-05-21 2004-02-23 株式会社半導体エネルギー研究所 複合集積回路部品の作製方法
JPH10335590A (ja) 1997-06-04 1998-12-18 Nec Corp 受動素子回路
US6297524B1 (en) 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
US6410954B1 (en) 2000-04-10 2002-06-25 Koninklijke Philips Electronics N.V. Multilayered capacitor structure with alternately connected concentric lines for deep sub-micron CMOS
CN1826670B (zh) 2003-07-23 2012-12-05 Nxp股份有限公司 用于具有最小图案密度要求的半导体技术的电感和电容元件
ATE370483T1 (de) 2003-12-16 2007-09-15 Poul Richter Joergensen Verbessertes resonanz-sicherheitsetikett und verfahren zur herstellung eines solchen etiketts
JP2006120735A (ja) 2004-10-19 2006-05-11 Matsushita Electric Ind Co Ltd インダクタ装置
US7518850B2 (en) 2006-05-18 2009-04-14 International Business Machines Corporation High yield, high density on-chip capacitor design
US7551421B2 (en) 2006-12-26 2009-06-23 International Business Machines Corporation Capacitor having electrode terminals at same end of capacitor to reduce parasitic inductance
US7701037B2 (en) 2007-07-31 2010-04-20 International Business Machines Corporation Orientation-independent multi-layer BEOL capacitor
WO2009143289A2 (en) 2008-05-20 2009-11-26 Deka Products Limited Partnership Rfid system
US20100019300A1 (en) 2008-06-25 2010-01-28 The Trustees Of Columbia University In The City Of New York Multilayer integrated circuit having an inductor in stacked arrangement with a distributed capacitor
US8169050B2 (en) * 2008-06-26 2012-05-01 International Business Machines Corporation BEOL wiring structures that include an on-chip inductor and an on-chip capacitor, and design structures for a radiofrequency integrated circuit
US7811919B2 (en) 2008-06-26 2010-10-12 International Business Machines Corporation Methods of fabricating a BEOL wiring structure containing an on-chip inductor and an on-chip capacitor
US7906831B2 (en) 2008-09-23 2011-03-15 Infineon Technologies Ag Semiconductor device with capacitor arrangement electrically coupled to inductor coil
US8106479B1 (en) 2008-10-01 2012-01-31 Qualcomm Atheros, Inc. Patterned capacitor ground shield for inductor in an integrated circuit
JP2011159953A (ja) 2010-01-05 2011-08-18 Fujitsu Ltd 電子回路及び電子機器
TWI494957B (zh) 2011-03-03 2015-08-01 Realtek Semiconductor Corp 可變電感
US8836078B2 (en) 2011-08-18 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented inductor within interconnect structures and capacitor structure thereof
US8809956B2 (en) 2011-10-13 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically oriented semiconductor device and shielding structure thereof
US9431473B2 (en) 2012-11-21 2016-08-30 Qualcomm Incorporated Hybrid transformer structure on semiconductor devices
JP2014120615A (ja) 2012-12-17 2014-06-30 Fujitsu Semiconductor Ltd 容量素子、容量アレイおよびａ／ｄ変換器
US9270247B2 (en) 2013-11-27 2016-02-23 Xilinx, Inc. High quality factor inductive and capacitive circuit structure
CN105575959B (zh) 2014-11-21 2018-06-15 威盛电子股份有限公司 集成电路装置
US9899982B2 (en) 2015-11-23 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip electromagnetic bandgap (EBG) structure for noise suppression
US10063211B2 (en) 2016-02-03 2018-08-28 Qualcomm Incorporated Compact bypass and decoupling structure for millimeter-wave circuits
US9954487B1 (en) 2016-10-07 2018-04-24 International Business Machines Corporation Tuning LC tank circuits
US20180323765A1 (en) 2017-05-03 2018-11-08 Qualcomm Incorporated Compact scalable on-chip inductor-capacitor (lc) resonator using conformally distributed capacitors
US10447226B2 (en) 2017-12-21 2019-10-15 Qualcomm Incorporated Three dimensional inductor-capacitor apparatus and method of fabricating
US10734966B2 (en) 2018-01-20 2020-08-04 Steradian Semiconductors Private Limited Phase shifter for Giga Hertz integrated circuits
US10600731B2 (en) 2018-02-20 2020-03-24 Qualcomm Incorporated Folded metal-oxide-metal capacitor overlapped by on-chip inductor/transformer
US20190378793A1 (en) 2018-06-07 2019-12-12 Qualcomm Incorporated Integration of guard ring with passive components

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012199424A (ja) * 2011-03-22 2012-10-18 Fujitsu Ltd 電気回路
CN105074915A (zh) * 2013-02-19 2015-11-18 高通股份有限公司 互补后端制程(beol)电容器
WO2017053120A1 (en) * 2015-09-25 2017-03-30 Qualcomm Incorporated Metal-oxide-metal (mom) capacitor with reduced magnetic coupling to neighboring circuit and high series resonance frequency

Also Published As

Publication number Publication date
WO2019118064A1 (en) 2019-06-20
CN111466022A (zh) 2020-07-28
US20190189608A1 (en) 2019-06-20
EP3724915A1 (en) 2020-10-21
US10643985B2 (en) 2020-05-05

Similar Documents

Publication Publication Date Title
CN111466022B (zh) 由片上电感器/变压器重叠的电容器阵列
US10600731B2 (en) Folded metal-oxide-metal capacitor overlapped by on-chip inductor/transformer
CN110770895B (zh) 用于降低损耗的具有图案化射频屏蔽结构的片上耦合电容器
US10446898B2 (en) On-chip coplanar waveguide having a shielding layer comprising a capacitor formed by sets of interdigitated fingers
US10269490B2 (en) Metal-oxide-metal capacitor using vias within sets of interdigitated fingers
KR102529815B1 (ko) 개선된 pog(passive on glass) 멀티플렉서 성능을 위한 다밀도 mim 커패시터
WO2022265729A1 (en) 3d inductor design using bundle substrate vias
US10292269B1 (en) Inductor with metal-insulator-metal (MIM) capacitor
US10651268B2 (en) Metal-oxide-metal capacitor with improved alignment and reduced capacitance variance
US20150137201A1 (en) High density linear capacitor
US10431540B1 (en) Metal-oxide-metal capacitor with reduced parasitic capacitance
WO2023163810A1 (en) Capacitor embedded 3d resonator for broadband filter
US10262786B2 (en) Stepped-width co-spiral inductor structure
US10615113B2 (en) Rotated metal-oxide-metal (RTMOM) capacitor
US20190371725A1 (en) On-chip differential metal-oxide-metal/metal-insulator-metal capacitor with improved circuit isolation
CN118339650A (zh) 用于减少层计数和降低电容变化的金属-绝缘体-金属（mim）电容器结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant