CN111463191B - 一种碳化硅dsrd的堆叠式压接封装结构 - Google Patents

一种碳化硅dsrd的堆叠式压接封装结构 Download PDF

Info

Publication number
CN111463191B
CN111463191B CN202010301788.5A CN202010301788A CN111463191B CN 111463191 B CN111463191 B CN 111463191B CN 202010301788 A CN202010301788 A CN 202010301788A CN 111463191 B CN111463191 B CN 111463191B
Authority
CN
China
Prior art keywords
dsrd
packaging
chip
stacked
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010301788.5A
Other languages
English (en)
Other versions
CN111463191A (zh
Inventor
梁琳
杨英杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202010301788.5A priority Critical patent/CN111463191B/zh
Publication of CN111463191A publication Critical patent/CN111463191A/zh
Application granted granted Critical
Publication of CN111463191B publication Critical patent/CN111463191B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明属于器件封装领域，具体涉及一种碳化硅DSRD的堆叠式压接封装结构，包括：多个第一封装片，多个第二封装片，多个碳化硅DSRD芯片，正、负接线元件。每个芯片两侧分别叠放一层第一封装片构成封装子模块；每相邻两个封装子模块间通过第二封装片层叠构成堆叠式压接垂直结构；该垂直结构中每相邻两层间通过压力接触，实现每两个芯片间的首尾电气相连，正、负接线元件分别连接垂直结构正、负端。第一封装片用于避免在芯片工作中因材料间热失配产生热变形；第二封装片起到缓冲作用并用于实现芯片边缘电场的优化调制。本发明采用垂直堆叠压接形式，便于结构安装及失效器件替换，同时避免热形变问题，且实现电场调制，避免局部放电。

Description

一种碳化硅DSRD的堆叠式压接封装结构
技术领域
本发明属于器件封装领域，更具体地，涉及一种碳化硅DSRD的堆叠式压接封装结构。
背景技术
随着现代脉冲功率应用对功率器件的要求越来越高，为了同时产生高压和高速脉冲，在半导体脉冲功率开关领域研制出了DSRD(drift step recovery diode)。DSRD即漂移阶跃恢复二极管，耐压高，重频高，结构简单，常规生产的单个DSRD耐压多在0.5-2.0kV下，关断时间仅为2ns，在脉冲技术上有非常大的发展空间。
高压芯片时需要厚的外延层和深台面边缘结构，制作难度较高，而单个DSRD芯片很难获得额定工作电压下的高击穿电压。由于DSRD器件的分压特性优异，为了在极短的时间内产生高压脉冲，在DSRD实际应用中往往采用首尾焊接的堆叠连接串联实现更高的电压。实验表明，较大的寄生电感将降低DSRD电路输出负载电压峰值的能力降低，同时产生电压振荡，采用堆叠的形式连接可以减小寄生参数，并降低电压过冲和振荡。
然而，由于脉冲器件工作过程中需要承受长期的热冲击，焊接形式采用的焊料在热失配的条件下易产生形变甚至导致器件失效，对器件长期工作的可靠性造成较大的困扰，同时对失效器件进行替换也较为困难。另外，近年来随着碳化硅器件的兴起，采用碳化硅材料的DSRD的电压等级将得到较大的提升，未来单片碳化硅DSRD的耐压可以提高到10kV，然而芯片边缘存在电场集中现象，较高电压等级的芯片边缘容易由于电场强度过高产生打火现象，常规的封装没有考虑到电场优化，往往达不到高压芯片模块的耐压要求从而影响模块的可靠性。
综上，提供一种适用于碳化硅DSRD的模块封装是亟待解决的问题。
发明内容
本发明提供一种碳化硅DSRD的堆叠式压接封装结构，用以解决现有对多个碳化硅DSRD封装中因通过焊接对多个碳化硅DSRD进行首尾相连时所造成的热失配和局部放电的不可靠问题。
本发明解决上述技术问题的技术方案如下：一种碳化硅DSRD的堆叠式压接封装结构，包括：多个第一封装片，多个第二封装片，多个DSRD芯片，以及正、负接线元件；
所述DSRD芯片为碳化硅DSRD芯片，每个所述DSRD芯片两侧分别叠放一层所述第一封装片，构成封装子模块；每相邻两个所述封装子模块之间通过一层所述第二封装片层叠，构成堆叠式压接的垂直结构；该垂直结构中每相邻两层之间通过压力接触，实现每两个所述DSRD芯片之间的首尾电气相连，所述正、负接线元件分别连接所述垂直结构的正、负端；
其中，所述第一封装片的材料与所述DSRD芯片材料的热膨胀系数匹配，用于避免在芯片工作中因材料间热失配而产生热变形；所述第二封装片用于实现芯片边缘电场的优化调制，避免由于电场集中导致局部放电。
本发明的有益效果是：本发明采用垂直堆叠压接的形式，在增加了模块电压的同时大大减小了碳化硅DSRD芯片之间电气连线，使模块的寄生电感得到较大程度降低，提高了模块输出负载电压峰值的能力。其次在散热方面，由于碳化硅DSRD工作状态下的热冲击较高，采用压接实现电气连接(即通过采用各部件均匀压力接触)减小材料间热失配造成的热应力，避免了焊接后焊料由于经受长期热冲击与各层材料之间造成热应力导致热形变过大的问题，提高了模块的可靠性，进一步第一封装片的膨胀系数与芯片材料的相当，可以进一步避免热变形问题。同时，采用压接的方式便于模块的安装及失效器件的替换，特别是为失效DSRD芯片的替换提供了便利。另外由于堆叠DSRD芯片单片的电压等级较高，本发明利用第二封装片进行电场调制，实现堆叠芯片边缘电场的优化，降低了最大电场强度，避免由于电场强度高于介电击穿强度导致局部放电现象发生。因此，本发明有效解决了现有焊接以及堆叠方式所存在的可靠性问题。
上述技术方案的基础上，本发明还可以做如下改进。
进一步，所述第二封装片还用于缓冲垂直设置的上部所述封装子模块对下部所述封装子模块的压力。
本发明的进一步有益效果是：导致下部封装子模块的损伤，采用具有缓冲作用的第二封装片，避免挤压带来的器件损伤，保证封装结构的工作性能。
进一步，所述第一封装片为钼片，和/或，所述第二封装片为银片。
本发明的进一步有益效果是：芯片两侧的钼片与DSRD芯片(特别是碳化硅DSRD芯片)热膨胀系数相似，有效避免因热膨胀失配导致的热应力和热疲劳而导致芯片和封装元件在强大的应力下损坏。另外封装子模块之间连接处的银片由于较软可以缓冲压力，另外可以有效调制电场。
进一步，所述第一封装片的表面镀有防氧化层。
本发明的进一步有益效果是：第一封装片若易氧化，则氧化会影响封装结构的可靠性，因此，表面先镀一层防氧化层，在不影响第一封装片表面的平整度的同时提高封装结构性能可靠性。
进一步，通过控制每片所述银片其向四周延展的距离DSRD芯片边缘的长度实现对堆叠芯片边缘电场的优化调制。
进一步，所述银片厚度为0.1-0.2mm，所述银片其向四周延展的距离DSRD芯片边缘的长度为2.5mm。
进一步，还包括压接框架；其中，所述压接框架的内表面与所述垂直结构的四周压贴接触以对所述垂直结构进行包围固定，构成压接模组。
本发明的进一步有益效果是：为了保证压接模组的各个部件放置妥当，采用固定框架将其固定在一条直线上。
进一步，所述压接框架的材料为聚醚醚酮，且所述压接框架包括各所述封装子模块所一一对应的多个子框架，各子框架之间通过定位针进行定位固定。
本发明的进一步有益效果是：采用多个子框架，便于封装结构的制作。
进一步，还包括上、下端面开口的塑料外壳，用于密封防潮；其中，所述压接模组置于所述塑料外壳内，且塑料外壳内部空腔填充有低于外部大气压的惰性气体，所述正、负接线元件从所述塑料外壳的上下端面伸出。
进一步，所述正、负接线元件均为铜柱，所述垂直结构的位于底端的铜柱呈凸字形，该凸字形铜柱的中部台面表面积大于相邻DSRD芯片的表面积，用于承托其上结构。
附图说明
图1为本发明实施例提供的一种碳化硅DSRD的堆叠式压接封装结构示意图；
图2为本发明实施例提供的一种碳化硅DSRD的堆叠式压接封装结构中的压接模组示意图；
图3为本发明实施例提供的压接模组中导电银片的长度L增加前后的电场分布图；
图4为本发明实施例提供的压接模组内部最大电场强度随导电银片长度L的变化图；
图5为本发明实施例提供的一种碳化硅DSRD的堆叠式压接封装结构的横截面结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
实施例一
一种碳化硅DSRD的堆叠式压接封装结构，如图1所示，包括：多个第一封装片，多个第二封装片，多个DSRD芯片，以及正、负接线元件。
其中，DSRD芯片为碳化硅芯片，每个DSRD芯片两侧分别叠放一层第一封装片，构成封装子模块；每相邻两个封装子模块之间通过一层第二封装片层叠，构成堆叠式压接的垂直结构；该垂直结构中每相邻两层之间通过压力接触，实现每两个DSRD芯片之间的首尾电气相连，正、负接线元件分别连接垂直结构的正、负端。第一封装片的材料与DSRD芯片材料的热膨胀系数匹配，用于避免在芯片工作中因材料间热失配而产生热变形；第二封装片用于实现芯片边缘电场的优化调制，避免由于电场集中导致局部放电。
需要说明的是，正、负接线元件作为垂直结构工作时主要的导电和导热路径，分别连接垂直结构的顶部和底部。另外，借助外部力量对垂直结构两端施加压力实现可靠电气连接。第一封装片的表面积大小与DSRD芯片的一致，各层中心点构成一条竖直线。
首先，本实施例提供一种新型的碳化硅DSRD封装结构模块，采用垂直堆叠压接的形式，在增加了模块电压的同时大大减小了DSRD芯片之间电气连线，使模块的寄生电感得到较大程度降低(小于5nH)，降低了噪声和电压过冲，避免在DSRD关断时产生电压振荡，提高了模块输出负载电压峰值的能力。另外，该种堆叠结构相比现有平面展开铺设增加模块电压的封装形式，显著增加了给定面积的单个封装结构模块中容纳的芯片个数，从而节省空间，并简化了模块组装过程。
其次，在散热方面，由于DSRD工作状态下的热冲击较高，采用压接实现电气连接(即通过采用各部件均匀压力接触)减小材料间热失配造成的热应力，避免了焊接后焊料由于经受长期热冲击与各层材料之间造成热应力导致热形变过大的问题，提高了模块的可靠性，进一步第一封装片的膨胀系数与芯片材料的相当，可以进一步避免热变形问题。同时，采用压接的方式便于模块的安装及失效器件的替换，特别是为失效DSRD芯片的替换提供了便利。
最后，由于堆叠DSRD芯片单片的电压等级较高，本实施例利用第二封装片进行电场调制，实现堆叠芯片边缘电场的优化，降低了最大电场强度，避免由于电场强度高于介电击穿强度导致局部放电现象发生。
因此，本实施例解决了现有的焊接以及堆叠方式所存在的可靠性问题，包括局部放电和热失配的问题。该实施例封装结构针对碳化硅DSRD芯片，理论上对碳化硅的其他双端半导体功率开关器件也适用。
优选的，第二封装片还用于缓冲垂直设置的上部封装子模块对下部封装子模块的压力。若无缓冲功能，则在挤压时上部封装子模块对下部封装子模块产生压力，导致下部封装子模块的损伤，因此采用具有缓冲作用的第二封装片，保证封装结构的工作性能。
优选的，第一封装片为钼片，和/或，第二封装片为银片。
例如，图2中展示了两片DSRD芯片串联的垂直结构示意图，自上而下为钼片1、DSRD芯片1、钼片2、银片1、钼片3、DSRD芯片2、钼片4、银片2构成，其中，钼片1、DSRD芯片1、钼片2之间构成一个封装子模块，钼片3、DSRD芯片2、钼片4之间构成另一个封装子模块。需要说明的是，整个垂直结构的两端可均设有一层银片，以进行有效的缓冲和保护芯片器件。
首先，芯片两侧的钼片与DSRD芯片热膨胀系数相似，可避免因热膨胀失配导致的热应力和热疲劳而导致芯片和封装元件在强大的应力下损坏。另外子模块之间连接处的银片由于较软可以缓冲压力，另外可以调制电场。
优选的，第一封装片的表面镀有防氧化层。
第一封装片若易氧化，则氧化会影响封装结构的可靠性，因此，表面先镀一层防氧化层。例如，若第一封装片为钼片，则钼片表面先镀镍层后镀铑层，可有效防止钼片氧化且不影响平整度，钼片厚度可约取芯片厚度的1/2。
优选的，通过控制每片银片其向四周延展的距离DSRD芯片边缘的长度实现对堆叠芯片边缘电场的优化调制。
例如，如图2所示，银片1表面积大小略大于芯片，通过控制薄银片的长度对内部的电场进行调控进可削弱原处于芯片边缘的电场强度，并减少上下两芯片之间电场的耦合，优化芯片边缘的电场。仿真分析如图3所示，在上下电极承受10kV电压，其他条件不变情况下，当银片向外延伸时，最大电场强度有了较明显的下降。
优选的，银片厚度为0.1-0.2mm，银片其向四周延展的距离DSRD芯片边缘的长度为2.5mm。
由于DSRD芯片的厚度一般在0.5mm左右，经过实验验证，如图4所示，银片厚度为0.1-0.2mm且银片其向四周延展的距离DSRD芯片边缘的长度为2.5mm，电场调制效果较优。
优选的，如图5所示，封装结构还包括压接框架；其中，压接框架的内表面与垂直结构的四周压贴接触以对垂直结构进行包围固定，构成压接模组。
优选的，压接框架的材料为聚醚醚酮，且压接框架包括多个封装子模块所一一对应的多个子框架，各子框架之间通过定位针进行定位固定。
为了保证压接模组的各个部件放置妥当，采用固定框架将其固定在一条直线上，固定框架材料选择PEEK(聚醚醚酮)。例如，如图2所示的结构，以银片1为边界分为上框架和下框架，并在周围四角采用定位针进行定位，防止上下框架之间发生滑动。
优选的，如图5所示，封装结构还包括上、下端面开口的塑料外壳，用于密封防潮；其中，压接模组置于塑料外壳内，塑料外壳内部空腔填充有低于外部大气压的惰性气体，可以保证各部件接触良好并且避免出现高压打火现象。正、负接线元件从塑料外壳的上下端面伸出。
压接模组周围采用塑料外壳以消除外界环境对压接模组内部的影响。例如，压接模组塑料外壳为直径40mm、高度14mm的圆柱，材料选择热稳定性及电气绝缘性良好的PPS(即聚苯硫醚)。
优选的，正、负接线元件均为铜柱，上述垂直结构的位于底端的铜柱呈凸字形，该凸字形铜柱的中部台面表面积大于相邻DSRD芯片的表面积，用于承托其上结构。
上、下铜柱电极为直径24mm、高度5mm的圆柱，其中下铜柱中心还有面积略大于芯片面积的台面用于承托压接模组的芯片及其连接结构。上下铜块与塑料外壳之间通过螺丝进行连接。
从工艺和热管理的角度来看，压接模组同时堆叠三个以内的芯片较优。
为了更清楚的说明本发明，现对封装结构的具体制备进行如下说明：
如图2和图5所示，一种新型碳化硅DSRD堆叠压接式封装结构，包括上铜柱、带有台面结构的下铜柱、塑料外壳和压接模组。压接模组电气部分(也即上述垂直结构)自上而下为钼片1、DSRD芯片1、钼片2、银片1、钼片3、DSRD芯片2、钼片4、银片2构成，再对用上框架、下框架和定位针来对芯片及其连接部分进行固定。银片1为面积大于其他芯片，其延伸长度约为2.5mm的导电银片。
在超净间对压接模组进行组装，先将下框架套在下铜柱台面上，在下框架内自下而上依次放置银片2、钼片4、DSRD芯片2、钼片3和银片1，接着放置上框架并用定位针对上下框架进行固定，再放置钼片2、DSRD芯片1、钼片1。待压接模组放置完毕后，将塑料外壳放置于下铜柱上方后利用紧固螺丝进行紧固，再将上铜柱压在压接模组上方，最后利用压力机对模组进行压接，通过上方的紧固螺丝固定铜柱两端的压力。最后对器件内部抽真空再充入惰性气体，并使其内部气压低于外部气压。
总之，本实施例公开了一种新型碳化硅DSRD堆叠式压接结构，该结构为多个DSRD芯片通过串联堆叠的形式进行压接而成。芯片上下分别使用钼片压接构成一个子模块，每个子模块之间由薄银片连接两端进行缓冲，各子模块的连接通过压接框架进行固定方便进行压接，以上各部件合称压接模组，压接模组的顶部和底部分别连接上下铜柱实现电气连接，整个模块采用塑料外壳以消除外界环境对模块内部的影响。采用堆叠的形式连接多个DSRD芯片，大大减小了寄生电感，并降低噪声和电压过冲，避免在DSRD关断时产生电压振荡。并采用压力接触方式取代原有堆叠的焊料连接方式，大大降低了由焊料引起失效的可能性，并增强了失效替换的灵活性。并对模块内部电场分布进行优化，降低了电场集中点的电应力。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种碳化硅DSRD的堆叠式压接封装结构，其特征在于，包括：多个第一封装片，多个第二封装片，多个DSRD芯片，以及正、负接线元件；
所述DSRD芯片为碳化硅DSRD芯片，每个所述DSRD芯片两侧分别叠放一层所述第一封装片，构成封装子模块；每相邻两个所述封装子模块之间通过一层所述第二封装片层叠，构成堆叠式压接的垂直结构；该垂直结构中每相邻两层之间通过压力接触，实现每两个所述DSRD芯片之间的首尾电气相连，所述正、负接线元件分别连接所述垂直结构的正、负端；
其中，所述第一封装片的材料与所述DSRD芯片材料的热膨胀系数匹配，用于避免在芯片工作中因材料间热失配而产生热变形；所述第二封装片用于实现芯片边缘电场的优化调制，避免由于电场集中导致局部放电；
通过控制每片所述第二封装片其向四周延展的距离DSRD芯片边缘的长度实现对堆叠芯片边缘电场的优化调制。
2.根据权利要求1所述的一种碳化硅DSRD的堆叠式压接封装结构，其特征在于，所述第二封装片还用于缓冲垂直设置的上部所述封装子模块对下部所述封装子模块的压力。
3.根据权利要求1所述的一种碳化硅DSRD的堆叠式压接封装结构，其特征在于，所述第一封装片为钼片，和/或，所述第二封装片为银片。
4.根据权利要求3所述的一种碳化硅DSRD的堆叠式压接封装结构，其特征在于，所述第一封装片的表面镀有防氧化层。
5.根据权利要求3所述的一种碳化硅DSRD的堆叠式压接封装结构，其特征在于，所述银片厚度为0.1-0.2mm，所述银片其向四周延展的距离DSRD芯片边缘的长度为2.5mm。
6.根据权利要求1至5任一项所述的一种碳化硅DSRD的堆叠式压接封装结构，其特征在于，还包括压接框架；其中，所述压接框架的内表面与所述垂直结构的四周压贴接触以对所述垂直结构进行包围固定，构成压接模组。
7.根据权利要求6所述的一种碳化硅DSRD的堆叠式压接封装结构，其特征在于，所述压接框架的材料为聚醚醚酮，且所述压接框架包括各所述封装子模块所一一对应的多个子框架，各子框架之间通过定位针进行定位固定。
8.根据权利要求6所述的一种碳化硅DSRD的堆叠式压接封装结构，其特征在于，还包括上、下端面开口的塑料外壳，用于密封防潮；其中，所述压接模组置于所述塑料外壳内，且塑料外壳内部空腔填充有低于外部大气压的惰性气体，所述正、负接线元件从所述塑料外壳的上下端面伸出。
9.根据权利要求1至5任一项所述的一种碳化硅DSRD的堆叠式压接封装结构，其特征在于，所述正、负接线元件均为铜柱，所述垂直结构的位于底端的铜柱呈凸字形，该凸字形铜柱的中部台面表面积大于相邻DSRD芯片的表面积，用于承托其上结构。
CN202010301788.5A 2020-04-16 2020-04-16 一种碳化硅dsrd的堆叠式压接封装结构 Active CN111463191B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010301788.5A CN111463191B (zh) 2020-04-16 2020-04-16 一种碳化硅dsrd的堆叠式压接封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010301788.5A CN111463191B (zh) 2020-04-16 2020-04-16 一种碳化硅dsrd的堆叠式压接封装结构

Publications (2)

Publication Number Publication Date
CN111463191A CN111463191A (zh) 2020-07-28
CN111463191B true CN111463191B (zh) 2021-11-19

Family

ID=71679396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010301788.5A Active CN111463191B (zh) 2020-04-16 2020-04-16 一种碳化硅dsrd的堆叠式压接封装结构

Country Status (1)

Country Link
CN (1) CN111463191B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI727872B (zh) * 2020-07-30 2021-05-11 世界先進積體電路股份有限公司 半導體裝置
CN112563320B (zh) * 2020-11-29 2022-08-16 中国电子科技集团公司第五十五研究所 一种高压漂移阶跃恢复器件性能提升方法
CN118016539A (zh) * 2024-04-10 2024-05-10 辽宁领灿高压碳化硅有限公司 一种碳化硅高压硅堆制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777587A (zh) * 2009-12-31 2010-07-14 中国电子科技集团公司第十三研究所 漂移阶跃恢复二极管及其制备方法
CN104269392A (zh) * 2014-10-13 2015-01-07 株洲南车时代电气股份有限公司 一种功率器件
CN105448850A (zh) * 2015-12-23 2016-03-30 国网智能电网研究院 一种功率器件的高耐压封装子模组
CN107799428A (zh) * 2017-09-13 2018-03-13 全球能源互联网研究院有限公司 一种功率芯片封装方法和结构
WO2018178867A1 (en) * 2017-03-28 2018-10-04 Soreq Nuclear Research Center Compact high-voltage nanosecond pulsed-power generator
CN108766941A (zh) * 2018-04-12 2018-11-06 全球能源互联网研究院有限公司 一种压接型SiC混合模块封装结构
CN109659280A (zh) * 2018-12-27 2019-04-19 西安中车永电电气有限公司 一种压接式igbt内部封装结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777587A (zh) * 2009-12-31 2010-07-14 中国电子科技集团公司第十三研究所 漂移阶跃恢复二极管及其制备方法
CN104269392A (zh) * 2014-10-13 2015-01-07 株洲南车时代电气股份有限公司 一种功率器件
CN105448850A (zh) * 2015-12-23 2016-03-30 国网智能电网研究院 一种功率器件的高耐压封装子模组
WO2018178867A1 (en) * 2017-03-28 2018-10-04 Soreq Nuclear Research Center Compact high-voltage nanosecond pulsed-power generator
CN107799428A (zh) * 2017-09-13 2018-03-13 全球能源互联网研究院有限公司 一种功率芯片封装方法和结构
CN108766941A (zh) * 2018-04-12 2018-11-06 全球能源互联网研究院有限公司 一种压接型SiC混合模块封装结构
CN109659280A (zh) * 2018-12-27 2019-04-19 西安中车永电电气有限公司 一种压接式igbt内部封装结构

Also Published As

Publication number Publication date
CN111463191A (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
CN111463191B (zh) 一种碳化硅dsrd的堆叠式压接封装结构
US8547698B2 (en) Cooling structure of capacitor and inverter device
WO2021144925A1 (en) Semiconductor module
CN100392856C (zh) 功率半导体模块
JPH0794673A (ja) 加圧接触形半導体装置およびその組立方法
KR102008278B1 (ko) 파워칩 통합 모듈과 이의 제조 방법 및 양면 냉각형 파워 모듈 패키지
CN103579165A (zh) 一种全压接式功率器件
CN103515365A (zh) 一种大功率压接式igbt器件
CN116565007A (zh) 一种高压大功率压接器件封装结构
CN113380879B (zh) 一种SiC MOSFET子模组单元及其压接型封装
JP2002231884A (ja) 高出力半導体モジュール及びその用途
CN110265385B (zh) 一种功率器件的封装结构及其制造方法
CN218414576U (zh) 功率模块的封装结构及大电流模块
CN108281406B (zh) 一种功率器件封装结构及其制造方法
CN116072660A (zh) 一种SiCMOSFET多芯片并联子单元压接封装结构
CN112687676B (zh) 压接式igbt子模组及压接式igbt模块
US5760425A (en) Internal compression bonded semiconductor device with a chip frame enabling a longer creepage distance
CN112652612B (zh) 一种堆叠型压接式功率模块及其制造方法
CN220400580U (zh) 高效散热单元式分立器件
CN220382090U (zh) 一种单元式塑封模块
CN220896670U (zh) 一种dpim功率开关模块
CN221304684U (zh) GaN功率器件
CN220400579U (zh) 一种集成式功率模块
CN115911011B (zh) 一种功率半导体器件串联均压结构及功率半导体器件
CN213042912U (zh) 一种高压功率半导体芯片的封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant