CN111462804B - 存储器的编程方法及存储器的编程装置 - Google Patents
存储器的编程方法及存储器的编程装置 Download PDFInfo
- Publication number
- CN111462804B CN111462804B CN202010231175.9A CN202010231175A CN111462804B CN 111462804 B CN111462804 B CN 111462804B CN 202010231175 A CN202010231175 A CN 202010231175A CN 111462804 B CN111462804 B CN 111462804B
- Authority
- CN
- China
- Prior art keywords
- programming
- temperature
- memory cell
- preset
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 239
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000009826 distribution Methods 0.000 claims abstract description 102
- 238000003860 storage Methods 0.000 claims abstract description 13
- 238000010586 diagram Methods 0.000 description 10
- 230000003321 amplification Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
本发明提供一种本发明提供一种存储器的编程方法及存储器的编程装置。编程方法包括:获取存储器的存储单元的编程温度;在所述编程温度小于预设温度的条件下,采用逐次增大的编程电压对所述存储单元进行编程,直至所述存储单元满足预设条件,其中,相邻两次所述编程电压的差值小于预设差值。本发明解决了存储单元的阈值电压分布展宽,整个编程态的分布变宽,态与态之间的读窗口变小,容易导致读取错误的技术问题。
Description
技术领域
本发明涉及存储器件技术领域,特别涉及一种存储器的编程方法及存储器的编程装置。
背景技术
三维NAND存储结构由于其高存储密度,成熟的制备工艺,已经成为成功商业化的主流存储结构之一。随着应用领域扩大,三维NAND在不同温度下的可靠性成为重要产品验证项目。
在对存储器的各存储单元进行编程后,使各存储单元的阈值电压改变,从而实现信息存储。一般对存储单元的编程-测试方法为:低温编程,高温读取;高温编程,低温读取。然而,在较低的编程温度下,整个编程态的阈值电压分布较宽,当在高温下进行读操作时,不同的存储单元之间的特性不同,存储单元的阈值电压发生漂移,阈值电压分布展宽,整个编程态的分布变宽,态与态之间的读窗口变小,容易导致读取错误。
发明内容
本发明的目的在于提供一种存储器的编程方法及存储器的编程装置,以解决存储单元的阈值电压分布展宽,整个编程态的分布变宽,态与态之间的读窗口变小,容易导致读取错误的技术问题。
本发明提供一种存储器的编程方法,包括:
获取存储器的存储单元的编程温度;
在所述编程温度小于预设温度的条件下,采用逐次增大的编程电压对所述存储单元进行编程,直至所述存储单元满足预设条件,其中,相邻两次所述编程电压的差值小于预设差值。
其中,所述编程方法还包括:
在所述编程温度小于所述预设温度的条件下,所述编程电压每次对所述存储单元进行编程的时间小于预设时间。
其中,所述编程方法还包括:
在所述编程温度大于等于所述预设温度的条件下,采用逐次增大的编程电压对所述存储器的存储单元进行编程,直至所述存储单元满足所述预设条件,其中,相邻两次所述编程电压的差值大于等于预设差值。
其中,所述编程方法还包括:
在所述编程温度大于等于所述预设温度的条件下,所述编程电压每次对所述存储单元进行编程的时间大于等于预设时间。
其中,所述存储器编程为步进式脉冲编程(ISPP),在所述存储器的存储单元经编程满足所述预设条件后,所述编程方法还包括:
在下一脉冲对所述存储单元执行编程抑制。
其中,所述预设条件为所述存储单元的阈值电压大于等于目标阈值。
本发明提供一种存储器的编程装置,包括:
获取模块,用于获取存储器的存储单元的编程温度;
控制模块,用于在所述编程温度小于预设温度的条件下,控制采用逐次增大的编程电压对所述存储单元进行编程,直至所述存储单元满足预设条件,其中,相邻两次所述编程电压的差值小于预设差值。
其中,所述控制模块还用于在所述编程温度小于所述预设温度的条件下,控制所述编程电压对所述存储单元进行编程的时间小于预设时间。
其中,所述控制模块还用于在所述编程温度大于等于所述预设温度的条件下,控制采用逐次增大的编程电压对所述存储器的存储单元进行编程,直至所述存储单元满足所述预设条件,其中,相邻两次所述编程电压的差值大于等于预设差值。
其中,所述控制模块还用于在所述编程温度大于等于所述预设温度的条件下,控制所述编程电压对所述存储单元进行编程的时间大于等于预设时间。
综上所述,本申请通过在低温编程阶段,设置相邻两次编程电压的差值小于预设差值,编程电压的增幅较小,使得在低温编程阶段,存储单元满足预设条件时,阈值电压分布变窄,且变窄幅度较大,整个编程态的分布变窄幅度较大,从而尽管在低温编程阶段,存储单元的阈值电压分布相对较宽,整个编程态的分布相对较宽,但是本申请的编程电压的增幅较小的上述效果,使得态与态之间的距离还是较大的,态与态之间的读窗口较大,在高温阶段读取时,虽然存储单元的阈值电压分布会展宽,整个编程态的分布会变宽,但是由于在读操作是在较高的温度下,存储单元的阈值电压分布展宽幅度较小,整个编程态的分布展宽幅度较小,最终阈值电压分布展宽的程度不足以使得存储单元的态与态之间的读窗口太小,态与态之间的读窗口仍然可以满足标准要求,不会发生导致读取错误。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为传统的存储器编程方法的流程示意图。
图2为传统的编程操作期间施加到存储单元上的电压示意图。
图3a-图3b为传统的编程操作期间的时序图。
图4为实际存储器某一页中某个编程态在ISPP的多次编程步骤中的阈值电压分布图。
图5为本发明实施例提供的存储器编程方法的流程示意图。
图6为本发明实施例提供的低温编程操作期间施加到存储单元上的电压示意图。
图7为本发明实施例提供的高温编程操作期间施加到存储单元上的电压示意图。
图8为本发明具体示例提供的低温编程-高温读取操作期间施加到存储单元上的电压示意图。
图9为本发明实施例提供的编程方法与采用传统编程方法进行编程的存储单元阈值电压分布对比图。
图10为本发明实施例提供的存储器编程装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在描述本发明的具体实施方式之前,先简单介绍下传统的存储器的编程方法。
图1为传统的存储器编程方法的流程示意图;图2为传统方法中编程操作期间施加到存储单元上的电压示意图。如图2所示,传统方法中采用步进式脉冲编程(IncrementStepPulse Program,ISPP)进行写操作。对于NAND闪存器而言,写操作是以页为单位进行的;以一个页里面的某个存储单元为例,开始编程后,先在该存储单元上加载一个起始编程电压,然后验证是否编写到目标阈值;如果没有达到目标阈值,再用高一些的电压编写一下;重复以上过程,直到在验证步骤中发现这个存储单元的阈值电压已经被编写达到目标阈值,此时,该存储单元编程完成,在后续时间内该存储单元上施加编程抑制电压,使其不再被编程;当这个页所有存储单元的阈值电压均编写到目标阈值时,整个页的编写过程结束。
图3a-图3b示出了传统方法中编程操作期间的时序图。如图3a-图3b所示,在编程时,选中的字线上加载编程电压,非选中的字线上加载导通电压,选中单元串的上选择管加载开启电压而打开,从而使选中字线的低电位传导到沟道,如此实现编程操作;当编程抑制时,在该单元串的位线上加载一个编程抑制电压,即从低电位变为高电位,使上选择管关断,沟道浮空,从而对应的选中字线上的存储单元不会再被编程。
图4为实际存储器某一页中某个编程态在ISPP的多次编程步骤中的阈值电压分布图。图中各曲线分别表示ISPP中一次编程后各存储单元阈值电压的分布状况,即各阈值电压与具有该阈值电压的存储单元的数目之间的关系。具体地,图中每一曲线的峰值处所对应的阈值电压为最多数量存储单元具有的阈值电压。从图中可以看出,随着编程次数(编程脉冲)增加,存储单元整体阈值电压越来越高;当一部分存储单元达到目标阈值时,这部分存储单元就会被编程抑制;而未达到目标阈值的存储单元继续编程,阈值电压继续升高,最终整个编程态的分布开始压缩变窄(主图中最右侧曲线),直至所有存储单元的阈值电压超过目标阈值,编程结束。然而,由于3D NAND沟道并不是理想本征半导体,多晶硅沟道晶粒间晶界提供了很多浅能级陷阱,不同温度下对载流子的束缚深度不同,且不同温度下载流子迁移率不同,这导致不同温度下沟道导通特性差异。这主要表现为:在低温编程阶段,沟道导通较差,存储单元的阈值电压分布较宽,整个编程态的分布较宽,态与态之间的距离较小,态与态之间的读窗口较小,若在高温读取阶段,态与态之间的读窗口仍然小于标准值时,存储器将会读取错误;在高温编程阶段,沟道导通较好,阈值电压的分布较窄,整个编程态的分布较窄,态与态之间的距离较大,态与态之间读窗口较大,但是在低温读取时,阈值电压的分布会展宽,整个编程态的分布会变宽,态与态之间的读窗口会变小,当态与态之间的读窗口小于标准值时,存储器也会读取错误。
基于上述问题,本发明提供一种存储器的编程方法。请参阅图5,图5为本发明提供的一种三维存储器的编程方法。本申请的相邻两次的编程电压的差值小于预设差值,可以使得存储单元在低温编程的条件下,高温读取时,阈值电压的分布较窄,整个编程态的分布较窄,态与态之间的读窗口较大,可以满足标准要求,不会发生导致读取错误。
三维存储器的编程方法在图5中示出。如图5所示,该方法可以大致概括为如下过程:获取存储器的存储单元的编程温度(S1),在编程温度小于预设温度的条件下,采用逐次增大的编程电压对存储器的存储单元进行编程,直至存储单元满足预设条件,其中,相邻两次编程电压的差值V1小于预设差值(S2)。
以下将分别描述。
S1,获取存储器的存储单元的编程温度。本步骤中,编程温度主要为环境温度,存储器内预先设有温度传感器,温度传感器用于感知环境温度。
S2,请参阅图6,在编程温度小于预设温度的条件下,采用逐次增大的编程电压对存储单元进行编程,直至存储单元满足预设条件,其中,相邻两次编程电压的差值V1小于预设差值。具体的,前一次的编程电压为第一电压,后一次的编程电压为第二电压,第二电压大于第一电压,以增大存储单元的阈值电压,最终使得存储单元满足预设条件,第二电压大于第一电压的差值V1小于预设差值。在一个具体的实施例中,预设差值为0.05V-0.6V,可选的预设差值为0.4V-0.6V。优选地,预设差值为0.4V。
在一个具体的实施例中,在步骤S1-S2之间,还包括如下步骤:
判断编程温度是否小于预设温度。
具体的,在判断出编程温度小于预设温度的条件下,执行上述步骤S2。
根据上文,存储单元在较低温度编程(小于预设温度)时,沟道导通较差,载流子迁移率较低,存储单元的阈值电压分布较宽,整个编程态的分布较宽,态与态之间的距离较小,态与态之间的读窗口较小,存储单元的读操作在较高的温度(大于预设温度)下进行时,较高的读取温度使得沟道导通增强,载流子迁移率较高,存储单元的阈值电压发生较小漂移,存储单元的阈值电压分布会展宽,整个编程态的分布会变宽。
本申请通过在低温编程阶段,设置相邻两次编程电压的差值V1小于预设差值,编程电压的增幅V1较小,使得在低温编程阶段,存储单元满足预设条件时,阈值电压分布变窄,且变窄幅度较大,整个编程态的分布变窄幅度较大,从而尽管在低温编程阶段,存储单元的阈值电压分布相对较宽,整个编程态的分布相对较宽,但是本申请的编程电压的增幅V1较小的上述效果,使得态与态之间的距离还是较大的,态与态之间的读窗口较大,在高温阶段读取时,虽然存储单元的阈值电压分布会展宽,整个编程态的分布会变宽,但是由于在读操作是在较高的温度下,存储单元的阈值电压分布展宽幅度较小,整个编程态的分布展宽幅度较小,最终阈值电压分布展宽的程度不足以使得存储单元的态与态之间的读窗口太小,态与态之间的读窗口仍然可以满足标准要求,不会发生导致读取错误。
从而,本申请的相邻两次编程电压的差值V1小于预设差值,可以使得存储单元在低温编程的条件下,阈值电压的分布变窄幅度较大,整个编程态的分布较窄幅度较大,态与态之间的读窗口较大,存储单元高温读取时,阈值电压分布展宽幅度较小,整个编程态的分布展宽幅度较小,态与态之间的读窗口仍然可以满足标准要求,不会发生导致读取错误。
预设温度可以为0℃-25℃,在一个具体的实施例中,预设温度为25℃。
在一个具体的实施例中,存储单元的编程温度小于25℃,可选地,编程温度小于预设温度的范围为0℃-25℃,存储单元的读取温度大于等于25℃,可选的范围为25℃-85℃。
在一个具体的实施例中,预设条件可以为存储单元的阈值电压等于目标阈值。目标阈值为存储单元实际需要被编程到的阈值电压位置。此时,该存储单元编程完成,在后续时间内该存储单元上施加编程抑制电压,使其不再被编程。
在另一具体的实施例中,预设条件也可以为存储单元的阈值电压大于目标阈值。即可以采用要求更高的预设条件,为编程态分布变化设置预留量。
在一个具体的实施例中,编程方法还包括:
请继续参阅图6,在编程温度小于预设温度的条件下,编程电压每次对存储单元进行编程的时间t1小于预设时间。预设时间为5us-25us,优选地,预设时间为16us。
具体的,由于编程电压的增幅较小,为了较快地使得存储单元的阈值电压增加到目标阈值,需设置每个编程电压作用在存储单元上的时间t1较短,即每个编程脉冲的持续时间t1较短。由于编程电压的增幅V1较小,需要多个编程次数方可增加到目标阈值,从而即使每个脉冲作用的持续时间t1较短,从存储单元的编程起始到存储单元增加到目标阈值,不会减少总编程时间。
从而,本申请在编程电压的增幅V1较小的情况下,编程电压每次对存储单元进行编程的时间t1小于预设时间,从存储单元的编程起始到存储单元增加到目标阈值,不会增加总编程时间。
在一个具体的实施例中,编程方法还包括:
请参阅图7,在编程温度大于等于预设温度的条件下,采用逐次增大的编程电压对存储单元进行编程,直至存储单元满足预设条件,其中,相邻两次编程电压的差值V2大于等于预设差值。具体的,前一次的编程电压为第一电压,后一次的编程电压为第二电压,第二电压大于第一电压,以增大存储单元的阈值电压,最终使得存储单元满足预设条件,第二电压大于第一电压的差值V2大于等于预设差值。具体的,在判断出编程温度大于等于预设温度时,执行本步骤。
而根据上文可知,存储单元的另一种编程-测试方式为:高温编程,低温读取。存储单元在较高温度编程(大于等于预设温度)时,沟道导通较好,载流子迁移率较高,整个编程态的阈值电压分布较窄,整个编程态的分布变窄,态与态之间的读窗口变大,当在低温(小于预设温度)下进行读操作时,由于温度降低,存储单元的沟道导通变差,载流子迁移率减小,且不同的存储单元之间的特性不同,存储单元的阈值电压发生较大漂移,阈值电压分布展宽,整个编程态的分布变宽。
本申请中,通过在高温编程阶段,设置相邻两次编程电压的差值V2大于等于预设差值,编程电压的增幅V2较大,这虽然会使得在高温编程阶段,存储单元满足预设条件时,存储单元的阈值电压分布变窄幅度较小,整个编程态的分布变窄幅度较小,但是高温阶段的沟道导通较强,载流子迁移率较高,阈值电压分布本来就较窄,整个编程态的分布本来就较窄,再综合编程电压的增幅较大V2的上述效果,这使得态与态之间的距离是较大的,态与态之间的读窗口是较大的,在低温阶段读取时,虽然存储单元的阈值电压分布会展宽,整个编程态的分布会变宽,但是由于在编程操作是在较高的温度下,存储单元的阈值电压分布较窄,整个编程态的分布较窄,即使在低温读取阶段的阈值电压分布展宽,整个编程态的分布变宽,最终阈值电压分布展宽的程度还是不足以使得存储单元的态与态之间的读窗口太小,态与态之间的读窗口仍然可以满足标准要求,不会发生导致读取错误。
从而,本申请的相邻两次编程电压的差值V2大于等于预设差值,可以使得存储单元在高温编程的条件下,低温读取时,阈值电压的分布满足要求,整个编程态的分布满足要求,态与态之间的读窗口可以满足标准要求,不会发生导致读取错误。
在一个具体的实施例中,存储单元的编程温度大于等于25℃,可选地,编程温度大于等于预设温度的范围可选为25℃-85℃,存储单元的读取温度小于25℃,可选的范围为0℃-25℃。
在一个具体的实施例中,预设条件与上文相同。预设条件可以为存储单元的阈值电压大于目标阈值。目标阈值为存储单元实际需要被编程到的阈值电压位置。此时,该存储单元编程完成,在后续时间内该存储单元上施加编程抑制电压,使其不再被编程。
预设条件也可以为存储单元的阈值电压大于目标阈值。即可以采用要求更高的预设条件,为编程态分布变化设置预留量。
在一个具体的实施例中,编程方法还包括:
请继续参阅图7,在编程温度大于等于预设温度的条件下,编程电压每次对存储单元进行编程的时间t2大于等于预设时间。
具体的,由于编程电压的增幅V2较大,存储单元的阈值电压可以快速增加到目标阈值,每个编程电压作用在存储单元上的时间t2可以较长,即每个编程脉冲的持续时间t2可以较长。由于编程电压的增幅V2较大,较少的编程次数即可增加到目标阈值,从而,从存储单元的编程起始到存储单元增加到目标阈值,在不会减少总编程时间的基础上,每个脉冲作用的持续时间t2均可以较长。
从而,本申请在编程电压的增幅V2较大的情况下,编程电压每次对存储单元进行编程的时间t2大于等于预设时间,从存储单元的编程起始到存储单元增加到目标阈值,每个脉冲作用的持续时间t2均可以较长。
可以理解的是,在低温编程阶段,相邻两次编程电压的差值V1小于预设差值,在高温编程阶段,相邻两次编程电压的差值V2大于等于预设差值。即,在低温编程阶段的相邻两次编程电压的差值V1小于在高温编程阶段的相邻两次编程电压的差值V2,低温阶段的编程电压增幅V1小于高温阶段的编程电压增幅V2。也就是说,存储单元在低温编程时,在编程电压增幅较小V1的作用下,阈值电压的分布变窄幅度较大,虽然低温阶段,原本阈值电压的分布较宽,但是增幅V1较小的编程电压使得阈值电压的分布变窄较多,而存储单元在高温读取时,由于高温的设置,使得阈值电压的展宽幅度较小,这就使得最终整个编程态的分布仍然是可以满足标准要求的,态与态之间的读窗口可以满足标准要求,不会发生导致读取错误。存储单元在高温编程时,原本阈值电压的分布较窄,在编程电压增幅V2相对较大的作用下,虽然阈值电压的分布变窄程度有限,但是综合高温的效果,阈值电压的分布是较窄的,存储单元在低温读取时,虽然阈值电压的展宽幅度较大,但是由于高温编程阶段的阈值电压分布较窄,这仍然使得最终整个编程态的分布是可以满足标准要求的,态与态之间的读窗口可以满足标准要求,不会发生导致读取错误。
从而,本申请通过对低温编程-高温读取方法,以及高温编程-低温读取方法的编程电压采取差异化的递增量,使得不管是低温编程-高温读取方法,还是高温编程-低温读取方法中的存储单元的阈值电压的分布均可以满足标准要求,不存储单元会发生读取错误。本申请避免了不管低温编程-高温读取方法,以及高温编程-低温读取方法,均采用相同的编程电压增量,所导致的阈值电压的分布较宽,整个编程态的分布较宽,态与态之间的读窗口较小,无法满足标准要求,存储单元容易发生读取错误的技术问题。
在一个具体的实施例中,存储器编程为步进式脉冲编程(ISPP),在存储器的存储单元经编程满足预设条件后,编程方法还包括:在下一脉冲对存储单元执行编程抑制。
请参阅图8,本发明具体示例采用步进式脉冲编程进行写操作。如以低温编程,高温读取为例介绍。以NAND闪存器某一页里面的某个存储单元为例,在较低的编程温度下,开始编程后,先在该存储单元上加载一个起始编程电压,然后执行验证,判断存储单元是否编写到目标阈值;如果没有达到目标阈值,再用高一些的电压继续编程(编程电压的增幅较小);重复以上过程,直到在验证步骤中发现这个存储单元的阈值电压已经被编写达到目标阈值;在下一脉冲对存储单元执行编程抑制。在低温编程结束后,高温读取。关于高温编程,低温读取的程序与上述基本相同,只是编程和读取的温度交换,本申请在此不再赘述。
请参阅图9,从图9中可以看出,采用本发明实施例提供的编程方法进行编程,不管是在低温编程,高温读取,还是在高温编程,低温读取,获得的存储单元阈值电压分布满足标准要求,因此,可以保持存储器的读窗口和保持特性。
在本发明的上下文中,存储器可以为三维存储器;进一步地,为可以3D NAND闪存器。存储器包括但不限于浮栅结构以及电荷俘获结构。此外,本发明各实施例适用于单值存储单元(SLC)、MLC、三位存储单元(TLC)或者更多位存储单元。
基于上述方法,并结合图10,本发明实施例还提供了一种存储器编程装置10。
如图10所示,存储器编程装置10包括:
获取模块101,用于获取存储器的存储单元的编程温度。
控制模块102,用于在编程温度小于预设温度的条件下,控制采用逐次增大的编程电压对存储单元进行编程,直至存储单元满足预设条件,其中,相邻两次编程电压的差值V1小于预设差值。
在一个具体的实施例中,控制装置还包括判断模块。判断模块用于判断编程温度是否小于预设温度。即,当判断模块判断存储单元的编程温度小于预设温度的条件下,控制模块102控制采用逐次增大的编程电压对存储单元进行编程,直至存储单元满足预设条件,其中,相邻两次编程电压的差值V1小于预设差值。
本申请的编程装置通过在低温编程阶段,设置相邻两次编程电压的差值V1小于预设差值,编程电压的增幅V1较小,使得在低温编程阶段,存储单元满足阈值条件时,阈值电压分布变窄,且变窄幅度较大,整个编程态的分布变窄幅度较大,从而尽管在低温编程阶段,存储单元的阈值电压分布相对较宽,整个编程态的分布相对较宽,但是本申请的编程电压的增幅V1较小的上述效果,使得态与态之间的距离还是较大的,态与态之间的读窗口较大,在高温阶段读取时,虽然存储单元的阈值电压分布会展宽,整个编程态的分布会变宽,但是由于在读操作是在较高的温度下,存储单元的阈值电压分布展宽幅度较小,整个编程态的分布展宽幅度较小,最终阈值电压分布展宽的程度不足以使得存储单元的态与态之间的读窗口太小,态与态之间的读窗口仍然可以满足标准要求,不会发生导致读取错误。
在一个具体的实施例中,预设条件可以为存储单元的阈值电压等于目标阈值。目标阈值为存储单元实际需要被编程到的阈值电压位置。此时,该存储单元编程完成,在后续时间内该存储单元上施加编程抑制电压,使其不再被编程。
在另一具体的实施例中,预设条件也可以为存储单元的阈值电压大于目标阈值。即可以采用要求更高的预设条件,为编程态分布变化设置预留量。
在一个具体的实施例中,控制模块102还用于在编程温度小于预设温度的条件下,控制编程电压对存储单元进行编程的时间t1小于预设时间。即当判断模块判断存储单元的编程温度小于预设温度的条件下,控制模块102控制编程电压对存储单元进行编程的时间t1小于预设时间。
在一个具体的实施例中,控制模块102还用于在编程温度大于等于预设温度的条件下,控制采用逐次增大的编程电压对存储器的存储单元进行编程,直至存储单元满足预设条件,其中,相邻两次编程电压的差值V2大于等于预设差值。即,当判断模块判断存储单元的编程温度大于等于预设温度的条件下,控制模块102控制采用逐次增大的编程电压对存储单元进行编程,直至存储单元满足预设条件,其中,相邻两次编程电压的差值V2大于等于预设差值。
本申请的编程装置通过在高温编程阶段,设置相邻两次编程电压的差值V2大于等于预设差值,编程电压的增幅V2较大,这虽然会使得在高温编程阶段,存储单元满足阈值条件时,存储单元的阈值电压分布变窄幅度较小,整个编程态的分布变窄幅度较小,但是高温阶段的沟道导通较强,载流子迁移率较高,阈值电压分布本来就较窄,整个编程态的分布本来就较窄,再综合编程电压的增幅V2较大的上述效果,这使得态与态之间的距离是较大的,态与态之间的读窗口是较大的,在低温阶段读取时,虽然存储单元的阈值电压分布会展宽,整个编程态的分布会变宽,但是由于在编程操作是在较高的温度下,存储单元的阈值电压分布较窄,整个编程态的分布较窄,即使在低温读取阶段的阈值电压分布展宽,整个编程态的分布变宽,最终阈值电压分布展宽的程度还是不足以使得存储单元的态与态之间的读窗口太小,态与态之间的读窗口仍然可以满足标准要求,不会发生导致读取错误。
在一个具体的实施例中,控制模块102还用于在编程温度大于等于预设温度的条件下,控制编程电压对存储单元进行编程的时间t2大于等于预设时间。即当判断模块判断存储单元的编程温度大于等于预设温度的条件下,控制模块102控制编程电压对存储单元进行编程的时间t2大于等于预设时间。
从而,本申请的编程装置通过控制对低温编程-高温读取方法,以及高温编程-低温读取方法的编程电压采取差异化的递增量,使得不管是低温编程-高温读取方法,还是高温编程-低温读取方法中的存储单元的阈值电压的分布均可以满足标准要求,不存储单元会发生读取错误。
以上所揭露的仅为本发明较佳实施例而已,当然不能以此来限定本发明之权利范围,本领域普通技术人员可以理解实现上述实施例的全部或部分流程,并依本发明权利要求所作的等同变化,仍属于发明所涵盖的范围。
Claims (10)
1.一种存储器的编程方法,其特征在于,包括:
获取存储器的存储单元的编程温度;
在所述编程温度小于预设温度的条件下,采用逐次增大的编程电压对所述存储单元进行编程,直至所述存储单元满足预设条件,其中,相邻两次所述编程电压的差值小于预设差值,以使得所述存储单元在小于所述预设温度的条件下编程,在大于等于所述预设温度的条件下读取时,所述存储单元的阈值电压的分布变窄,整个编程态的分布变窄,态与态之间的读窗口变大。
2.根据权利要求1所述的编程方法,其特征在于,所述编程方法还包括:
在所述编程温度小于所述预设温度的条件下,所述编程电压每次对所述存储单元进行编程的时间小于预设时间。
3.根据权利要求1或2所述的编程方法,其特征在于,所述编程方法还包括:
在所述编程温度大于等于所述预设温度的条件下,采用逐次增大的编程电压对所述存储器的存储单元进行编程,直至所述存储单元满足所述预设条件,其中,相邻两次所述编程电压的差值大于等于预设差值。
4.根据权利要求3所述的编程方法,其特征在于,所述编程方法还包括:
在所述编程温度大于等于所述预设温度的条件下,所述编程电压每次对所述存储单元进行编程的时间大于等于预设时间。
5.根据权利要求1所述的编程方法,其特征在于,所述存储器编程为步进式脉冲编程(ISPP),在所述存储器的存储单元经编程满足所述预设条件后,所述编程方法还包括:
在下一脉冲对所述存储单元执行编程抑制。
6.根据权利要求1所述的编程方法,其特征在于,所述预设条件为所述存储单元的阈值电压大于等于目标阈值。
7.一种存储器的编程装置,其特征在于,包括:
获取模块,用于获取存储器的存储单元的编程温度;
控制模块,用于在所述编程温度小于预设温度的条件下,控制采用逐次增大的编程电压对所述存储单元进行编程,直至所述存储单元满足预设条件,其中,相邻两次所述编程电压的差值小于预设差值,以使得所述存储单元在小于所述预设温度的条件下编程,在大于等于所述预设温度的条件下读取时,所述存储单元的阈值电压的分布变窄,整个编程态的分布变窄,态与态之间的读窗口变大。
8.根据权利要求7所述的编程装置,其特征在于,所述控制模块还用于在所述编程温度小于所述预设温度的条件下,控制所述编程电压对所述存储单元进行编程的时间小于预设时间。
9.根据权利要求7或8所述的编程装置,其特征在于,所述控制模块还用于在所述编程温度大于等于所述预设温度的条件下,控制采用逐次增大的编程电压对所述存储器的存储单元进行编程,直至所述存储单元满足所述预设条件,其中,相邻两次所述编程电压的差值大于等于预设差值。
10.根据权利要求9所述的编程装置,其特征在于,所述控制模块还用于在所述编程温度大于等于所述预设温度的条件下,控制所述编程电压对所述存储单元进行编程的时间大于等于预设时间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010231175.9A CN111462804B (zh) | 2020-03-27 | 2020-03-27 | 存储器的编程方法及存储器的编程装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010231175.9A CN111462804B (zh) | 2020-03-27 | 2020-03-27 | 存储器的编程方法及存储器的编程装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111462804A CN111462804A (zh) | 2020-07-28 |
CN111462804B true CN111462804B (zh) | 2021-05-28 |
Family
ID=71678315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010231175.9A Active CN111462804B (zh) | 2020-03-27 | 2020-03-27 | 存储器的编程方法及存储器的编程装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111462804B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023019497A1 (en) * | 2021-08-19 | 2023-02-23 | Yangtze Advanced Memory Industrial Innovation Center Co., Ltd | Memory device and controlling method thereof |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103650056A (zh) * | 2011-05-23 | 2014-03-19 | 桑迪士克科技股份有限公司 | 利用温度补偿来斜升通过电压以增强存储器设备中的沟道升压 |
CN104934067A (zh) * | 2014-03-21 | 2015-09-23 | 三星电子株式会社 | 非易失性存储器装置和存储装置及其操作方法 |
CN105469824A (zh) * | 2014-09-30 | 2016-04-06 | 三星电子株式会社 | 控制存储器装置的方法 |
CN107068190A (zh) * | 2016-01-15 | 2017-08-18 | 三星电子株式会社 | 修正编程电压的存储器设备编程方法 |
CN107170484A (zh) * | 2017-03-17 | 2017-09-15 | 北京兆易创新科技股份有限公司 | 一种NAND Flash电压自动补偿方法和装置 |
CN107358976A (zh) * | 2016-05-10 | 2017-11-17 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的编程方法及非易失性存储器 |
CN108109646A (zh) * | 2016-11-24 | 2018-06-01 | 北京兆易创新科技股份有限公司 | 一种存储单元的编程方法及装置 |
CN109686393A (zh) * | 2017-10-18 | 2019-04-26 | 三星电子株式会社 | 闪存设备及其编程方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005235287A (ja) * | 2004-02-19 | 2005-09-02 | Nec Electronics Corp | 不揮発性半導体記憶装置のプログラミング方法、プログラミング装置、及び、不揮発性半導体記憶装置 |
US8873323B2 (en) * | 2012-08-16 | 2014-10-28 | Transcend Information, Inc. | Method of executing wear leveling in a flash memory device according to ambient temperature information and related flash memory device |
US9996281B2 (en) * | 2016-03-04 | 2018-06-12 | Western Digital Technologies, Inc. | Temperature variation compensation |
CN108986861B (zh) * | 2017-06-02 | 2023-09-26 | 三星电子株式会社 | 对非易失性存储器装置进行编程的方法 |
-
2020
- 2020-03-27 CN CN202010231175.9A patent/CN111462804B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103650056A (zh) * | 2011-05-23 | 2014-03-19 | 桑迪士克科技股份有限公司 | 利用温度补偿来斜升通过电压以增强存储器设备中的沟道升压 |
CN104934067A (zh) * | 2014-03-21 | 2015-09-23 | 三星电子株式会社 | 非易失性存储器装置和存储装置及其操作方法 |
CN105469824A (zh) * | 2014-09-30 | 2016-04-06 | 三星电子株式会社 | 控制存储器装置的方法 |
CN107068190A (zh) * | 2016-01-15 | 2017-08-18 | 三星电子株式会社 | 修正编程电压的存储器设备编程方法 |
CN107358976A (zh) * | 2016-05-10 | 2017-11-17 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的编程方法及非易失性存储器 |
CN108109646A (zh) * | 2016-11-24 | 2018-06-01 | 北京兆易创新科技股份有限公司 | 一种存储单元的编程方法及装置 |
CN107170484A (zh) * | 2017-03-17 | 2017-09-15 | 北京兆易创新科技股份有限公司 | 一种NAND Flash电压自动补偿方法和装置 |
CN109686393A (zh) * | 2017-10-18 | 2019-04-26 | 三星电子株式会社 | 闪存设备及其编程方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111462804A (zh) | 2020-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6643181B2 (en) | Method for erasing a memory cell | |
EP2417602B1 (en) | Two pass erase for non-volatile storage | |
EP1396862B1 (en) | Non-volatile semiconductor memory device and rewriting method | |
US7633812B2 (en) | Starting program voltage shift with cycling of non-volatile memory | |
US20040222437A1 (en) | Programming and erasing methods for an NROM array | |
US8264890B2 (en) | Two pass erase for non-volatile storage | |
US7639533B2 (en) | Multi-level memory cell programming methods | |
JP2000222893A (ja) | 不揮発性半導体記憶装置への情報の書き込み方法 | |
KR20030096307A (ko) | 플래시 메모리 어레이의 코어 셀들의 소프트 프로그램 및소프트 프로그램 검증 | |
US7405975B2 (en) | Threshold value read method of nonvolatile semiconductor memory device and nonvolatile semiconductor memory device | |
JP4205311B2 (ja) | フローティングゲートを利用した半導体不揮発性メモリ | |
US20080084755A1 (en) | Systems for reverse reading in non-volatile memory with compensation for coupling | |
JP2001307492A (ja) | 不揮発性半導体メモリ装置の消去方法 | |
US20070165460A1 (en) | Nonvolatile semiconductor memory device and programming or erasing method therefor | |
CN111462804B (zh) | 存储器的编程方法及存储器的编程装置 | |
US7499335B2 (en) | Non-volatile memory with improved erasing operation | |
WO2020232658A1 (en) | Method of programming multilevel cell nand flash memory device and mlc nand flash memory device | |
CN111933202B (zh) | 非易失性存储器器件和用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法 | |
CN110431633B (zh) | 非易失性存储器器件和用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法 | |
CN113823345B (zh) | 存储器的读取方法、装置及存储*** | |
CN109979515B (zh) | 一种存储器编程方法及相关装置 | |
US10796753B1 (en) | Method and system to determine quick pass write operation in increment step pulse programming operation | |
TW202117732A (zh) | 在步進編程脈衝操作中決定快速通過寫入操作的方法與系統 | |
KR20110001070A (ko) | 불휘발성 메모리 소자의 프로그램 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |