CN111458623B - 一种半导体芯片的测试装置 - Google Patents

Abstract

本发明提供一种半导体芯片的测试装置，包括：箱体，所述箱体包括由导电材料制成的上底板、下底板，以及由绝缘材料制成的多个侧板；其中，所述上底板用于连接低压电源，所述下底板用于连接高压电源；芯片定位块，由导电材料制成，与所述下底板相接触，所述芯片定位块内设置有容置待测芯片的芯片凹槽；低压铜柱，贯穿所述上底板，通过相对于所述上底板的上下运动对位于所述芯片定位块内的待测芯片施加压力；其中所述低压铜柱的下底面尺寸与所述待测芯片的低压电极尺寸相匹配；流体出入口，位于其中两个相对的侧板上，用于供加热的绝缘流体介质流入或流出所述箱体。

Description

一种半导体芯片的测试装置

技术领域

本发明涉及半导体测试技术领域，具体涉及一种半导体芯片的测试装置。

背景技术

目前功率半导体芯片整晶圆或裸片的测试，通常采用的测试装置为探针卡，其底部采用真空吸附***将芯片定位，顶部采用多个探针与芯片电极相接触完成电气测试。该测试装置的结构是焊模仿接模块封装结构中的引线键合与芯片焊接，在测试过程中存在以下缺陷：1)无法模拟芯片受压状态；2)加热采用加热板或氮气吹扫，温度不稳定，容易氧化芯片造成失效；3)芯片动态测试失效时巨大能量释放容易将探针烧蚀损毁，造成探针卡失效，测试成本高，不具备批量测试能力。

发明内容

因此，本发明要解决的技术问题在于克服现有技术中的芯片测试装置存在的上述缺陷，从而提供一种可以模拟芯片受压状态、可稳定调节温度、安全性高且适用于批量测试的芯片测试装置。

为此，本发明提供了一种半导体芯片的测试装置，包括：

箱体，所述箱体包括由导电材料制成的上底板、下底板，以及由绝缘材料制成的多个侧板；其中，所述上底板用于连接低压电源，所述下底板用于连接高压电源；

芯片定位块，由导电材料制成，与所述下底板相接触，所述芯片定位块内设置有容置待测芯片的芯片凹槽；

低压铜柱，贯穿所述上底板，通过相对于所述上底板的上下运动对位于所述芯片定位块内的待测芯片施加压力；其中所述低压铜柱的下底面尺寸与所述待测芯片的低压电极尺寸相匹配；

流体出入口，位于其中两个相对的侧板上，用于供加热的绝缘流体介质流入或流出所述箱体。

优选地，所述芯片定位块具有向下延伸的突出部，用于插设在所述下底板的定位凹槽内；所述芯片凹槽的尺寸与半导体芯片的尺寸相匹配。

优选地，所述上底板的上方设置有压力施加装置，所述压力施加装置包括设置有第一齿槽的旋转件，所述旋转件的旋转轴与所述上底板平行；所述低压铜柱的上部设置有与所述第一齿槽相配合的第二齿槽，使得当所述旋转齿轮旋转时带动所述低压铜柱上下运动。

优选地，所述旋转件为螺杆，所述螺杆的两端分别与焊接在所述上底板的螺母相连接；所述螺杆上套设有扭矩扳手，用于为所述螺杆施加扭矩。

优选地，还包括与所述上底板电连通的栅极测试探针，所述栅极测试探针包括相接触的针头和针管，所述针管套设在所述针头外部，所述针管内还包括弹簧，当所述针头靠近所述针管运动时所述弹簧被压缩。

优选地，所述栅极测试探针通过绝缘胶带固定在所述低压铜柱一侧的凹槽内，与所述低压铜柱绝缘。

优选地，所述栅极测试探针的安装位置低于所述低压铜柱的安装位置。

优选地，所述箱体包括多个，通过所述流体入口以串联或者并联方式连接。

优选地，还包括加热装置、流体泵和流量控制阀，所述加热装置用于对所述流体介质加热，所述流体泵用于将加热的流体介质泵入所述箱体，所述流量控制阀用于控制泵入所述箱体的流体介质的流量。

优选地，所述箱体的所述上底板和所述下底板的材料为无氧铜，所述箱体中未设置流体出入口的侧板的材料为透明玻璃钢，所述箱体的其余部分的材料为PEEK或PPS。

与现有技术相比，本发明具有以下优点：

(1)本发明提供的半导体芯片的测试装置具备压力可调、温度可调、电压电流可调能力，同时结构小巧，耐用性强，方便串并联，可实现功率半导体芯片裸片的批量测试。

(2)本发明提供的半导体芯片的测试装置采用绝缘热传导流体介质加热方式，在隔绝空气的条件下为芯片加热并保持恒定温度，防止芯片氧化失效；提高了外部环境的绝缘强度，大幅提高测试电压等级；当芯片测试失效发生剧烈***时，流动的介质可快速将硅渣等残骸带走，防止出现局部结构过热损坏以及污染等问题；装置设置出入口，方便多个装置的串并联，提高了多芯片测试的效率。

(3)本发明提供的半导体芯片的测试装置采用齿轮机构传动，将压力的监测转换为扭矩的测量，使得主测试回路与压力监测回路分离，保证了压力监测的准确性和安全性。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例1中半导体芯片的测试装置的主视图；

图2为本发明实施例1中半导体芯片的测试装置的后视图；

图3示出了本发明实施例1中三极型芯片的低压侧电极的结构示意图；

图4A和图4B分别示出了本发明实施例1中栅极测试探针的初始状态的结构示意图和压缩状态的结构示意图。

图5示出了本发明实施例1中多个箱体串联的结构示意图；

图6示出了本发明实施例1中多个箱体串联的结构示意图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

实施例1

请参阅图1和图2，分别示出了本发明实施例中半导体芯片的测试装置的主视图和后视图。如图1和图2所示，本实施例的半导体芯片的测试装置包括箱体100、芯片定位块130、低压铜柱150和流体出入口180。其中：

箱体100为密闭容器，其形状可以为六面立方体。其中上底面110和下底面120分别作为与外部测试设备相连的底压电极和高压电极，选用电导率高的良导体如无氧铜制成。前侧面和后侧面(图未示)可以选用透明绝缘材料，如透明玻璃钢，方便观察待测芯片的位置和测试状态。优选地，其中一个玻璃钢材料制成的侧面设置为可开合结构，例如通过合页或者转轴方式实现向外开合，方便待测芯片的放置与取出。同时该设置为可开合结构的侧面在连接处可设置密封条，以保持闭合状态下的密闭性，防止流过箱体的液体渗出。由于在测试过程中下底面120和上底面110之间会施加高电压，为防止箱体中的漏电流对芯片测试结果的影响，本实施例的箱体中除导电材料制成的上下底面和透明绝缘材料制成的前后侧面之外，箱体的其他部分可以选择耐高温的高绝缘材料，如PEEK、PPS等。

芯片定位块130由导电材料制成，一方面用于承载待测芯片140，另一方面用于将待测芯片140的高压电极侧与下底面120相连，以实现测试过程中对待测芯片140的高压电极侧施加高电压。芯片定位块130可以由上下两部分组成，上方为承托部，内设芯片凹槽用于放置待测芯片140，其中芯片凹槽的尺寸与待测芯片140的尺寸相对应；下方为***部，用于***下底面120中的定位槽孔中与下底面120电连通。将芯片定位块130设计为承托部和***部组成的结构，有利于准确定位，只要将***部***下底面120的定位槽孔中，就可以保证待测芯片140处于箱体100的中心部位，方便进行后续压力测试时可以将压力准确施加到待测芯片140的位置处。

需要说明的是，本实施例中的芯片定位块130适用于二极型(如Diode芯片)和三极型(如IGBT芯片、MOSFET芯片)两种不同的芯片类型，相应地芯片凹槽的尺寸也各不相同。当需要对不同尺寸规格的芯片进行测试时，在不改变整个测试装置的条件下，只需更换与芯片规格匹配的芯片定位块130即可，使整个测试装置的通用性更强。

低压铜柱150贯穿上底板110，通过相对于上底板110的上下运动对位于芯片定位块130内的待测芯片140施加压力。可以理解，低压铜柱150向下的位移越大，对待测芯片140施加的压力也越大。其中，低压铜柱150的下底面尺寸与待测芯片140的低压电极尺寸相匹配。可以通过外界的传动机构带动低压铜柱150进行上下往复运动，本实施例在这里并不对传动机构的具体结构进行限制，凡是能够使低压铜柱150进行上下往复运动的任何传动机构都在本发明的保护范围之内。

流体出入口180位于箱体100中两个相对的侧板上，例如左侧板和右侧板，用于供加热的绝缘流体介质流入或流出箱体100。本实施例中的绝缘流体介质可以包括氟油、变压器油等，上述绝缘流体介质通过加热装置提前加热到试验温度，流过箱体100时完全浸没待测芯片140，从而在短时间内将待测芯片140加热到设定温度，以实现对待测芯片140的温度测试。

通过本实施例提出的上述半导体芯片的测试装置，可以同时实现对半导体芯片的压力测试、温度测试和电压电流测试。进一步，本发明的温度测试是在隔绝空气的条件下为芯片加热并保持恒定温度，可以防止芯片氧化失效，提高了外部环境的绝缘强度，大幅降低测试成本。

如前所述，低压铜柱150通过上下运动对位于芯片定位块130内的待测芯片140施加压力。在一个示例中，可以通过压力施加装置170实现低压铜柱150的上下运动。压力施加装置170包括设置有第一齿槽的旋转件，该旋转件可以为旋转杆或齿轮。在图1和图2的示例中，该旋转件为螺杆172。在螺杆172的两端，还包括焊接在上底板110上的支撑螺母171。支撑螺母171和螺杆172之间通过螺纹连接，以使螺杆172的轴向平行于上底板110设置。螺杆172的中部设置有第一齿槽，该第一齿槽可以为螺纹形状或者锯齿形状等，本实施例不做限制。与第一齿槽相对应的，低压铜柱150的上部设置有与第一齿槽相配合的第二齿槽，该第二齿槽的形状也可以为螺纹形状或者锯齿形状等。其中，第一齿槽和第二齿槽相互卡接，从而当螺杆172旋转时，第一齿槽带动第二齿槽运动，使得低压铜柱150产生向上或向下的位移。

进一步，螺杆172和支撑螺母171之间，当螺纹升角小于螺旋副的当量摩擦角时，还可以通过螺纹实现自锁。这样在静载荷和工作温度变化不大时，螺纹连接不会自动松脱，从而保证压力测试时的稳定性。本实施例还可以通过套在螺杆172上的套筒型扭矩扳手173向螺杆172施加额定扭矩，由此可以实现对所施加压力的定量控制。

如前所示，本发明的测试装置适用于二极型(如Diode芯片)和三极型(如IGBT芯片、MOSFET芯片)两种不同的芯片类型。其中，二极型芯片背面有1个电极为高压侧，正面有1个电极为低压侧；三极型芯片背面1个电极为高压侧，正面2个电极为低压侧。图3示出了三极型芯片140的低压侧电极的结构示意图。其中三极型芯片140的正面包括发射极141和栅极142两个端子，发射极141可以承受较高的压力，而栅极142不能承受很大的压力，为此当对三极型芯片140进行压力测试时，需要分别向发射极141和栅极142通过不同的方式施加压力。例如，采用刚性压接的方式向发射极141施加压力，采用弹性压接的方式向栅极142施加压力。在本发明的一个示例中，通过低压铜柱150以刚性压接的方式施加压力，通过栅极测试探针160以弹性压接的方式施加压力。

图4A和图4B分别示出了本发明实施例1中栅极测试探针的初始状态的结构示意图和压缩状态的结构示意图。如图4所述，栅极测试探针160包括针头161、弹簧162和针管163。其中针头161和针管163由导电性能良好的无氧铜制作，表面镀金以降低接触电阻，二者之间的配合间隙适中，既能保证针头161在针管163内自由滑动，又能保证良好的电气连接；弹簧162由铍铜丝制作，为栅极测试探针160提供弹力。与低压铜柱150类似，栅极测试探针160也可贯穿上底板110，在传动装置的作用下相对于上底板110上下运动以施加压力。

基于发射极141和栅极142之间的位置关系，栅极测试探针160可以邻近低压铜柱150设置。为了节约空间、简化结构，本实施例将栅极测试探针160通过绝缘胶带固定在低压铜柱150一侧的凹槽内，并且在针管163的尾部通过焊接一根带绝缘皮的导线引出，以实现栅极测试探针160与低压铜柱150之间彼此绝缘。进一步，为了保证实际测试时各电极接触良好，栅极测试探针160需要有一定的压缩量，为此栅极测试探针160在安装时的最低位置低于低压铜柱150，例如栅极测试探针160的针头161较低压铜柱150向下伸出1～2mm，以保证栅极测试探针160先于低压铜柱150接触到下方的待测芯片140。

优选地，本实施例可以包括多个箱体，通过流体出入口180以串联或者并联方式连接。图5示出了本发明实施例1中多个箱体串联的结构示意图，图6示出了本发明实施例1中多个箱体并联的结构示意图。在图5的示例中，第一箱体和第二箱体通过两端的流体出入口180串联，可以通过在流体出入口180上设置卡扣的方式实现两个箱体之间的连接。这样，被加热的绝缘流体依次流过第一箱体和第二箱体，分别对箱体中的待测芯片140进行加热。多个箱体串联连接的方式结构简单，便于控制流体流量，缺点是被加热的绝缘流体流经两个箱体时的温度会存在细微差别，因此适用于对温度变化不是特别灵敏的测试对象。在图6的示例中，第一箱体和第二箱体并联连接。这样被加热的绝缘流体可以同时流过第一箱体和第二箱体，可以保证两个箱体中的加热温度完全一致，适应于对温度变化特别灵敏的测试对象。并联连接结构中要求流体泵具有更高的功率，并且在流体的管路设计上相较于串联结构更加复杂。

尽管图5和图6中仅示出了两个箱体串联和并联的结构示意图，本领域普通技术人员可以理解，本发明对串联或者并联的箱体个数不做限制，可以根据实际需要进行任意多个箱体的串并联组合。从而可以同时对多个芯片进行测试，提高芯片测试的效率。

从图5和图6中可以进一步看出，本发明还包括加热装置、流体泵和流量控制阀，其中加热装置用于对所述流体介质加热，流体泵用于将加热的流体介质泵入所述箱体，流量控制阀用于控制泵入所述箱体的流体介质的流量。在具体测试过程中，通过流体泵提供动力，驱动绝缘热传导流体在管道内流动；加热***将流体加热到测试条件所需温度，并对管道内流体温度实时监测；流量控制阀监测管道内流速并调节流速。

通过流体泵、加热装置、流量控制阀和箱体之间的相互配合，本发明可以在隔绝空气的条件下为芯片加热并保持恒定温度，防止芯片氧化失效；当芯片测试失效发生剧烈***时，流动的介质可快速将硅渣等残骸带走，防止出现局部结构过热损坏以及污染等问题，提高了芯片测试的安全性。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围中。

Claims (9)

1.一种半导体芯片的测试装置，其特征在于，包括：

箱体(100)，所述箱体包括由导电材料制成的上底板(110)、下底板(120)，以及由绝缘材料制成的多个侧板；其中，所述上底板(110)用于连接低压电源，所述下底板(120)用于连接高压电源，所述箱体(100)包括多个，通过流体出入口以串联或者并联方式连接；

芯片定位块(130)，由导电材料制成，与所述下底板(120)相接触，所述芯片定位块(130)内设置有容置待测芯片(140)的芯片凹槽；

低压铜柱(150)，贯穿所述上底板(110)，通过相对于所述上底板(110)的上下运动对位于所述芯片定位块(130)内的待测芯片(140)施加压力；其中所述低压铜柱(150)的下底面尺寸与所述待测芯片(140)的低压电极尺寸相匹配，通过低压铜柱(150)以刚性压接的方式施加压力；

栅极测试探针(160)，与所述上底板(110)电连通,通过栅极测试探针(160)以弹性压接的方式施加压力；

流体出入口(180)，位于其中两个相对的侧板上，用于供加热的绝缘流体介质流入或流出所述箱体(100)。

2.根据权利要求1所述的测试装置，其特征在于，所述芯片定位块(130)具有向下延伸的突出部，用于插设在所述下底板(120)的定位凹槽内；所述芯片凹槽的尺寸与半导体芯片的尺寸相匹配。

3.根据权利要求1所述的测试装置，其特征在于，所述上底板(110)的上方设置有压力施加装置(170)，所述压力施加装置(170)包括设置有第一齿槽的旋转件(172)，所述旋转件(172)的旋转轴与所述上底板(110)平行；所述低压铜柱(150)的上部设置有与所述第一齿槽相配合的第二齿槽，使得当所述旋转齿轮旋转时带动所述低压铜柱(150)上下运动。

4.根据权利要求3所述的测试装置，其特征在于，所述旋转件(172)为螺杆，所述螺杆的两端分别与焊接在所述上底板(110)的螺母(171)相连接；所述螺杆上套设有扭矩扳手(173)，用于为所述螺杆施加扭矩。

5.根据权利要求1所述的测试装置，其特征在于，所述栅极测试探针(160)包括相接触的针头(161)和针管(163)，所述针管(163)套设在所述针头(161)外部，所述针管(163)内还包括弹簧(162)，当所述针头(161)靠近所述针管(163)运动时所述弹簧(162)被压缩。

6.根据权利要求5所述的测试装置，其特征在于，所述栅极测试探针(160)通过绝缘胶带固定在所述低压铜柱(150)一侧的凹槽(151)内，与所述低压铜柱(150)绝缘。

7.根据权利要求5或6所述的测试装置，其特征在于，所述栅极测试探针(160)的安装位置低于所述低压铜柱(150)的安装位置。

8.根据权利要求1所述的测试装置，其特征在于，还包括加热装置、流体泵和流量控制阀，所述加热装置用于对所述流体介质加热，所述流体泵用于将加热的流体介质泵入所述箱体，所述流量控制阀用于控制泵入所述箱体的流体介质的流量。

9.根据权利要求1所述的测试装置，其特征在于，所述箱体(100)的所述上底板(110)和所述下底板(120)的材料为无氧铜，所述箱体(100)中未设置流体出入口(180)的侧板的材料为透明玻璃钢，所述箱体(100)的其余部分的材料为PEEK或PPS。

Images