CN1114286C - 用于光时域反射仪的高速数据采集和实时累加处理电路 - Google Patents

Abstract

一种用于高动态范围光时域反射仪的高速数据采集和实时累加处理的电路，包括一个向光发射器提供驱动脉冲的脉冲信号产生电路及其脉冲参数与逻辑控制单元，一个对光接收器输出的模拟信号进行量化的模/数转换器，一个具有一定容量的存储该被测光纤顺序位置采样累加数据的快速存储器，一个在采样累加完毕后、将该快速存储器中存储的采样累加数据转存的缓存存储器，以及微处理器单元，时钟信号单元和信号处理单元。该电路可实现高分辨率、高速数据采集和实时累加处理。

Description

用于光时域反射仪的高速数据采集和实时累加处理电路

本发明涉及一种电路设计，确切地说，涉及一种用于高动态范围光时域反射仪的高速数据采集和实时累加处理的电路，属于脉冲数字电路技术领域。

光时域反射仪OTDR(Optical Time-Domain Reflectometry)是一种测量光纤线路性能、定位光纤线路故障点的测量仪器。它的工作原理是：通过测试脉冲激光在光纤传输线路上的背向散射光随时间(距离)的能量分布曲线来分析得到光纤的长度、衰减、故障等传输特性，即利用激光器向被测光纤输入一个光脉冲，当光脉冲沿着光纤线路向前传播的同时，要散射和反射回来部分信号；光时域反射仪是在向光纤发射脉冲信号的同时，在其同一端监测该散射和反射回来的部分信号，并对该由于菲涅尔反射、瑞利散射和光纤介质的变化而散射和反射回来的信号进行连续高速采样处理，从而得到对光纤线路的信号传输衰减和故障的诊断定位等特性。

光时域反射仪主要由两部分组成：光发射与接收电路、数据采集与处理电路。动态范围(DR)是光时域反射仪的重要指标之一，它直接反映了光时域反射仪所能测量的光纤的长度大小；被测光纤的长度越长，所需要的光时域反射仪的动态范围也越大。

提高光时域反射仪的测量动态范围(DR)的方法主要有：a.增加光发射与接收电路中的激光器发射能量。由于激光器的特性主要由器件特性所决定，其发射能量的提高是有限度的。b.增加数据采集与处理电路中的测试平均次数。动态范围与测试平均次数有如下关系： $\mathrm{\ΔDR}=5\×\log \sqrt{N}$

其中，N表示测试平均次数，ΔDR表示动态范围的变化量。由于增加测试平均次数将会导致测试时间的延长，因此这种增加也是有限度的。

传统的光时域反射仪，一方面在光发射与接收电路中采用当时最高功率的激光器，另一方面也在数据采集与处理电路中尽量提高测试的平均次数。但是，由于采样频率较低，一般不超过8MHz，因此为了提高分辨率，必须进行交错(Interleaving)采样，从而要增加测试时间，减少测试的平均次数。另外，测试点平均算法的实现，一般是在发射一次激光脉冲并采样完毕后，由中央处理器通过软件从数据暂存区读取测量数据，并将该数据与累加数据存储区的前次累加结果进行累加得到本次累加结果，然后重新存入累加数据存储区，当测试距离很远时，测试点数也会很多，这样的运算不可避免严重占用测量时间。当测量完成后，一般的方法是，中央处理单元通过软件对累加数据存储区进行读取操作，并进行数据处理和事件分析，这样势必会延迟实时测试模式下的后续测试。所有这些都会间接减少测试平均次数，达不到尽量提高动态范围的要求。

本发明的目的是提供一种用于高动态范围光时域反射仪的高速数据采集和实时累加处理的电路，该电路用于将一束激光发射到被测光纤，同时检测光纤中的后向散射和反射信号的光时域反射仪(OTDR)，该电路克服了现有技术中的诸多缺陷，实现高分辨率、高速数据采集和实时累加处理。

本发明的目的是这样实现的：包括一个向光发射电路提供驱动脉冲的脉冲信号产生电路及其脉冲参数与逻辑控制单元，一个在脉冲激光发射到该被测光纤前的某一设定时刻开始对光接收器输出的模拟信号进行量化的模/数转换器，一个具有一定容量的存储该模/数转换器量化的该被测光纤顺序位置的采样累加数据的快速存储器，一个在采样累加完毕后将该快速存储器中存储的采样累加数据转存的缓存存储器，以及对逻辑控制单元进行程序控制的微处理器单元，向逻辑控制单元提供时钟信号的时钟信号单元和信号处理单元。

其中模/数转换器件是对前述被测光纤中顺序位置的后向散射和反射信号进行采样的频率为25MSPS，12位的A/D转换器件。

其中逻辑控制单元中设有延迟器，该延迟器可进行的最小延迟时间为0.15625纳秒，也即可以实现最小分辨率达0.015625米的交错(Interleaving)采样技术。

其中快速存储器是采用快速同步先进先出存储器FIFO实现的。

其中逻辑控制单元中采用硬件电路实现前述被测光纤顺序位置的采样数据的实时累加。

采用静态存储器作为缓存存储器，以实现缓存技术而提高数据采样速度。

采用流水线方式完成脉冲数据采样、读取前次累加数据、加法运算、存储本次累加数据的信号处理操作。

本发明的技术特点是：通过提高采样频率减少交错采样的次数和提高采样分辨率，通过硬件电路实现实时累加和采用快速同步先进先出存储器来存储累加数据的方法解决了累加运算占用测试时间的问题，并通过引入缓存存储区的方法解决了实时测试模式下累加数据存储区被占用而无法进行后续测试的问题，再通过流水线工作方式，解决了在保证采样速度的前提下降低硬件成本的问题，从而达到了在相同测试时间内尽量增加测试平均次数、提高光时域反射仪的测试动态范围的目的。

下面结合附图和实施例具体介绍本发明电路的结构、工作原理和功效：

图1为本发明的用于光时域反射仪的数据采集与处理电路的电原理方框图。

图2为图1中逻辑控制单元的内部电原理方框图。

图3为图2逻辑控制单元的流水线工作方式的时序图。

参见图1，本发明是光时域反射仪中的数据采集与处理电路，图1展示了本发明电路的工作原理。光时域反射仪采用一个光发射器5、通过耦合器3和连接器2连接到被测光纤1，光发射器5是由本发明的数据采集与处理电路6所驱动的。光接收器4则通过耦合器3接收被测光纤1的后向散射信号，并输出相应的模拟电信号，该模拟信号则由本发明的数据采集与处理电路6进行接收采集和累加处理。

本发明的数据采集处理电路6包括一个可以向光发射器5提供驱动脉冲的脉冲信号产生电路及其脉冲参数与逻辑控制单元14，一个可以在脉冲激光发射到该被测光纤前的某一设定时刻开始对光接收器4输出的模拟信号进行量化的模/数转换器13，一个具有一定容量的可以存储该模/数转换器量化的该被测光纤顺序位置的采样累加数据的快速存储器——快速同步先进先出存储器(FIFO)15，一个在采样累加完毕后将该快速存储器15中存储的采样累加数据转存的缓存存储器16，以及微处理器单元10、信号处理单元11、时钟信号单元12等部件组成。参见图2所示的逻辑控制单元14的内部电原理方框图，介绍本发明的工作原理。

在开始测试前，微处理器单元10将脉冲宽度、脉冲延迟、采样点数、重复次数等设定值分别写入逻辑控制单元14中的脉冲宽度寄存器20、脉冲延迟寄存器21、采样点数寄存器22和重复次数寄存器23，然后通过控制寄存器24启动自动测试过程。在自动测试过程中，微处理器单元10可从状态寄存器25读取“测试是否完成”的状态指示值。

当启动自动测试后，逻辑控制单元14中的激光脉冲产生电路35、延时器36、采样点数计数电路40、重复采样计数电路39分别自动从脉冲宽度寄存器20、脉冲延迟寄存器21、采样点数寄存器22和重复次数寄存器23装载设定值。激光脉冲产生电路35自动产生设定宽度的脉冲信号，并经延时器36延迟设定时间后输出到光发射器5。在激光脉冲信号产生和向光纤发射输出的同时，本发明的采样点数计数电路就开始控制测量、累加过程：A/D转换控制电路37控制A/D转换单元13进行采样，FIFO读写控制电路38控制读出快速同步先进先出存储器FIFO15中存储的相同测试点的前次累加数据(对每个测试点，第一次采样时的前次累加数据均为0)，数据锁存控制电路32控制锁存器31a、31b分别锁存A/D转换单元13输出的数据和由FIFO15输出的前次累加数据，经加法器30进行加法运算后，数据锁存控制电路32控制锁存器31c锁存本次累加数据。FIFO读写控制电路38将锁存器31c锁存的本次累加数据写入快速同步先进先出存储器FIFO15。该处理过程采用如图3所示的流水线控制方式。当采样到设定点数后，重复采样计数电路39进行计数，当重复次数不够设定次数时，采样点数计数电路40重新从采样点数寄存器22装载设定值，并重新进行下一轮采样累加过程。当重复次数达到设定次数后，重复采样计数电路39复位采样点数计数电路40，并启动自动转存控制电路34，使隔离器33打开。

当自动转存开始后，自动转存控制电路34自动从采样点数寄存器22装载设定采样点数，然后控制FIFO读写控制电路38从快速同步先进先出存储器FIFO15读出存储的采样累加数据，同时自动转存控制电路34自动产生将采样累加数据写入缓存存储器16所需的地址、控制信号，完成写操作。自动转存控制电路34在将设定采样点数的采样累加数据转存完毕后，向信号处理单元11发送转存完毕指示信号，同时状态寄存器25相应位被置为有效。

微处理器单元10检测到转存完毕状态后，又可以启动下一次采样累加过程。

信号处理单元11检测到转存完毕指示信号有效后，从缓存存储器16读取采样累加数据，随后可以进行信号处理和事件分析。

参见图3所示的本发明采样信号累加处理过程的流水线工作方式时序图，t_w是驱动光发射器5的脉冲信号的宽度，取值范围：10ns～20us；T_s是A/D采样时钟周期和FIFO的读写时钟周期(40ns)；N是每次的采样点数；t₁是驱动光发射器5的脉冲信号的前沿和A/D转换器的第一个转换时钟上升沿之间的时差，为了实现交错采样，t₁取值范围0～40ns；t₂是A/D转换器转换时钟上升沿与锁存器31a锁存时钟上升沿的时差，也是FIFO读时钟上升沿与锁存器31b锁存时钟上升沿的时差，值为T_s(40ns)；t₃是锁存器31a、31b的锁存时钟上升沿与锁存器31c的锁存时钟的上升沿的时差，值为T_s(40ns)；t₄是锁存器31c的锁存时钟上升沿与FIFO的写时钟上升沿之间的时差，值为T_s(40ns)。在此流水线工作方式中，每一点的采样累加存储过程的合计时间为t₂+t₃+t₄(120ns)，但相邻两点间的采样累加存储过程的间隔时间为t₂(40ns)，这样一方面保证了25MSPS的采样速率，另一方面也保证了单个测试点的采样累加存储时间的充裕度。

本发明的电路主要采用四种技术措施来提高信号的采样、存储、运算和处理速度：

(1)选用采样频率大于25MSPS、12位的A/D器件进行数据采样，并可进行交错(Interleaving)采样而将采样频率扩大到256倍，交错采样所用延时器的最小延迟时间0.15625纳秒(40ns/256)，因而最小采样分辨率可达0.015625米(在OTDR中，考虑到光在光纤中的来回传播，其传播速度约为1米/10纳秒)。

(2)利用硬件电路进行加法运算，从而大大提高运算速度，实现实时自动累加运算；并将测试数据暂存区与累加数据存储区合并，采用存取速率大于25MHz、容量为65536×32位的同步先进先出存储器FIFO作为累加数据存储区。由于同步先进先出存储器不需要地址信号，并且可以同时进行读写操作，不仅简化控制逻辑，而且避免不能同时进行读写操作所导致的时间延迟。

(3)当累加运算进行到设定平均次数需要进行数据处理和事件分析时，采用缓存技术，将累加数据从累加数据存储区自动转存到缓存存储区，以供后续测试。由于对缓存存储器操作并不频繁，因此选用一般读写速度(70ns左右)、65536×32位容量的静态存储器作为缓存存储器。

(4)由于采样频率高达25MSPS，只有具有非常快的速度的硬件电路才能在一个采样周期40纳秒内完成采样、读取前次累加数据、加法运算、存储本次累加数据等操作，本发明将这些操作进行分解，采用流水线工作方式实现之，可降低对硬件电路速度的要求，从而降低硬件成本。

本发明已经试制出样品电路，并在光时域测试仪上进行试验实施，达到了设计要求和发明目的，是一种可以实现高分辨率、高速数据采集和实时累加处理的电路。

Claims (7)

1、一种用于高动态范围光时域反射仪的高速数据采集和实时累加处理的电路，其特征在于：包括一个向光发射电路提供驱动脉冲的脉冲信号产生电路及其脉冲参数与逻辑控制单元，一个在脉冲激光发射到该被测光纤前的某一设定时刻开始对光接收器输出的模拟信号进行量化的模/数转换器，一个具有一定容量的存储该模/数转换器量化的该被测光纤顺序位置的采样累加数据的快速存储器，一个在采样累加完毕后将该快速存储器中存储的采样累加数据转存的缓存存储器，以及对逻辑控制单元进行程序控制的微处理器单元，向逻辑控制单元提供时钟信号的时钟信号单元和信号处理单元。

2、如权利要求1所述的高速数据采集和实时累加处理的电路，其特征在于：其中模/数转换器件是对前述被测光纤中顺序位置的后向散射和反射信号进行采样的频率为25MSPS，12位的A/D转换器件。

3、如权利要求1所述的高速数据采集和实时累加处理的电路，其特征在于：其中逻辑控制单元中设有延迟器，该延迟器可进行的最小延迟时间为0.15625纳秒，也即可以实现最小分辨率达0.015625米的交错(Interleaving)采样技术。

4、如权利要求1所述的高速数据采集和实时累加处理的电路，其特征在于：其中快速存储器是采用快速同步先进先出存储器FIFO实现的。

5、如权利要求1所述的高速数据采集和实时累加处理的电路，其特征在于：其中逻辑控制单元中采用硬件电路实现前述被测光纤顺序位置的采样数据的实时累加。

6、如权利要求1所述的高速数据采集和实时累加处理的电路，其特征在于：采用静态存储器作为缓存存储器，以实现缓存技术而提高数据采样速度。

7、如权利要求1所述的高速数据采集和实时累加处理的电路，其特征在于：采用流水线方式完成脉冲数据采样，读取前次累加数据、加法运算、存储本次累加数据的信号处理操作。