CN111416620A - 延迟锁相环的鉴相电路 - Google Patents

延迟锁相环的鉴相电路 Download PDF

Info

Publication number
CN111416620A
CN111416620A CN202010260057.0A CN202010260057A CN111416620A CN 111416620 A CN111416620 A CN 111416620A CN 202010260057 A CN202010260057 A CN 202010260057A CN 111416620 A CN111416620 A CN 111416620A
Authority
CN
China
Prior art keywords
flip
flop
circuit
input
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010260057.0A
Other languages
English (en)
Other versions
CN111416620B (zh
Inventor
***
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Anlogic Information Technology Co ltd
Original Assignee
Shanghai Anlogic Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Anlogic Information Technology Co ltd filed Critical Shanghai Anlogic Information Technology Co ltd
Priority to CN202010260057.0A priority Critical patent/CN111416620B/zh
Publication of CN111416620A publication Critical patent/CN111416620A/zh
Application granted granted Critical
Publication of CN111416620B publication Critical patent/CN111416620B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1803—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the counter or frequency divider being connected to a cycle or pulse swallowing circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供了一种延迟锁相环的鉴相电路，包括分频电路、重定时电路、参考延时电路和鉴相器主体电路，所述分频电路与所述重定时电路连接，所述重定时电路与所述参考延时电路连接，所述参考延时电路与所述鉴相器主体电路连接。所述延迟锁相环的鉴相电路中，包括分频电路、重定时电路、参考延时电路和鉴相器主体电路，在所述鉴相器主体电路的基础上增加了所述分频电路、所述重定时电路和所述参考延时电路，从而能够将延迟后的分频参考时钟与分频反馈时钟对齐，从而扩大了锁相环的锁定范围。

Description

延迟锁相环的鉴相电路
技术领域
本发明涉及延迟锁相环技术领域，尤其涉及一种延迟锁相环的鉴相电路。
背景技术
延迟锁相环(delay lock loop，DLL)广泛应用于高速数据传输中，特别是在双倍数据速率(Double Data Rate，DDR)和串行器(SERializer，SERDES)***中用DLL来补偿时钟分布网络的偏移。
DLL的典型结构如图1所示，包括鉴相器(phase detector，PD)、电荷泵(chargepump，CP)、环路滤波器(loop filter，LPF)和压控延迟链(voltage control delay line，VCDL)，参考时钟ref_clk和经过VCDL后得到的反馈时钟fbk_clk为PD的输入，PD通过比较ref_clk和fbk_clk的相位差来控制CP对LPF的充放电，从而得到VCDL的控制电压vctrl。
PD的典型结构如图2所示，包括第一D触发器、第二D触发器、或门和与门，第一D触发器的输出端输出控制电荷泵充电的up信号，且与与门的第一输入端连接，第二D触发器的输出端输出控制电荷泵放电的dn信号，且与与门的第二输出端连接，所述与门的输出端与或门的第一输入端连接，第一D触发器的复位信号端和第二D触发器的复位信号端均与或门的输出端连接，或门的第二输入端接入复位信号reset，第一D触发器的时钟接入端接入参考时钟ref_clk，第二D触发器的时钟接入端接入反馈时钟，第一D触发器的D输入端和第二D触发器的D输入端接入高电平。
PD的工作时序如图3所示，对应的输入输出曲线如图4所示，图4中，横坐标为fbk_clk相对于ref_clk的延迟时间delay，纵坐标为图3中up信号和dn信号之间脉宽的差值pd_out，如果fbk_clk和ref_clk的delay不为参考时钟周期Tclk的整数倍，反馈环路会通过改变vctrl来控制延迟链的延迟，从而达到自动矫正的目的。但如果VCDL的初始delay值小于Tclk的二分之一，或者大于Tclk的二分之三，DLL环路则会如图5所示的无法锁定或者锁定在多周期处。而为了将DLL锁定在clk_out相对于ref_clk延迟一个周期处，压控延迟链的延迟范围T_(d_vcdl)应满足：1/2T_clk<T_(d_vcdl)<3/2T_clk，由此可以看出压控延迟链的延迟范围较小。
因此，有必要提供一种新型的延迟锁相环的鉴相电路以解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种延迟锁相环的鉴相电路，提高锁相环的锁定范围。
为实现上述目的，本发明的所述延迟锁相环的鉴相电路，包括分频电路、重定时电路、参考延时电路和鉴相器主体电路，所述分频电路与所述重定时电路连接，所述重定时电路与所述参考延时电路连接，所述参考延时电路与所述鉴相器主体电路连接。
本发明的有益效果在于：包括分频电路、重定时电路、参考延时电路和鉴相器主体电路，在所述鉴相器主体电路的基础上增加了所述分频电路、所述重定时电路和所述参考延时电路，从而能够将延迟后的分频参考时钟与分频反馈时钟对齐，从而锁相环的锁定范围。
优选地，所述分频电路包括第一分频器和第二分频器，所述第一分频器的第一输入端接入参考时钟信号，所述第二分频器的第一输入端接入反馈时钟信号，所述第一分频器的第二输入端和所述第二分频器的第二输入端接入复位信号。其有益效果在于：便于实现对参考时钟和反馈时钟的分频。
进一步优选地，所述第一分频器和所述第二分频器均包括m个级联的触发器，m为大于1的自然数。其有益效果在于：结构简单，成本低。
进一步优选地，所述第一分频器和所述第二分频器均16分频器。
进一步优选地，所述第一分频器和所述第二分频器的分频系数均大于或等于2。
进一步优选地，所述重定时电路包括第一触发器和第二触发器，所述第一触发器的第一输入端与所述第一分频器的输出端连接，所述第二触发器的第一输入端与所述第二分频器的输出端连接，所述第一触发器的第二输入端接入参考时钟信号，所述第二触发器的第二输入端接入反馈时钟信号，所述第一触发器的第三输入端和所述第二触发器的第三输入端接入复位信号。其有益效果在于：便于将分频后的时钟相位信息重新定时到输入时钟上，从而保留参考时钟和反馈时钟的相位差信息。
进一步优选地，所述参考延时电路包括第三触发器，所述第三触发器的第一输入端与所述第一触发器的输出端连接，所述第三触发器的第二输入端接入参考时钟信号，所述第三触发器的第三输入端接入复位信号。其有益效果在于：便于使分频后的参考时钟延迟一个参考时钟周期。
进一步优选地，所述鉴相器主体电路包括第四触发器、第五触发器、与门和或门，所述第四触发器的第二输入端与所述第三触发器的输出端连接，所述第五触发器的第二输入端与所述第二触发器的输出端连接，所述第四触发器的第三输入端和所述第五触发器的输入端均与所述或门的输出端连接，所述第四触发器的输出端与所述与门的第一输入端连接，所述第五触发器的输出端与所述与门的第二输入端连接，所述与门的输出端与所述或门的第一输入端连接，所述或门的第二输入端接入复位信号，所述第四触发器的第一输入端和所述第五触发器的第一输入端接入高电平信号。
附图说明
图1为现有技术中延迟锁相环的电路框图；
图2为现有技术中鉴相器的电路框图；
图3为图2中鉴相器的工作时序图；
图4为图2中鉴相器在图3工作时序下的输入输出曲线图；
图5为现有技术中延迟锁相环正确锁定和错误锁定的工作时序图；
图6为本发明的延迟锁相环的鉴相电路框图；
图7为本发明的第一分频器的电路框图；
图8为本发明的鉴相器主体电路的输入输出曲线图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
针对现有技术存在的问题，本发明的实施例提供了一种延迟锁相环的鉴相电路，参照图6，所述延迟锁相环的鉴相电路包括分频电路10、重定时电路20、参考延时电路30和鉴相器主体电路40，所述分频电路10与所述重定时电路20连接，所述重定时电路20与所述参考延时电路30连接，所述参考延时电路30与所述鉴相器主体电路40连接。
本发明的一些实施例中，参照图6，所述分频电路1包括第一分频器11和第二分频器12，所述第一分频器11的第一输入端接入参考时钟信号，所述第二分频器12的第一输入端接入反馈时钟信号，所述第一分频器11的第二输入端和所述第二分频器12的第二输入端接入复位信号。
本发明的一些实施例中，所述第一分频器和所述第二分频器均包括m个级联的触发器，m为大于1的自然数。
本发明的一些具体实施例中，所述第一分频器和所述第二分频器均16分频器。具体地，参照图6和图7，所述第一分频器11包括第六触发器111、第七触发器112、第八触发器113和第九触发器114，所述第六触发器111的第一输入端和第二输出端相互连接，所述第六触发器111的第一输出端与所述第七触发器112的第二输入端连接，所述第七触发器112的第一输入端和第二输出端相互连接，所述第七触发器112的第一输出端与所述第八触发器113的第二输入端连接，所述第八触发器113的第一输入端和第二输出端相互连接，所述第八触发器113的第一输出端与所述第九触发器114的第二输入端连接，所述第九触发器114的第一输入端和第二输出端相互连接，所述第六触发器111、所述第七触发器112、所述第八触发器113和所述第九触发器114的第三输出端接入复位信号reset，所述第六触发器111的第二输入端为所述第一分频器11的第一输入端，所述第九触发器114的第一输出端为所述第一分频器11的输出端。
本发明的一些实施例中，所述第一分频器和所述第二分频器的分频系数均大于或等于2。
本发明的一些实施例中，参照图6，所述重定时电路2包括第一触发器21和第二触发器22，所述第一触发器21的第一输入端与所述第一分频器11的输出端连接，所述第二触发器22的第一输入端与所述第二分频器12的输出端连接，所述第一触发器21的第二输入端接入参考时钟信号，所述第二触发器22的第二输入端接入反馈时钟信号，所述第一触发器21的第三输入端和所述第二触发器22的第三输入端接入复位信号。由于分频器本身存在延迟的不确定性，所述重定时电路2可以将分频后的时钟相位信息重新定位到输入时钟上，从而保留参考时钟和反馈时钟之间的相位差。
本发明的一些实施例中，参照图6，所述参考延时电路3包括第三触发器31，所述第三触发器31的第一输入端与所述第一触发器21的输出端连接，所述第三触发器31的第二输入端接入参考时钟信号，所述第三触发器31的第三输入端接入复位信号。所述参考延时电路.用于将分频后的参考时钟延迟一个参考时钟周期Tclk。
本发明的一些实施例中，参照图6，所述鉴相器主体电路4包括第四触发器41、第五触发器42、与门43和或门44，所述第四触发器41的第二输入端与所述第三触发器31的输出端连接，所述第五触发器42的第二输入端与所述第二触发器22的输出端连接，所述第四触发器41的第三输入端和所述第五触发器42的输入端均与所述或门44的输出端连接，所述第四触发器41的输出端与所述与门43的第一输入端连接，所述第五触发器42的输出端与所述与门43的第二输入端连接，所述与门43的输出端与所述或门44的第一输入端连接，所述或门44的第二输入端接入复位信号，所述第四触发器41的第一输入端和所述第五触发器42的第一输入端接入高电平信号。其中，所述第四触发器41的输出端输出控制电荷泵充电的up信号，所述第五触发器42的输出端输出控制电荷泵放电的dn信号。
上述触发器均为D触发器，触发器的第一输入端为D触发器的D输入端，触发器的第二输入端为D触发器的时钟接入端，触发器的第三输入端为D触发器的复位信号reset接入端，触发器的第一输出端为Q输出端，触发器的第二输出端为Q非输出端，且在未特殊说明的情况下，触发器的输出端默认为Q输出端，参考时钟标记为ref_clk，反馈时钟标记为fbk_clk，复位信号标记为reset。
参照图6和图8，所述第一分频器11和所述第二分频器12的分频系数为N，N大于或等于2，所述鉴相器主体电路40输入时钟信号的周期为NTclk，所述第二触发器22输出的fbk_div信号相对于所述第三触发器31输出的ref_div信号延迟T_(d_vcdl)-T_clk，其中，T_(d_vcdl)为压控延迟链的延迟范围，T_clk为参考时钟周期。为了让DLL正确锁定，就要保证锁定时fbk_div信号相对于ref_div信号的延迟为零，由此，可以得到压控延迟链的延迟范围为-N/2T_clk<T_(d_vcdl)-T_clk<N/2T_clk，由于N大于或等于2，且压控延迟链本身存在一定的延迟，所以0<T_(d_vcdl)<T_clk+N/2T_clk，由此，可以看出本发明提供的延迟锁相环的鉴相电路极大的扩展了压控延迟链的延迟范围，从而扩大了锁相环的锁定范围，便于解决延迟锁相环出现错锁的问题，而且降低了鉴相器主体电路40以及电荷泵的工作频率，降低了电路功耗，并简化了电路。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。

Claims (8)

1.一种延迟锁相环的鉴相电路，其特征在于，包括分频电路、重定时电路、参考延时电路和鉴相器主体电路，所述分频电路与所述重定时电路连接，所述重定时电路与所述参考延时电路连接，所述参考延时电路与所述鉴相器主体电路连接。
2.根据权利要求1所述的延迟锁相环的鉴相电路，其特征在于，所述分频电路包括第一分频器和第二分频器，所述第一分频器的第一输入端接入参考时钟信号，所述第二分频器的第一输入端接入反馈时钟信号，所述第一分频器的第二输入端和所述第二分频器的第二输入端接入复位信号。
3.根据权利要求2所述的延迟锁相环的鉴相电路，其特征在于，所述第一分频器和所述第二分频器均包括m个级联的触发器，m为大于1的自然数。
4.根据权利要求2所述的延迟锁相环的鉴相电路，其特征在于，所述第一分频器和所述第二分频器均16分频器。
5.根据权利要求2所述的延迟锁相环的鉴相电路，其特征在于，所述第一分频器和所述第二分频器的分频系数均大于或等于2。
6.根据权利要求2所述的延迟锁相环的鉴相电路，其特征在于，所述重定时电路包括第一触发器和第二触发器，所述第一触发器的第一输入端与所述第一分频器的输出端连接，所述第二触发器的第一输入端与所述第二分频器的输出端连接，所述第一触发器的第二输入端接入参考时钟信号，所述第二触发器的第二输入端接入反馈时钟信号，所述第一触发器的第三输入端和所述第二触发器的第三输入端接入复位信号。
7.根据权利要求5所述的延迟锁相环的鉴相电路，其特征在于，所述参考延时电路包括第三触发器，所述第三触发器的第一输入端与所述第一触发器的输出端连接，所述第三触发器的第二输入端接入参考时钟信号，所述第三触发器的第三输入端接入复位信号。
8.根据权利要求6所述的延迟锁相环的鉴相电路，其特征在于，所述鉴相器主体电路包括第四触发器、第五触发器、与门和或门，所述第四触发器的第二输入端与所述第三触发器的输出端连接，所述第五触发器的第二输入端与所述第二触发器的输出端连接，所述第四触发器的第三输入端和所述第五触发器的输入端均与所述或门的输出端连接，所述第四触发器的输出端与所述与门的第一输入端连接，所述第五触发器的输出端与所述与门的第二输入端连接，所述与门的输出端与所述或门的第一输入端连接，所述或门的第二输入端接入复位信号，所述第四触发器的第一输入端和所述第五触发器的第一输入端接入高电平信号。
CN202010260057.0A 2020-04-03 2020-04-03 延迟锁相环的鉴相电路 Active CN111416620B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010260057.0A CN111416620B (zh) 2020-04-03 2020-04-03 延迟锁相环的鉴相电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010260057.0A CN111416620B (zh) 2020-04-03 2020-04-03 延迟锁相环的鉴相电路

Publications (2)

Publication Number Publication Date
CN111416620A true CN111416620A (zh) 2020-07-14
CN111416620B CN111416620B (zh) 2021-06-18

Family

ID=71494810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010260057.0A Active CN111416620B (zh) 2020-04-03 2020-04-03 延迟锁相环的鉴相电路

Country Status (1)

Country Link
CN (1) CN111416620B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201008144Y (zh) * 2006-12-31 2008-01-16 中国科学院半导体研究所 一种电荷泵锁相环电路
CN102148616A (zh) * 2011-03-31 2011-08-10 山东华芯半导体有限公司 防止延迟锁相环错误锁定的方法及其***
CN103236841A (zh) * 2013-04-15 2013-08-07 北京大学 基于周期比较的开关式鉴频鉴相器及数字锁相环
CN103684431A (zh) * 2013-12-03 2014-03-26 电子科技大学 可快速锁定的锁相环及其锁定方法
CN109936365A (zh) * 2019-04-01 2019-06-25 上海安路信息科技有限公司 小数分频锁相环锁定检测方法及其***

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201008144Y (zh) * 2006-12-31 2008-01-16 中国科学院半导体研究所 一种电荷泵锁相环电路
CN102148616A (zh) * 2011-03-31 2011-08-10 山东华芯半导体有限公司 防止延迟锁相环错误锁定的方法及其***
CN103236841A (zh) * 2013-04-15 2013-08-07 北京大学 基于周期比较的开关式鉴频鉴相器及数字锁相环
CN103684431A (zh) * 2013-12-03 2014-03-26 电子科技大学 可快速锁定的锁相环及其锁定方法
CN109936365A (zh) * 2019-04-01 2019-06-25 上海安路信息科技有限公司 小数分频锁相环锁定检测方法及其***

Also Published As

Publication number Publication date
CN111416620B (zh) 2021-06-18

Similar Documents

Publication Publication Date Title
CA2309522C (en) Wide frequency-range delay-locked loop circuit
US7323940B2 (en) Adaptive cycle-slipped detector for unlock detection in phase-locked loop applications
US6157690A (en) Digital PLL circuit
US9356611B1 (en) Systems and methods involving phase detection with adaptive locking/detection features
US6265902B1 (en) Slip-detecting phase detector and method for improving phase-lock loop lock time
US9018992B1 (en) Systems and methods involving phase detection with adaptive locking/detection features
CN110224697B (zh) 一种锁相环锁定方法、锁相环电路及通信收发***
US8401140B2 (en) Phase/frequency detector for a phase-locked loop that samples on both rising and falling edges of a reference signal
US20090167387A1 (en) Delay-locked loop for timing control and delay method thereof
US6670853B2 (en) Data recovery circuit and method thereof
US10868550B2 (en) Cycle slip detection and correction in phase-locked loop
CN111464180B (zh) 一种具有锁定检测功能的锁相环电路
US7315189B2 (en) Retiming circuits for phase-locked loops
US6404240B1 (en) Circuit and method of a three state phase frequency lock detector
US12015688B1 (en) Fast-locking phase-locked loop, transceiver, and communication device
CN111416620B (zh) 延迟锁相环的鉴相电路
US6954510B2 (en) Phase-locked loop lock detector circuit and method of lock detection
EP1199806B1 (en) PLL circuit and optical communication reception apparatus
US6239632B1 (en) Method, architecture and/or circuitry for controlling the pulse width in a phase and/or frequency detector
US6650146B2 (en) Digital frequency comparator
CN107682007B (zh) 基于双环路的快锁定低抖动的时钟数据恢复电路
CN111478698B (zh) 锁相环锁定检测电路
CN113179099B (zh) 一种锁相环电路和其控制方法、半导体器件及电子设备
CN112042124A (zh) 一种锁相环
Lip-Kai et al. Fast-lock dual charge pump analog DLL using improved phase frequency detector

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 200434 Room 202, building 5, No. 500, Memorial Road, Hongkou District, Shanghai

Applicant after: Shanghai Anlu Information Technology Co.,Ltd.

Address before: Room 501-504, building 9, Pudong Software Park, 498 GuoShouJing Road, Pudong New Area, Shanghai, 201203

Applicant before: SHANGHAI ANLOGIC INFORMATION TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant