CN111403479A - 具有多金属栅结构的hemt器件及其制备方法 - Google Patents
具有多金属栅结构的hemt器件及其制备方法 Download PDFInfo
- Publication number
- CN111403479A CN111403479A CN202010204549.8A CN202010204549A CN111403479A CN 111403479 A CN111403479 A CN 111403479A CN 202010204549 A CN202010204549 A CN 202010204549A CN 111403479 A CN111403479 A CN 111403479A
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- gate electrode
- electrode
- gate structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 103
- 239000002184 metal Substances 0.000 title claims abstract description 103
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 20
- 238000000407 epitaxy Methods 0.000 claims abstract description 15
- 238000001755 magnetron sputter deposition Methods 0.000 claims abstract description 14
- 238000001259 photo etching Methods 0.000 claims abstract description 13
- 238000005566 electron beam evaporation Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims 2
- 238000000206 photolithography Methods 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 10
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 2
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- 238000010894 electron beam technology Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000002245 particle Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- -1 argon ions Chemical class 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了具有多金属栅结构的HEMT器件及其制备方法。该器件包括AlGaN/GaN外延，AlGaN/GaN外延上表面的两端分别连接源漏电极，源漏电极靠近源极侧设置栅电极，栅电极第一层金属X采用电子束蒸发方式沉积，栅电极第二层金属Y采用磁控溅射方式沉积，栅电极第二层金属Y的功函数高于第一层金属X的功函数，无需光刻，栅电极剥离后形成的与(Al)GaN接触的金属结构为Y/X/Y。与(Al)GaN接触的是多金属栅结构，使得电场重新分布，降低了靠近漏极的栅极边缘的电场峰值，提高了器件的击穿电压；同时，较低的栅极边缘的电场峰值减弱了栅极注入电子以形成虚栅效应，降低了器件的电流崩塌，提高了器件的动态性能。
Description
技术领域
本发明涉及半导体领域，特别涉及具有多金属栅结构的HEMT器件及其制备方法。
背景技术
GaN材料因具有高电子迁移率、低导通电阻、优异的散热能力以及高击穿等特性，广泛应用于高频功率放大器与高压功率开关等场合。目前GaN基HEMT器件的击穿电压远远没有达到GaN材料的理论极限值（3.4 MV/cm）,器件往往容易在栅漏之间击穿，如何降低靠近漏极一侧的栅极边缘的高电场峰值将有益于提高器件的击穿电压。目前最常见的方法是采用栅极场板或者源极场板来调节电场分布，从而降低靠近漏极一侧的栅极边缘的高电场峰值。另一方面，由于栅极注入电子导致的虚栅效应加剧了对于器件电流崩塌的影响，使得器件在应力条件下表现出较差的性能。目前普遍采用钝化工艺来减小势垒层上的表面态，抑制电流崩塌（R. Hao, et al, IEEE Electron Device Lett.,2017, 38(11)）；采用场板工艺来调制电场，从而减小表面态的做法也有相关的报道（H. Hanawa, et al, IEEEInternational Reliability Physics Symposium Proceedings., 2013）。有学者（A. K.Visvkarma, et al, Semicond. Sci. Technol., 2019， 34(10)）通过改变电子束沉积的角度来实现双层栅极金属工艺，形成了Ni/(Al)GaN与Ti/(Al)GaN栅极双接触界面，改变了栅极边缘电场分布，提高了器件的击穿电压与动态性能。
目前沉积金属的设备一般是电子束蒸发或者磁控溅射。磁控溅射设备主要是依靠氩离子轰击靶材，将材料的原子溅射出来至晶圆表面；而电子束蒸发设备主要是依靠加热，让材料融化，到达沸点后，材料的粒子一个个的脱离材料表面到达晶圆表面。对于磁控溅射设备而言，其溅射距离短，主要涉及到粒子之间的碰撞，有一个粒子运动的平均自由程要考虑，类似于一个点光源，各个粒子间角度大，因此溅射在晶圆表面上的材料的区域会比定义的光刻窗口要大；而电子束蒸发的腔体长，类似于平行的光源，金属材料会垂直的蒸发在晶圆表面上。
综上所述，双层栅极金属工艺有助于改善器件的击穿电压和动态性能。但上述提到的改变电子束沉积的角度的方法很难精确控制，且重复性差。
发明内容
本发明提出了具有多金属栅结构的HEMT器件，利用磁控溅射制备的第二层金属Y完全包裹住了利用电子束制备的第一层金属X，形成了YXY金属栅结构，调节了电场分布，降低了靠近漏极的栅极边缘的电场峰值，提高了器件的击穿电压；与此同时，较低的栅极边缘的电场峰值减弱了栅极注入电子以形成虚栅对于器件的电流崩塌的影响，提高了器件的动态性能。
本发明的目的至少通过如下技术方案之一实现的。
本发明提供了具有多金属栅结构的HEMT器件，所述器件包括AlGaN/GaN外延，AlGaN/GaN外延上表面的两端分别连接源漏电极，所述源漏电极靠近源极侧设置栅电极，所述栅电极第一层金属X采用电子束蒸发方式沉积，所述栅电极第二层金属Y采用磁控溅射方式沉积，所述栅电极第二层金属Y的功函数高于第一层金属X的功函数，无需额外的光刻步骤，所述栅电极剥离后形成的与(Al)GaN接触的金属结构为Y/X/Y。
本发明采用电子束与磁控溅射相结合的方法，金属剥离后实现了多金属栅结构Y/X/Y，该方法不需要改变电子束沉积的角度，电子束与磁控溅射只需采用传统的沉积方式，具有可重复性，且相较于上述提到的双层栅极金属工艺，基于本发明的方法实现的是三层栅极金属工艺。
本发明提供的具有多金属栅结构的HEMT器件，包括：AlGaN/GaN外延、源漏电极及栅电极；所述AlGaN/GaN外延上表面的两端分别连接源漏电极；所述栅电极与AlGaN/GaN外延上表面连接；所述栅电极包含第一层金属X和第二层金属Y；所述栅电极剥离后形成的与(Al)GaN接触的金属结构为Y/X/Y。
本发明提供的具有多金属栅结构的HEMT器件是一种AlGaN/GaN HEMT器件。
进一步地，所述第一层金属X两侧的第二层金属Y的长度为0.5-1 μm。
进一步地，所述二层金属Y完全包裹住了第一层金属X。
进一步地，所述栅电极到源极的距离小于栅电极到漏极的距离，即所述源漏电极靠近源极侧设置栅电极。
本发明提供一种制备所述的具有多金属栅结构的HEMT器件的方法，包括如下步骤：
（1）在AlGaN/GaN外延上定义源漏电极窗口，制备源漏电极并进行退火形成欧姆接触；
（2）定义栅电极光刻窗口，制备多金属栅结构Y/X/Y，得到所述具有多金属栅结构的HEMT器件。
进一步地，步骤（2）所述栅电极的光刻窗口设计为1-2 μm。
进一步地，步骤（2）所述多金属栅结构Y/X/Y中，第一层金属X采用电子束蒸发方式沉积，第二层金属Y采用磁控溅射方式沉积；且第二层金属Y的厚度要大于第一层金属X的厚度。
进一步地，步骤（2）所述多金属栅结构Y/X/Y中，第一层金属X为Ni、Ti、TiN等中的一种，第二层金属Y为Cu、W、Ni等中的一种。
和现有技术相比，本发明具有以下有益效果和优点：
本发明利用电子束与磁控溅射制备的多金属栅极，无需额外的光刻步骤，磁控溅射制备的第二层金属Y完全包裹住了电子束制备的第一层金属X，形成了多金属栅结构Y/X/Y；调节了电场分布，降低了靠近漏极的栅极边缘的电场峰值，提高了器件的击穿电压；与此同时，较低的栅极边缘的电场峰值减弱了栅极注入电子以形成的虚栅效应，通过进行C-V特性的测试，在10KHz的测试频率下对应的W/TiN/W结构的器件的饱和电容（158pF）相较于TiN结构的器件（136pF）下降了13.9%，提高了器件的动态性能。
附图说明
图1为实施例的在制备源漏接触电极前GaN基 HEMT器件的外延层的示意图；
图2为实施例的在制备完源漏接触电极并进行退火形成欧姆接触后的器件结构示意图；
图3为实施例的形成栅电极后的器件结构示意图；
图4为实施例2制备的具有多金属栅结构的HEMT器件与TiN结构的器件的电容数据图；
图中，AlGaN/GaN外延1，源漏电极2，栅电极3。
具体实施方式
以下结合实例对本发明的具体实施作进一步说明，但本发明的实施和保护不限于此。需指出的是，以下若有未特别详细说明之过程，均是本领域技术人员可参照现有技术实现或理解的。
实施例1
本实施例提供了具有多金属栅结构的HEMT器件，如图3所示，所述器件包括AlGaN/GaN外延1，AlGaN/GaN外延上表面的两端分别连接源漏电极2，所述源漏电极2靠近源极侧设置栅电极3，所述栅电极3第一层金属Ti采用电子束蒸发方式沉积，所述栅电极3第二层金属Ni采用磁控溅射方式沉积，无需额外的光刻步骤，所述栅电极3剥离后形成的与(Al)GaN接触的金属结构为Ni/Ti/Ni。图3中的G-1表示第一层金属，G-2表示第二层金属。
本实施例还提供了制备具有多金属栅结构的HEMT器件的方法，包括以下步骤：
（1）在AlGaN/GaN外延（制备源漏接触电极前的外延层如图1所示）上1定义源漏电极窗口，制备源漏电极2并进行退火形成欧姆接触，如图2所示；
（2）定义栅电极3光刻窗口，制备多金属栅结构Ni/Ti/Ni，如图3所示；HEMT器件的栅极光刻窗口设计为1μm，栅电极剥离后形成的金属结构Ni/Ti/Ni中，第一层金属Ti两侧的第二层金属Ni的长度为0.7 μm，第一层金属Ti的厚度为50 nm，第二层金属Ni的厚度为250 nm，且第二层金属Ni完全包裹住了第一层金属Ti，得到所述具有多金属栅结构的HEMT器件。
实施例1制备的具有多金属栅结构的HEMT器件具有良好的动态性能及较低的饱和电容，可参照图4所示。
实施例2
本实施例提供了具有多金属栅结构的HEMT器件，如图3所示，所述器件包括AlGaN/GaN外延1，AlGaN/GaN外延上表面的两端分别连接源漏电极2，所述源漏电极2靠近源极侧设置栅电极3，所述栅电极3第一层金属TiN采用电子束蒸发方式沉积，所述栅电极3第二层金属W采用磁控溅射方式沉积，无需额外的光刻步骤，所述栅电极3剥离后形成的与(Al)GaN接触的金属结构为W/TiN/W。
本实施例还提供了制备具有多金属栅结构的HEMT器件的方法，包括以下步骤：
（1）在AlGaN/GaN外延上1定义源漏电极窗口，制备源漏电极2并进行退火形成欧姆接触，如图2所示；
（2）定义栅电极3光刻窗口，制备多金属栅结构W/TiN/W，如图3所示；HEMT器件的栅极光刻窗口设计为1μm，栅电极剥离后形成的金属结构W/TiN/W中，第一层金属TiN两侧的第二层金属W的长度为0.5μm，第一层金属TiN的厚度为50nm，第二层金属W的厚度为200nm，且第二层金属W完全包裹住了第一层金属TiN，得到所述具有多金属栅结构的HEMT器件。
图4为实施例2制备的具有多金属栅结构的HEMT器件（W/TiN/W）的C-V特性比较图，仅展示了在测试频率为10KHz时对应的电容数据，可以看出，具有W/TiN/W结构的器件相较于TiN结构的器件的饱和电容值更低。
以上实施例仅为本发明较优的实施方式，仅用于解释本发明，而非限制本发明，本领域技术人员在未脱离本发明精神实质下所作的改变、替换、修饰等均应属于本发明的保护范围。
Claims (8)
1.具有多金属栅结构的HEMT器件,其特征在于，包括：AlGaN/GaN外延、源漏电极及栅电极；所述AlGaN/GaN外延上表面的两端分别连接源漏电极；所述栅电极与AlGaN/GaN外延上表面连接；所述栅电极包含第一层金属X和第二层金属Y；所述栅电极剥离后形成的与(Al)GaN接触的金属结构为Y/X/Y。
2.根据权利要求1所述的具有多金属栅结构的HEMT器件,其特征在于，所述第一层金属X两侧的第二层金属Y的长度为0.5-1 μm。
3.根据权利要求1所述的具有多金属栅结构的HEMT器件,其特征在于，所述二层金属Y完全包裹住了第一层金属X。
4.根据权利要求1所述的具有多金属栅结构的HEMT器件,其特征在于，所述栅电极到源极的距离小于栅电极到漏极的距离。
5.一种制备权利要求1-4任一项所述的具有多金属栅结构的HEMT器件的方法，其特征在于，包括如下步骤：
（1）在AlGaN/GaN外延上定义源漏电极窗口，制备源漏电极并进行退火形成欧姆接触；
（2）定义栅电极光刻窗口，制备多金属栅结构Y/X/Y，得到所述具有多金属栅结构的HEMT器件。
6.根据权利要求5所述的具有多金属栅结构的HEMT器件的制备方法,其特征在于，步骤（2）所述栅电极的光刻窗口设计为1-2 μm。
7.根据权利要求5所述的具有多金属栅结构的HEMT器件的制备方法,其特征在于，步骤（2）所述多金属栅结构Y/X/Y中，第一层金属X采用电子束蒸发方式沉积，第二层金属Y采用磁控溅射方式沉积；且第二层金属Y的厚度要大于第一层金属X的厚度。
8.根据权利要求5所述的具有多金属栅结构的HEMT器件的制备方法,其特征在于，步骤（2）所述多金属栅结构Y/X/Y中，第一层金属X为Ni、Ti、TiN中的一种，第二层金属Y为Cu、W、Ni中的一种。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010204549.8A CN111403479A (zh) | 2020-03-21 | 2020-03-21 | 具有多金属栅结构的hemt器件及其制备方法 |
| PCT/CN2020/132690 WO2021189923A1 (zh) | 2020-03-21 | 2020-11-30 | 具有多金属栅结构的hemt器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010204549.8A CN111403479A (zh) | 2020-03-21 | 2020-03-21 | 具有多金属栅结构的hemt器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111403479A true CN111403479A (zh) | 2020-07-10 |
Family
ID=71413951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010204549.8A Pending CN111403479A (zh) | 2020-03-21 | 2020-03-21 | 具有多金属栅结构的hemt器件及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111403479A (zh) |
| WO (1) | WO2021189923A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021189923A1 (zh) * | 2020-03-21 | 2021-09-30 | 中山市华南理工大学现代产业技术研究院 | 具有多金属栅结构的hemt器件及其制备方法 |
| CN113725287A (zh) * | 2021-07-21 | 2021-11-30 | 中山市华南理工大学现代产业技术研究院 | 低温无金欧姆接触GaN基HEMT器件及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8318562B2 (en) * | 2007-04-02 | 2012-11-27 | University Of South Carolina | Method to increase breakdown voltage of semiconductor devices |
| CN104377241B (zh) * | 2014-09-30 | 2017-05-03 | 苏州捷芯威半导体有限公司 | 功率半导体器件及其制造方法 |
| CN106158948B (zh) * | 2015-04-10 | 2020-05-19 | 中国科学院苏州纳米技术与纳米仿生研究所 | Ⅲ族氮化物增强型hemt器件及其制作方法 |
| US9911817B2 (en) * | 2015-07-17 | 2018-03-06 | Cambridge Electronics, Inc. | Field-plate structures for semiconductor devices |
| CN111403479A (zh) * | 2020-03-21 | 2020-07-10 | 中山市华南理工大学现代产业技术研究院 | 具有多金属栅结构的hemt器件及其制备方法 |
-
2020
- 2020-03-21 CN CN202010204549.8A patent/CN111403479A/zh active Pending
- 2020-11-30 WO PCT/CN2020/132690 patent/WO2021189923A1/zh active Application Filing
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021189923A1 (zh) * | 2020-03-21 | 2021-09-30 | 中山市华南理工大学现代产业技术研究院 | 具有多金属栅结构的hemt器件及其制备方法 |
| CN113725287A (zh) * | 2021-07-21 | 2021-11-30 | 中山市华南理工大学现代产业技术研究院 | 低温无金欧姆接触GaN基HEMT器件及其制备方法 |
| WO2023000692A1 (zh) * | 2021-07-21 | 2023-01-26 | 中山市华南理工大学现代产业技术研究院 | 低温无金欧姆接触GaN基HEMT器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021189923A1 (zh) | 2021-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104465748B (zh) | 一种GaN基增强型HEMT器件及其制备方法 | |
| US7160766B2 (en) | Field-effect semiconductor device and method for making the same | |
| CN111403479A (zh) | 具有多金属栅结构的hemt器件及其制备方法 | |
| CN106711212B (zh) | 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件及其制造方法 | |
| US11830941B2 (en) | High electron mobility transistor and method of fabricating the same | |
| CN220065702U (zh) | 一种增强型hemt器件 | |
| CN115244683A (zh) | 共享结构特征的iii族hemt和电容器 | |
| CN104393045B (zh) | 一种新型GaN基增强型HEMT器件及其制备方法 | |
| CN110429127A (zh) | 一种氮化镓晶体管结构及其制备方法 | |
| CN212907750U (zh) | 具有多金属栅结构的hemt器件 | |
| JP2015153810A (ja) | 半導体装置の製造方法 | |
| CN110085674B (zh) | 一种垂直功率器件及其制作方法 | |
| CN113725287B (zh) | 低温无金欧姆接触GaN基HEMT器件及其制备方法 | |
| CN110890423A (zh) | 一种高压氮化镓功率器件结构及其制备方法 | |
| JP6245118B2 (ja) | 半導体装置およびその製造方法 | |
| CN207664049U (zh) | 一种高质量MOS界面的常关型GaNMOSFET结构 | |
| US12021121B2 (en) | Semiconductor device structures and methods of manufacturing the same | |
| CN115410922A (zh) | 一种垂直型氧化镓晶体管及其制备方法 | |
| CN114122127B (zh) | 一种设置组合钝化介质的氮化物hemt器件及制备方法 | |
| JP2015099850A (ja) | 窒化物半導体を用いたトランジスタおよびその製造方法 | |
| Yoshida et al. | InGaAs HEMTs with T‐gate electrodes formed by multi‐layer SiCN molds | |
| Oh et al. | Development of chip shrink technology for lateral-type GaN based HFETs using SiO 2/polyimide dual IMD layers | |
| CN216213472U (zh) | 半导体装置 | |
| CN113540229B (zh) | 半导体器件及其制作方法 | |
| US10424659B1 (en) | High electron mobility transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |