CN111403355A - 一种完全塑封天线的封装结构及其制备工艺 - Google Patents

一种完全塑封天线的封装结构及其制备工艺 Download PDF

Info

Publication number
CN111403355A
CN111403355A CN202010254867.5A CN202010254867A CN111403355A CN 111403355 A CN111403355 A CN 111403355A CN 202010254867 A CN202010254867 A CN 202010254867A CN 111403355 A CN111403355 A CN 111403355A
Authority
CN
China
Prior art keywords
antenna
layer
rewiring layer
plastic
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010254867.5A
Other languages
English (en)
Inventor
王新
蒋振雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Microsilicon Tech Co ltd
Original Assignee
Hangzhou Microsilicon Tech Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Microsilicon Tech Co ltd filed Critical Hangzhou Microsilicon Tech Co ltd
Priority to CN202010254867.5A priority Critical patent/CN111403355A/zh
Publication of CN111403355A publication Critical patent/CN111403355A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Details Of Aerials (AREA)

Abstract

本发明公开了一种完全塑封天线的封装结构，包括重新布线层，设置于重新布线层一侧表面的塑封层，以及设置于重新布线层另一侧表面的锡球，所述塑封层中同时塑封了与重新布线层上触点连接的天线和器件，所述天线被完全塑封在塑封体内。本发明还公开了此种完全塑封天线的封装结构的制备工艺，先在临时载片上用薄膜工艺制作出重新布线层，然后在重新布线层上使用干膜光刻和电镀的方法制作天线结构；紧接着把芯片也贴装在重新布线层上，并将其与天线结构一并塑封在塑封体之中。采用本发明的设计方案，封装体面积更小、更紧凑，且厚度更薄；天线的整个结构使用光刻的方法制成，因此天线结构的尺寸可以控制的非常精准，精度较高。

Description

一种完全塑封天线的封装结构及其制备工艺
技术领域
本发明涉及半导体封装技术领域，特别是一种一种完全塑封天线的封装结构及其制备工艺。
背景技术
随着5G移动通讯时代的来临，对异构集成射频前端模块的需求正在与日俱增，在天线封装技术的演进中，射频芯片元件和天线的整合成为新的趋势，因而AiP(Antenna inPackage)封装技术逐步成为先进封装行业的关注焦点。
目前已有的扇出型天线封装，大都是在塑封有芯片(包括被动元件，及裸晶片等)的塑封体的表面上，包括塑封体的上表面或者下表面，使用重新布线层(Re-DistributionLayer，也就是RDL)的制作方法形成天线层，又或者天线层分别位于塑封体和PCB封装基板的表面。在该类封装方法中，天线层结构要额外占用塑封体表面上原本用来布置RDL走线的面积，或者占用PCB表面的面积，故而对整体的封装走线的设计和制造工艺产生了一定的限制。
发明内容
发明目的：本发明的目的在于解决现有的扇出型天线封装将天线设置于塑封体的上下表面，占用更多的走线面积，同时增加了PCB整体厚度的问题。
技术方案：为解决上述问题，本发明提供以下技术方案：
一种完全塑封天线的封装结构，包括至少一层重新布线层，设置于重新布线层一侧表面的塑封层，以及设置于重新布线层另一侧表面的锡球，所述塑封层中同时塑封了与重新布线层上金属触点连接的天线和器件，且所述天线被完全塑封在塑封层内。
现有的天线结构一般是在塑封体或基板的上下表面进行设置，现有技术的天线针对的是波长较长的电磁波，故天线的尺寸比较大，需要比较大的面积和区域来仿真天线结构。
进一步地，在技术的不断进步下，随着5G时代的来临，我们采用波长更短的电磁波(毫米波)，就可以考虑将天线进行其他方式的设置，而本发明提出在不影响天线本身功能实现的前提下将天线进行完全塑封，解放塑封体表面或基本上下表面的走线空间，同时能够降低封装整体厚度，进一步提高集成水平。
本申请的技术方案中，天线可以被完全塑封，如果和上下表面齐平，外露出的天线触点仍然会与塑封体表面的走线存在冲突。
进一步地，所述天线包括相互独立的天线导体以及接地反射导体，且接地反射导体设置在天线导体和器件中间，天线导体和重新布线层上的信号金属触点电连接，接地反射导体和重新布线层上的接地金属触点电连接。
进一步地，接地反射导体和天线导体材质均为金属铜，接地反射导体设置在天线导体和芯片中间，防止了天线信号和器件之间的信号干扰。
进一步地，所述重新布线层包括介电层，以及贯穿介电层的金属互联层。
进一步地，所述器件包括芯片和无源被动元件。
进一步地，所述天线导体和接地反射导体均在重新布线层上平铺展开并被塑封层完全塑封，形成图形化的天线。
由于天线本身具有一定的面积或体积，故现有技术采用的是占用更多体积的技术方案，并贯穿塑封体在塑封体的上下表面均占用更多的面积，而采用本发明的技术方案，通过将天线分为独立的天线导体以及接地反射导体，使得天线能够被设计为图形化的天线，同时保留了天线本身功能的实现。
一种如权利要求1所述的完全塑封天线的封装结构的制备工艺，包括以下步骤：
1)在临时承载片表面粘附临时键合胶层；
2)在临时键合胶层表面用薄膜工艺制作重新布线层；
3)在重新布线层上，使用干膜光刻与电镀的方法制作天线；
4)然后在重新布线层上未制作天线结构的区域继续贴附所需要封装的器件；
5)将重新布线层上的天线和器件进行整体塑封形成塑封层，使得天线结构与芯片一样都完全嵌入在塑封体之中；
6)采用激光或热剥离的办法将临时承载片与其上重新布线层分离，并去除临时键合胶，从而使重新布线层相对于塑封层所在侧的另一侧裸露出来；
7)在重新布线层上植球并完成锡球的焊接；
8)将封装好的器件进行单元切割得到单独的封装体单元。
进一步地，所述步骤2)中，金属互联层的上下表面至少与介电层的上下表面齐平，外露出的金属互联层端部作为金属触点。
进一步地，所述器件包括芯片和无源被动元件，贴装时芯片的器件面朝向重新布线层，并且器件的金属凸点与重新布线层上对应的金属触点进行连接。
有益效果：本发明与现有技术相比：
本发明采用先做完重新布线层然后再塑封元件制作塑封层的方法，可以有效提高重新布线层的精度和可靠性，并且图形化的天线结构是包裹在塑封体之中，不需要占用塑封体的上表面或者下表面的面积，也就是不占用位于塑封体表面的重新布线层的布线空间，从而可以有效缩小重新布线层的面积，进而缩小封装体积，提高封装器件的集成度，并增加了重新布线层设计和制作的灵活性。
附图说明
图1为本发明实施例1的产品结构示意图；
图2为本发明实施例1的图形化天线示例一；
图3为本发明实施例1的图形化天线示例二；
图4为本发明实施例2的产品结构示意图；
图5为本发明实施例3的步骤1)示意图；
图6为本发明实施例3的步骤2)示意图；
图7为本发明实施例3的步骤3)示意图；
图8为本发明实施例3的步骤4)示意图；
图9为本发明实施例3的步骤5)示意图；
图10为本发明实施例3的步骤6)示意图；
图11为本发明实施例3的步骤7)示意图。
具体实施方式
下面结合附图和实施例对本发明进行进一步地说明。
实施例1
如图1至图3所示，一种完全塑封天线的封装结构，包括至少一层重新布线层120，设置于重新布线层120一侧表面的塑封层160，以及设置于重新布线层120另一侧表面的锡球170，所述塑封层160中同时塑封了与重新布线层120上金属触点连接的天线130和器件，且所述天线130被完全塑封在塑封层160内。
现有的天线结构一般是在塑封体或基板的上下表面进行设置，现有技术的天线针对的是波长较长的电磁波，故天线的尺寸比较大，需要比较大的面积和区域来仿真天线结构。在技术的不断进步下，随着5G时代的来临，我们采用波长更短的电磁波(毫米波)，就可以考虑将天线进行其他方式的设置。而本发明提出在不影响天线本身功能实现的前提下将天线进行完全塑封，解放塑封体表面或基本上下表面的走线空间，同时能够降低封装整体厚度，进一步提高集成水平。
本申请的技术方案中，天线可以被完全塑封，如果和上下表面齐平，外露出的天线触点仍然会与塑封体表面的走线存在冲突。
天线130包括相互独立的天线导体131以及接地反射导体132，且接地反射导体132设置在天线导体131和器件中间，天线导体131和重新布线层120上的信号金属触点电连接，接地反射导体132和重新布线层120上的接地金属触点电连接。
接地反射导体和天线导体材质均为金属铜，天线导体在塑封体内靠近外部放置，而接地反射导体设置在天线导体和芯片中间，这样既确保了天线导体信号的传输性能，同时也防止了天线信号和芯片之间的信号干扰。
重新布线层120包括介电层121，以及贯穿介电层121的金属互联层122。
器件包括芯片140和无源被动元件150。
天线导体131和接地反射导体132均在重新布线层120上平铺展开并被塑封层160完全塑封，形成图形化的天线。
由于天线本身具有一定的面积或体积，故现有技术采用的是占用更多体积的技术方案，并贯穿塑封体在塑封体的上下表面均占用更多的面积，而采用本发明的技术方案，通过将天线分为独立的天线导体以及接地反射导体，使得天线能够被设计为图形化的天线，同时保留了天线本身功能的实现。
实施例2
如图4所示，基于实施例1，提出实施例2，在实施例1的基础上进行多层封装，即包括两层以上的重新布线层，以两层重新布线层为例，叠加顺序为锡球、第一重新布线层、第一塑封层、第二重新布线层以及第二塑封层。
由于第一塑封层中采用的是图形化的天线，使得第一重新布线层和第二重新布线层间仅需要金属互联柱180进行电连接即可，使得第二重新布线层能够在本来需要引出天线的位置通过金属互联柱180来进行更多的金属触点互联，提高集成化精度。
实施例3
一种完全塑封天线的封装结构的制造工艺，包括以下步骤：
1)在临时载片100上施加临时键合胶110，所述的临时载片材质可以是硅片，陶瓷，玻璃，石英等。如图5所示。
2)在所述的附有临时键合胶110的载片上用薄膜工艺制作重新布线层120。重新布线层由介电层121和金属互联层122构成。
介电层121通常是无机介电材料(硅氧化物，硅氮化物等)或有机介电材料(聚酰亚胺，树脂等)，优选的，本发明选用的是聚酰亚胺有机介电材料，使用旋涂的方法制作介电层薄膜，并对聚酰亚胺介电层进行光刻以形成所需要的图案；
金属互联层122的材质通常为铜，钛，锡等，优选的本发明选用的金属导电材料为铜(铜的下方有少许钛做为铜的衬底层)，采用真空溅射镀PVD和电化学镀ECD的方法制成，并光刻出所需要的金属互联布线图案。
根据实际走线需要，金属互联层122可以为一层或者多层，与介电层121一起构成重新布线层结构120。如图6所示。
3)继续在重新布线层上制作天线130；天线130包括天线导体131，以及接地反射导体层132，如图7所示；
4)在重新布线层上未制作天线结构的区域贴附器件，贴附的器件包括芯片140(即带有金属凸点的裸晶片，例如RF射频芯片)或者无源被动元件150；芯片140或无源被动元件150的金属凸点与重新布线层上相应的金属触点位置一一对应，通过添加锡膏并回流加固的方式使得两者形成可靠的电路互联。如图8所示。
5)对上述在重新布线层上制作的天线，以及贴装好的器件进行塑封，形成塑封层160，如图9所示。天线和器件都嵌入在塑封层之中，其中天线的高度略大于器件的厚度，二者的高度差约为50～150um。
6)采用激光或者热力剥离的方法将临时键合载片100移除，并将临时键合胶110去除，使重新布线层上相对于塑封层所在侧的另一侧面的金属触点露出；如图10所示；
7)在重新布线层的金属触点上植锡球170，然后回流焊固化；如图11所示。
上述工艺步骤完成后，对所形成的晶圆型的扇出型封装体进行单元切割后即形成独立的封装器件。

Claims (8)

1.一种完全塑封天线的封装结构，包括至少一层重新布线层，设置于重新布线层一侧表面的塑封层，以及设置于重新布线层另一侧表面的锡球，其特征在于：所述塑封层中同时塑封了与重新布线层上金属触点连接的天线和器件，且所述天线被完全塑封在塑封层内。
2.根据权利要求1所述的完全塑封天线的封装结构，其特征在于：所述天线包括相互独立的天线导体以及接地反射导体，且接地反射导体设置在天线导体和器件中间，天线导体和重新布线层上的信号金属触点电连接，接地反射导体和重新布线层上的接地金属触点电连接。
3.根据权利要求1所述的完全塑封天线的封装结构，其特征在于：所述重新布线层包括介电层，以及贯穿介电层的金属互联层。
4.根据权利要求1所述的完全塑封天线的封装结构，其特征在于：所述器件包括芯片和无源被动元件。
5.根据权利要求2所述的完全塑封天线的封装结构，其特征在于：所述天线导体和接地反射导体均在重新布线层上平铺展开并被塑封层完全塑封，形成图形化的天线。
6.一种如权利要求1所述的完全塑封天线的封装结构的制备工艺，其特征在于：包括以下步骤：
1)在临时承载片表面粘附临时键合胶层；
2)在临时键合胶层表面用薄膜工艺制作重新布线层；
3)在重新布线层上，使用干膜光刻与电镀的方法制作天线；
4)然后在重新布线层上未制作天线结构的区域继续贴附所需要封装的器件；
5)将重新布线层上的天线和器件进行整体塑封形成塑封层，使得天线结构与芯片一样都完全嵌入在塑封体之中；
6)采用激光或热剥离的办法将临时承载片与其上重新布线层分离，并去除临时键合胶，从而使重新布线层相对于塑封层所在侧的另一侧裸露出来；
7)在重新布线层上植球并完成锡球的焊接；
8)将封装好的器件进行单元切割得到单独的封装体单元。
7.根据权利要求6所述的完全塑封天线的封装结构的制备工艺，其特征在于：所述步骤2)中，金属互联层的上下表面至少与介电层的上下表面齐平，外露出的金属互联层端部作为金属触点。
8.根据权利要求6所述的完全塑封天线的封装结构的制备工艺，其特征在于：所述器件包括芯片和无源被动元件，贴装时芯片的器件面朝向重新布线层，并且芯片的金属凸点与重新布线层上对应的金属触点进行连接。
CN202010254867.5A 2020-04-02 2020-04-02 一种完全塑封天线的封装结构及其制备工艺 Pending CN111403355A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010254867.5A CN111403355A (zh) 2020-04-02 2020-04-02 一种完全塑封天线的封装结构及其制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010254867.5A CN111403355A (zh) 2020-04-02 2020-04-02 一种完全塑封天线的封装结构及其制备工艺

Publications (1)

Publication Number Publication Date
CN111403355A true CN111403355A (zh) 2020-07-10

Family

ID=71431416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010254867.5A Pending CN111403355A (zh) 2020-04-02 2020-04-02 一种完全塑封天线的封装结构及其制备工艺

Country Status (1)

Country Link
CN (1) CN111403355A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259511A (zh) * 2020-11-02 2021-01-22 杭州晶通科技有限公司 具有环形同轴铜柱环的扇出型封装结构及其制备方法
DE102021112540A1 (de) 2021-02-26 2022-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Antennenvorrichtung und -verfahren

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112259511A (zh) * 2020-11-02 2021-01-22 杭州晶通科技有限公司 具有环形同轴铜柱环的扇出型封装结构及其制备方法
DE102021112540A1 (de) 2021-02-26 2022-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Antennenvorrichtung und -verfahren
DE102021112540B4 (de) 2021-02-26 2022-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Antennenvorrichtung und -verfahren
US11961809B2 (en) 2021-02-26 2024-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna apparatus and method

Similar Documents

Publication Publication Date Title
US6746898B2 (en) Integrated chip package structure using silicon substrate and method of manufacturing the same
US7898058B2 (en) Integrated chip package structure using organic substrate and method of manufacturing the same
US8535976B2 (en) Method for fabricating chip package with die and substrate
US7511376B2 (en) Circuitry component with metal layer over die and extending to place not over die
EP2798675B1 (en) Method for a substrate core layer
US20070111398A1 (en) Micro-electronic package structure and method for fabricating the same
EP3547364B1 (en) Semiconductor chip and semiconductor package including the same
CN113555288A (zh) 封装基板制作方法
CN113257778A (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
CN111933591B (zh) 扇出型电磁屏蔽封装结构和封装方法
CN111403354A (zh) 一种完全塑封天线的封装结构的倒装工艺
CN111403355A (zh) 一种完全塑封天线的封装结构及其制备工艺
US20100075462A1 (en) Method of forming semiconductor package
CN112038329A (zh) 一种圆片级芯片扇出三维堆叠封装结构及其制作方法
TWI836254B (zh) 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽
CN112992806A (zh) 半导体封装装置及其制造方法
CN211529934U (zh) 一种完全塑封天线的封装结构
US11682648B2 (en) Semiconductor device and method of fabricating the same
US20230268262A1 (en) Electronic package and manufacturing method thereof
CN210692486U (zh) 天线封装结构
US20240074049A1 (en) Printed circuit board
CN111403356A (zh) 一种模块化天线的扇出型封装结构的制备工艺
CN112466855A (zh) 天线芯片封装结构及其制备方法
CN117766472A (zh) 电子封装件及其制法
KR20020002987A (ko) 웨이퍼 레벨 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination