CN111400200A - 控制器及其操作方法 - Google Patents

控制器及其操作方法 Download PDF

Info

Publication number
CN111400200A
CN111400200A CN201911257872.5A CN201911257872A CN111400200A CN 111400200 A CN111400200 A CN 111400200A CN 201911257872 A CN201911257872 A CN 201911257872A CN 111400200 A CN111400200 A CN 111400200A
Authority
CN
China
Prior art keywords
memory
block usage
controller
data
memory block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201911257872.5A
Other languages
English (en)
Inventor
***镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111400200A publication Critical patent/CN111400200A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3442—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for planning or managing the needed capacity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3476—Data logging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本申请提供了一种用于控制存储器装置的控制器，该存储器装置包括多个存储块。该控制器可包括：监测组件，适于监测多个存储块的存储块使用量，并存储预定周期内的实际存储块使用量；存储块使用量比较器，适于计算指示预定周期内的最大存储块使用量的期望存储块使用量，并将期望存储块使用量与实际存储块使用量进行比较；以及后台操作管理器，适于根据存储块使用量比较结果来执行后台操作。

Description

控制器及其操作方法
相关申请的交叉引用
本申请要求于2019年1月2日提交的申请号为10-2019-0000317的韩国专利申请的优先权，其通过引用整体并入本文。
技术领域
本公开的各个实施例涉及一种用于控制存储器装置的控制器及其操作方法。
背景技术
计算机环境范例已经转变成能够随时随地使用计算***的普适计算。因此，诸如移动电话、数码相机和膝上型计算机的便携式电子装置的使用已经迅速增加。这些便携式电子装置通常使用具有一个或多个存储器装置的存储器***来存储数据。存储器***可用作便携式电子装置的主数据存储***或辅助数据存储***。
因为存储器***不具有移动部件，所以其提供诸如以下的优点：优异的稳定性和耐用性、高信息访问速度和低功耗。具有这些优点的存储器***的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡和固态驱动器(SSD)。
发明内容
本发明的各个实施例涉及一种用于存储器***的改进的控制器、包括该控制器的存储器***及其操作方法。
控制器可优化存储器***所采用的存储器装置的性能。
控制器可提高存储器装置的可靠性，同时确保存储器装置的保用期(warrantyperiod)。根据本发明的实施例，提供了一种用于控制存储器装置的控制器。存储器装置可包括多个存储块。该控制器可包括：监测组件，适于监测多个存储块的存储块使用量，并且存储预定周期内的实际存储块使用量；存储块使用量比较器，适于计算指示预定周期内的最大存储块使用量的期望存储块使用量，并且将期望存储块使用量与实际存储块使用量进行比较；以及后台操作管理器，适于根据存储块使用量比较结果来执行后台操作。
根据本发明的实施例，提供了一种控制器的操作方法，该控制器控制包括多个存储块的存储器装置。该操作方法可包括：监测在预定周期内的多个存储块的实际存储块使用量；将实际存储块使用量与期望存储块使用量进行比较，该期望存储块使用量指示预定周期内的最大存储块使用量；并且根据存储块使用量比较结果来执行后台操作。
根据本发明的实施例，提供了一种用于控制存储器装置的操作的控制器。该控制器可适于：计算期望存储块使用量，该期望存储块使用量指示预定周期内的最大存储块使用量；将期望存储块使用量与实际存储块使用量进行比较；以及根据存储块使用量比较结果来执行后台操作。
从下面结合附图的详细描述中，本发明的这些和其它优点与特征对于本发明所属领域的普通技术人员将变得显而易见。
附图说明
图1示意性地示出根据本发明实施例的包括存储器***的数据处理***的示例。
图2是示出根据实施例的图1的存储器***中采用的存储器装置的配置的示意图。
图3是示出根据实施例的图1所示的存储器装置的存储块的存储器单元阵列的配置的电路图。
图4是示出根据实施例的图2所示的存储器装置的三维结构的框图。
图5是描述根据本发明实施例的剩余存储块使用量的曲线图。
图6示意性地示出根据本发明实施例的包括控制器和存储器装置的存储器***。
图7是根据本发明实施例的图6的存储器***的操作的流程图。
图8是描述根据本发明实施例的附加后台操作的示例的示图。
图9至图17是示意性地示出根据本发明各个实施例的数据处理***的应用示例的示图。
具体实施方式
在下文中，将参照附图详细描述本发明的各个实施例。应当理解，以下描述将着重于理解根据本发明实施例的操作所需的那些特征，并且可省略对理解本发明而言不需要的其它公知特征的描述，以免不必要地模糊本发明主题的公开。
将参照附图更详细地描述本发明的各个实施例。附图是各个实施例(和中间结构)的示意图示。这样，将预期到由于例如制造技术和/或容差而导致的图示配置和形状的变化。因此，所描述的实施例不应被解释为受限于本文所示的特定配置和形状，而是可包括不脱离如所附权利要求所限定的本发明的精神和范围的配置和形状的偏差。
本文参考本发明的理想化实施例的横截面图和/或平面图来描述本发明。然而，本发明的实施例不应被解释为限制本发明的构思。尽管将示出和描述本发明的一些实施例，但本领域普通技术人员将理解的是，在不脱离本发明的原理和精神的情况下，可在这些实施例中进行改变。
将理解的是，虽然可在本文中使用术语“第一”、“第二”、“第三”等来描述各个元件，但是这些元件不受这些术语限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离本发明的精神和范围的情况下，以下描述的第一元件也可被称为第二元件或第三元件。
将进一步理解的是，当元件被称为“连接到”或“联接到”另一元件时，其可直接在其它元件上、连接到或联接到其它元件，或者可存在一个或多个中间元件。此外，连接/联接可不限于物理连接，而是还可包括非物理连接，例如无线连接。
此外，还将理解的是，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。
本文使用的术语仅是为了描述特定实施例的目的，而不旨在限制本发明。
如本文使用的，单数形式也旨在包括复数形式，除非上下文另有清楚地说明。除非另有说明或从上下文清楚地指向单数形式，否则本说明书和所附权利要求书中使用的冠词“一”和“一个”通常应被解释为“一个或多个”。
将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，其指明所陈述元件的存在，但不排除一个或多个其它元件的存在或添加。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任何和全部组合。
除非另有定义，否则本文使用的包括技术和科学术语的所有术语具有与本发明所属领域的普通技术人员鉴于本公开所通常理解的含义相同的含义。
将进一步理解的是，诸如在常用字典中定义的那些术语的术语应当被解释为具有与其在本公开和相关技术的语境中的含义一致的含义，并且将不以理想化或过于形式化的意义来解释，除非本文中明确地这样定义。
应当理解的是，附图是所描述装置的简化示意图示，并且可能不包括公知的细节，以避免模糊本发明的特征。
还应当注意的是，在不脱离本发明的范围的情况下，一个实施例中存在的特征可与另一实施例的一个或多个特征一起使用。
还要注意的是，在各个附图中，相同的附图标记表示相同的元件。
在下文中，将参照附图更详细地描述实施例。
图1是示出根据本发明实施例的数据处理***100的框图。
参照图1，数据处理***100可包括可操作地联接到存储器***110的主机102。
主机102可包括诸如移动电话、MP3播放器和膝上型计算机的各种便携式电子装置中的任意一种，或诸如台式计算机、游戏机、电视(TV)和投影仪的各种非便携式电子装置中的任意一种。
主机102可包括至少一个操作***(OS)，其可管理和控制主机102的全部功能和操作，并且使用数据处理***100或存储器***110来提供主机102和用户之间的操作。OS可支持与用户的使用、目的和用途相对应的功能和操作。例如，根据主机102的移动性，OS可分为通用OS和移动OS。根据用户的环境，普通OS可分为个人OS和企业OS。
例如，配置为支持向一般用户提供服务的功能的个人OS可包括Windows和Chrome，而被配置为保护和支持高性能的企业OS可包括Windows服务器、Linux和Unix。此外，被配置为支持向用户提供移动服务的功能和***省电功能的移动OS可包括Android、iOS和Windows Mobile。主机102可包括多个OS，并且运行OS以对存储器***110执行对应于用户的请求的操作。
存储器***110可响应于主机102的请求而操作以存储用于主机102的数据。存储器***110的非限制性示例可包括固态驱动器(SSD)、多媒体卡(MMC)、安全数字(SD)卡、通用存储总线(USB)装置、通用闪存(UFS)装置、紧凑式闪存(CF)卡、智能媒体卡(SMC)、个人计算机存储卡国际协会(PCMCIA)卡和记忆棒。MMC可包括嵌入式MMC(eMMC)、尺寸减小的MMC(RS-MMC)和微型-MMC。SD卡可包括迷你-SD卡和微型-SD卡。
存储器***110可通过各种类型的存储装置来实现。这种存储装置的示例可包括但不限于诸如动态随机存取存储器(DRAM)和静态RAM(SRAM)的易失性存储器装置，以及诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM或ReRAM)和闪速存储器的非易失性存储器装置。
存储器***110可包括控制器130和存储器装置150。存储器装置150可存储用于主机102的数据，并且控制器130可控制将数据存储到存储器装置150中。
控制器130和存储器装置150可集成到单个半导体装置中。例如，控制器130和存储器装置150可集成为一个半导体装置以构成固态驱动器(SSD)。当存储器***110用作SSD时，可提高连接到存储器***110的主机102的操作速度。另外，控制器130和存储器装置150可集成为一个半导体装置以构成存储卡。例如，控制器130和存储器装置150可构成诸如以下的存储卡：个人计算机存储卡国际协会(PCMCIA)卡，紧凑式闪存卡(CF)，智能媒体(SM)卡，记忆棒，包括尺寸减小的MMC(RS-MMC)和微型-MMC的多媒体卡(MMC)，包括迷你-SD卡、微型-SD卡和SDHC卡的安全数字(SD)卡，或通用闪存(UFS)装置。
存储器***110的非限制性应用示例可包括计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航***、黑盒、数码相机、数字多媒体广播(DMB)播放器、三维电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、构成数据中心的存储装置、能够在无线环境下传送/接收信息的装置、构成家庭网络的各种电子装置中的一种、构成计算机网络的各种电子装置中的一种、构成远程信息处理网络的各种电子装置中的一种、射频识别(RFID)装置或构成计算***的各种组件中的一种。
存储器装置150可以是非易失性存储器装置，并且即使不供应电力，也可保留其中存储的数据。存储器装置150可通过写入操作来存储从主机102提供的数据，并且通过读取操作将存储在其中的数据提供到主机102。存储器装置150可包括多个存储块152、154、156……，每个存储块可包括多个页面，并且页面中的每一个可包括联接到字线的多个存储器单元。根据本发明的实施例，存储器装置150可以是闪速存储器。闪速存储器可具有三维(3D)堆叠结构。
稍后将参照图2至图4详细描述包括3D堆叠结构的存储器装置150的结构示例。
控制器130可响应于来自主机102的请求控制存储器装置150。例如，控制器130可将从存储器装置150读取的数据提供至主机102，并将从主机102提供的数据存储至存储器装置150中。对于该操作，控制器130可控制存储器装置150的读取操作、编程操作和擦除操作。
控制器130可包括全部经由内部总线可操作地联接的主机接口(I/F)132、处理器134、诸如NAND闪存控制器(NFC)的存储器I/F 142以及存储器144。内部总线通常由双向箭头表示。
主机I/F 132可被配置成处理主机102的命令和数据，并可通过诸如以下的各种接口协议中的一种或多种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速***组件互连(PCI-e或PCIe)、小型计算机***接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)以及电子集成驱动器(IDE)。主机I/F 132可通过被称为主机接口层(HIL)的固件来驱动，以便与主机交换数据。
存储器I/F 142可用作用于接口连接控制器130和存储器装置150的存储器/存储接口，使得控制器130响应于来自主机102的请求来控制存储器装置150。存储器I/F 142可用作用于处理控制器130与存储器装置150之间的命令和数据的接口(例如，NAND闪存接口)。例如，存储器装置150可以是闪速存储器，或更特别地是NAND闪速存储器，并且存储器I/F 142可在处理器134的控制下生成用于存储器装置150的控制信号并处理待提供到存储器装置150的数据。具体地，存储器I/F 142可支持控制器130和存储器装置150之间的数据传输。存储器I/F 142可通过被称为闪存接口层(FIL)的固件来驱动，以便与存储器装置150交换数据。
根据实施方案，存储器I/F 142可包括错误校正电路(ECC)组件。ECC组件可检测并校正包含在从存储器装置150读取的数据中的错误。换言之，ECC组件可通过在ECC编码进程期间使用的ECC值来对从存储器装置150读取的数据执行错误校正解码进程。根据错误校正解码进程的结果，ECC组件可输出信号，例如错误校正成功/失败信号。当错误位的数量大于可校正错误位的阈值时，ECC组件可不校正错误位，并且可输出错误校正失败信号。
ECC组件可通过诸如低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(BCH)码、涡轮码、里德-所罗门码、卷积码、递归***码(RSC)、网格编码调制(TCM)和分组编码调制(BCM)的编码调制执行错误校正操作。ECC组件不限于任何特定的结构。ECC组件可包括用于错误校正的所有电路、模块、***或装置。
存储器144(也被称为控制器存储器)可用作存储器***110和控制器130的工作存储器，并且存储用于驱动存储器***110和控制器130的数据。控制器130可响应于来自主机102的请求来控制存储器装置150执行读取操作、编程操作和擦除操作。控制器130可将从存储器装置150读取的数据提供到主机102，并可将从主机102提供的数据存储到存储器装置150中。存储器144可存储控制器130和存储器装置150执行这些操作所需的数据。
存储器144可通过易失性存储器来实现。例如，存储器144可通过静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实现。存储器144可设置在控制器130内部或外部。图1例示了设置在控制器130内部的存储器144。根据所描述实施例的变型，存储器144可被实施为控制器130外部的易失性存储器。外部存储器144可具有在外部存储器144与控制器130之间传输数据的接口。
存储器144可存储用于执行数据操作的数据，数据操作例如主机与存储器装置150之间的写入操作或读取操作。当执行数据写入或读取操作时，存储器144可存储数据。在实施例中，存储器144可包括程序存储器、数据存储器、写入缓冲器/高速缓存、读取缓冲器/高速缓存、数据缓冲器/高速缓存以及映射缓冲器/高速缓存。
处理器134可控制存储器***110的全部操作。处理器134可驱动固件以控制存储器***110的全部操作。固件可被称为闪存转换层(FTL)。处理器134可被实现为微处理器或中央处理单元(CPU)。
例如，控制器130可通过处理器134来执行主机102所请求的操作。换言之，控制器130可执行与从主机102接收的命令相对应的命令操作。控制器130可执行作为与从主机102接收的命令相对应的命令操作的前台操作。例如，控制器130可执行对应于写入命令的编程操作、对应于读取命令的读取操作、对应于擦除命令的擦除操作以及对应于设置参数命令或设置特征命令的参数设置操作。
而且，控制器130可通过处理器134对存储器装置150执行后台操作。对存储器装置150执行的后台操作可包括：将存储在存储器装置150的存储块152至156之中的一些存储块中的数据复制到其它存储块中并进行处理的操作，例如垃圾收集(GC)操作；在存储块152至156之间或存储块152至156的数据之间进行交换的操作，例如损耗均衡(WL)操作；将存储在控制器130中的映射数据存储在存储块152至156中的操作，例如映射清除(flush)操作；或者管理存储器装置150的坏块的操作，例如在存储块152至156之中检测坏块并进行处理的坏块管理操作。
参照图2至图4详细描述根据本发明实施例的存储器***的存储器装置。
图2是示出存储器装置150的配置的示意图，图3是示出存储器装置150中的存储块的存储器单元阵列的配置的电路图，并且图4是示出存储器装置150的3D结构的示意图。
参照图2，存储器装置150可包括多个存储块BLOCK0至BLOCKN-1，例如，BLOCK0(210)、BLOCK1(220)、BLOCK2(230)至BLOCKN-1(240)。存储块210、220、230和240中的每一个可包括多个页面，例如2M个页面，页面的数量可根据电路设计而变化。例如，在一些应用中，存储块中的每一个可包括M个页面。页面中的每一个可包括联接到字线WL的多个存储器单元。
存储器装置150可包括多个存储块，存储块可包括存储1位数据的单层单元(SLC)存储块和/或存储多位数据的多层单元(MLC)存储块。SLC存储块可包括由在一个存储器单元中存储一位数据的存储器单元实现的多个页面。SLC存储块可具有快速数据操作性能和高耐久性。另一方面，MLC存储块可包括由在一个存储器单元中存储多位数据(例如，两位或更多位数据)的存储器单元实现的多个页面。MLC存储块可具有比SLC存储块更大的数据存储空间。换言之，MLC存储块可被高度集成。
根据本发明的实施例，存储器装置150被描述为诸如闪速存储器的非易失性存储器，例如NAND闪速存储器。然而，存储器装置150可被实现为以下中的任意一种：相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM或ReRAM)、铁电随机存取存储器(FRAM)、自旋转移力矩磁性随机存取存储器(STT-RAM或STT-MRAM)。
存储块210、220、230、……、240可通过编程操作来存储从主机102传输的数据，并且通过读取操作来将所存储的数据传输到主机102。存储块210、220、230、……、240可对应于图1的存储器***110的存储器装置150中包括的存储块152至156。
参照图3，可对应于存储器***110的存储器装置150中包括的多个存储块152至156中的任意一个的存储块330可包括联接到多个相应位线BL0至BLm-1的多个单元串340。每列的单元串340可包括一个或多个漏极选择晶体管DST和一个或多个源极选择晶体管SST。多个存储器单元或存储器单元晶体管MC0至MCn-1可串联地联接在漏极和源极选择晶体管DST和SST之间。根据本发明的实施例，存储器单元MC0至MCn-1中的每一个可通过能够存储多位数据信息的MLC来实现。单元串340中的每一个可被电联接到多个位线BL0至BLm-1之中的相应位线。例如，如图3所示，第一单元串被联接到第一位线BL0，且最后的单元串被联接到最后的位线BLm-1。作为参照，在图3中，“DSL”表示漏极选择线，“SSL”表示源极选择线，“CSL”表示共源线。
虽然图3示出NAND闪速存储器单元，但是本发明不限于此方式。要注意的是，存储器单元可以是NOR闪速存储器单元，或包括组合在其中的两种或更多种存储器单元的混合闪速存储器单元。而且，要注意的是，存储器装置150可以是包括作为电荷存储层的导电浮栅的闪速存储器装置，或者是包括作为电荷存储层的绝缘层的电荷撷取闪速(CTF)存储器装置。
存储器装置150可进一步包括提供字线电压的电压供应装置310，字线电压包括根据操作模式供应到字线的编程电压、读取电压和通过电压。电压供应装置310的电压生成操作可通过控制电路(未示出)来控制。在控制电路的控制下，电压供应装置310可选择存储器单元阵列的存储块(或扇区)中的一个，选择所选择的存储块的字线中的一个，并且根据需要将字线电压提供到所选择的字线和未选择的字线。
存储器装置150可包括由控制电路控制的读取和写入(读取/写入)电路320。在验证/正常读取操作期间，读取/写入电路320可用作用于从存储器单元阵列读取数据的读出放大器。在编程操作期间，读取/写入电路320可用作用于根据待存储在存储器单元阵列中的数据驱动位线的写入驱动器。在编程操作期间，读取/写入电路320可从缓冲器(未示出)接收待存储到存储器单元阵列中的数据，并根据所接收的数据驱动位线。读取/写入电路320可包括分别对应于列(或位线)或者列对(或位线对)的多个页面缓冲器322至326，并且页面缓冲器322至326中的每一个可包括多个锁存器(未示出)。
存储器150可由二维(2D)或三维(3D)存储器装置来实现。特别地，如图4所示，存储器装置150可通过具有3D堆叠结构的非易失性存储器装置来实现。当存储器装置150具有3D堆叠结构时，存储器装置150可包括多个存储块BLOCK0至BLOCKN-1。
存储器装置150中包括的每个存储块330可包括在第二方向上延伸的多个NAND串NS以及在第一方向和第三方向上延伸的多个NAND串NS(未示出)。NAND串NS中的每一个可联接到位线BL、至少一个漏极选择线DSL、至少一个源极选择线SSL、多个字线WL、至少一个虚设字线DWL(未示出)和共源线CSL，并且NAND串NS中的每一个可包括多个晶体管结构。
简而言之，存储器装置150的每个存储块330可联接到多个位线BL、多个漏极选择线DSL、多个源极选择线SSL、多个字线WL、多个虚设字线DWL以及多个共源线CSL，并且每个存储块330可包括多个NAND串NS。而且，在每个存储块330中，一个位线BL可联接到多个NAND串NS，以在一个NAND串NS中实现多个晶体管。而且，每个NAND串NS的漏极选择晶体管DST可联接到相应位线BL，并且每个NAND串NS的源极选择晶体管SST可联接到共源线CSL。存储器单元MC可被设置在每个NAND串NS的漏极选择晶体管DST和源极选择晶体管SST之间。换言之，多个存储器单元可被实现在存储器装置150的每个存储块330中。
随着存储器装置150重复编程操作和擦除操作，存储器装置150的寿命可能会终结。例如，SLC存储块的最大编程-擦除周期(在下文中，称为P/E周期)计数可以是约100,000次。也就是说，最多可在SLC存储块上执行100,000次编程-擦除操作。类似地，MLC存储块的最大P/E周期计数可以是约10,000次，TLC存储块的最大P/E周期计数可以是约1,000次。
存储器装置150中的存储块的数量和最大P/E周期计数可决定存储器装置150的最大存储块使用量。具体地，可通过将存储器装置150中的存储块的数量乘以最大P/E周期计数来得出最大存储块使用量。例如，当包括TLC存储块的存储器装置中的存储块的数量为1,000时，因为TLC存储块中的每一个最多可被编程1,000次，所以相应存储器装置的寿命可能在写入与最大约1百万个存储块相对应的数据之后终结。
图5是描述根据本发明实施例的剩余存储块使用量的曲线图。曲线图的横轴指示时间，并且纵轴指示每单位时间的存储块使用量。
存储器***110的要求可定义一定的保用期。曲线图的横轴显示在开始使用存储器***110之后保用期结束的时间。
最大存储块使用量和保用期可决定每单位时间的最大存储块使用量。当在使用存储器***110的整个时间段中，存储器***110被使用少于每单位时间的最大存储块使用量时，可确保保用期。
在本说明书中，可将在满足保用期的同时在预定时间段内可使用的存储块的最大数量定义为期望存储块使用量。可通过将每单位时间的最大存储块使用量乘以预定时间段来得出期望存储块使用量。在曲线图中，虚线可指示期望存储块使用量。例如，当包括TLC存储块的存储器装置的最大存储块使用量为约1百万个块并且存储器装置的保用期为三年时，一天的期望存储块使用量为约1,000个块。
一般用户在预定时间段内可能不会在存储器***110中存储与期望存储块使用量相对应的大量数据。在本说明书中，可将预定时间段内期望存储块使用量与实际存储块使用量之间的差定义为剩余存储块使用量。在曲线图中，虚线中所示的阴影部分可指示剩余存储块使用量。
根据实施例，控制器130可通过使用对应于剩余存储块使用量的存储块来执行附加后台操作，以便提高存储器***110的性能或可靠性。例如，控制器130可通过执行附加垃圾收集来重新排列存储器装置150中存储的数据，从而提高存储器***110的性能。
因此，控制器130可通过消耗剩余存储块使用量来执行附加后台操作，从而提高存储器***110的性能或可靠性，同时确保存储器***110的保用期。
图6示意性地示出根据本实施例的包括控制器130和存储器装置150的存储器***110。
存储器***110可包括存储器装置150和控制器130，存储器装置150包括多个存储块，控制器130用于控制存储器装置150。存储器装置150和控制器130可对应于已参照图1描述的存储器装置150和控制器130。
根据本实施例的控制器130可包括监测组件136、存储块使用量比较器138以及后台操作管理器140。监测组件136可监测存储器装置150的实际存储块使用量。
根据本发明的实施例，监测组件136可确定预定周期内的存储器装置150的实际存储块使用量。监测组件136可向存储块使用量比较器138提供预定周期内的实际存储块使用量。
存储块使用量比较器138可计算预定周期内的期望存储块使用量，并且将期望存储块使用量与预定周期内的实际存储块使用量进行比较。
存储块使用量比较器138可通过将每单位时间的最大存储块使用量乘以预定周期来计算预定周期内的期望存储块使用量。
当实际存储块使用量小于期望存储块使用量时，存储块使用量比较器138可向后台操作管理器140提供触发信号以执行附加后台操作。
根据本发明的实施例，当实际存储块使用量小于期望存储块使用量时，存储块使用量比较器138可基于实际存储块使用量和期望存储块使用量来得出剩余存储块使用量。存储块使用量比较器138可向后台操作管理器140提供触发信号和剩余存储块使用量。
后台操作管理器140可根据存储块使用量比较结果来执行附加后台操作。例如，即使当因为存储器装置150中包括足够数量的空闲块而不需要在此刻执行垃圾收集操作时，后台操作管理器140也可执行垃圾收集操作，以便提高存储器***110的性能。
根据本发明的实施例，当剩余存储块使用量被完全消耗时，后台操作管理器140可结束后台操作。
根据实施方案，监测组件136、存储块使用量比较器138和后台操作管理器140可被加载到参照图1描述的存储器144中，并且由处理器134驱动。根据实施方案，可将监测组件136、存储块使用量比较器138和后台操作管理器140实施为现场可编程门阵列(FPGA)。
图7是根据本发明的实施例的存储器***110的操作的流程图。
在步骤S702，监测组件136可监测预定周期内的实际存储块使用量。
监测组件136可通过监测实际写入到存储器装置150的数据的量来监测实际存储块使用量。实际写入的数据的量可包括响应于来自主机102的写入命令而写入的数据和通过后台操作写入的数据。
例如，监测组件136可通过监测P/E周期变化来监测实际存储块使用量。
作为另一示例，监测组件136可通过监测从主机102接收的主机数据的量来监测实际存储块使用量。因为主机数据的量不包括通过后台操作写入的数据的量，所以主机数据的量可能不等于实际存储块使用量。然而，监测组件136可基于主机数据的量来估计存储器装置150的实际存储块使用量。例如，监测组件136可基于主机数据的量与通过后台操作写入的数据的量成比例来估计实际存储块使用量。
监测组件136可在预定周期内向存储块使用量比较器138提供所监测的实际存储块使用量。
在步骤S704，存储块使用量比较器138可将期望存储块使用量与预定周期内的实际存储块使用量进行比较。
根据本发明的实施例，存储块使用量比较器138可基于期望存储块使用量和预定周期内的实际存储块使用量来得出剩余存储块使用量。
当预定周期内的实际存储块使用量小于期望存储块使用量时，存储块使用量比较器138可向后台操作管理器140提供触发信号以执行附加后台操作。存储块使用量比较器138可向后台操作管理器140提供触发信号和剩余存储块使用量。
在步骤S706，后台操作管理器140可基于触发信号和剩余存储块使用量来执行后台操作。
例如，当预定周期内的实际存储块使用量小于期望存储块使用量时，后台操作管理器140可通过消耗剩余存储块使用量来执行附加后台操作。
图8是描述可在步骤S706执行的附加后台操作的示例的示图。
根据实施例，后台操作管理器140可执行附加垃圾收集操作作为附加后台操作。
即使当因为存储器装置150中包括足够数量的空闲块而不需要进一步生成空闲块时，后台操作管理器140也可执行附加垃圾收集操作。
根据实施例，处理器134可通过对牺牲块的有效数据之中具有顺序逻辑块地址的数据进行排列，使得数据的物理块地址是顺序的，并且将排列的数据复制到目标块中，来执行附加后台操作。有效数据可指示主机102此刻可通过逻辑块地址访问的数据。
图8的左侧示出在执行附加后台操作之前的存储器装置150。第一和第二存储块Block1和Block2可表示牺牲块，并且第三存储块Block3可表示目标块。在牺牲块中，具有顺序逻辑块地址的数据的物理块地址可能不是顺序的。即使当主机102预期访问具有顺序逻辑块地址的数据时，每当具有顺序逻辑块地址的数据的物理块地址不是顺序的时，就有必要搜索逻辑块地址与物理块地址之间的映射信息。因此，可能会增加访问数据所需的时间。
后台操作管理器140可控制存储器装置150读取牺牲块的数据之中的有效数据。可将从存储器装置150读取的有效数据缓冲在存储器144中。图8的中部示出缓冲有效数据的存储器144。
后台操作管理器140可控制存储器装置150将被缓冲的数据之中具有顺序逻辑块地址的数据顺序地写入到目标块。因此，后台操作管理器140可存储有效数据，使得具有顺序逻辑块地址的数据的物理块地址是顺序的。图8的右侧示出存储器装置150，其中将被缓冲的数据按照逻辑块地址的顺序写入到第三存储块Block3，并且擦除第一和第二存储块Block1和Block2。
根据实施例，当后台操作管理器140执行附加后台操作时，可减少搜索用于访问顺序数据的映射信息所需的时间。因此，可提高存储器***110的读取性能。
参照图8描述的附加后台操作仅仅是可由后台操作管理器140执行的附加后台操作的示例，并且本实施例不限于此。下面将描述可由后台操作管理器140执行的附加后台操作的各个示例。
根据实施例，后台操作管理器140可通过将牺牲块的有效数据分类为被频繁访问的热数据和不被频繁访问的冷数据，并将热数据和冷数据复制到不同的目标块中，来执行附加后台操作。根据现有技术，当在混合了热数据和冷数据的存储块中热数据被频繁改变和无效时，冷数据可能因垃圾收集操作而被频繁地复制。然而，当后台操作管理器140执行将热数据和冷数据复制到不同目标块中的附加后台操作时，可以防止在频繁复制冷数据时可能发生的存储器***110的性能降低。
根据实施例，后台操作管理器140可执行附加读取回收操作作为附加后台操作。
例如，当在存储块中执行的读取操作的数量超过阈值时，后台操作管理器140可响应于存储块使用量比较器138的触发信号，通过复制相应存储块的数据并将复制的数据写入到新的存储块来执行附加后台操作。后台操作管理器140可通过消耗剩余存储块使用量来执行附加后台操作，这使得即使在存储块中重复执行读取操作，也可防止相应存储块中发生读取失败。因此，根据本实施例，可提高存储器***110的可靠性。
根据实施例，后台操作管理器140可执行附加操作历史记录操作作为附加后台操作。
根据现有技术，后台操作管理器140可在存储器装置150中存储最近预定时间段内的操作历史。当存储器***110中发生失败事件时，处理器134可参考操作历史，以便从失败事件中恢复***。根据实施例，后台操作管理器140可记录比现有时间段更长的时间段的操作历史，并且处理器134可参考操作历史以便从存储器***110中已发生的失败事件中恢复。因此，存储器***110可更容易地从失败事件中恢复。
根据实施例，后台操作管理器140可基于预定时间段内存储器装置150的实际寿命和期望寿命的减少，也就是预定时间段内的实际存储块使用量和期望存储块使用量，来执行附加后台操作。因此，后台操作管理器140可优化存储器***110的性能或提高存储器***110的可靠性，同时确保存储器***110的保用期。
此后，参照图9至图17，将更详细地描述应用了根据本实施例参照图1至图8描述的并且包括存储器装置150和控制器130的存储器***110的数据处理***和电子装置。
图9是示意性地示出根据本发明实施例的包括存储器***的数据处理***的示图。图9示意性地示出应用了根据实施例的存储器***的存储卡***6100。
参照图9，存储卡***6100可包括存储器控制器6120、存储器装置6130和连接器6110。
更具体地，存储器控制器6120可被连接到通过非易失性存储器(NVM)实现的存储器装置6130，并被配置成访问存储器装置6130。例如，存储器控制器6120可被配置成控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可被配置成提供存储器装置6130和主机(未示出)之间的接口连接，并驱动固件以控制存储器装置6130。也就是说，存储器控制器6120可对应于参照图1描述的存储器***110的控制器130，并且存储器装置6130可对应于参照图1描述的存储器***110的存储器装置150。
因此，如图1所示，存储器控制器6120可包括随机存取存储器(RAM)、处理器、主机接口、存储器接口和错误校正组件。
存储器控制器6120可通过连接器6110与例如图1的主机102的外部装置通信。例如，如参照图1描述的，存储器控制器6120可被配置成通过诸如以下的各种通信协议中的一种或多种来与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、***组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机***接口(SCSI)、增强型小型磁盘接口(EDSI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、无线保真(Wi-Fi或WiFi)和蓝牙。因此，根据实施例的存储器***和数据处理***可应用于有线和/或无线电子装置，或特别是移动电子装置。
存储器装置6130可通过非易失性存储器来实施。例如，存储器装置6130可通过诸如以下的各种非易失性存储器装置任意一种来实施：可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)以及自旋转移力矩磁性RAM(STT-MRAM)。
存储器控制器6120和存储器装置6130可集成到单个半导体装置中。例如，存储器控制器6120和存储器装置6130可集成以形成固态驱动器(SSD)。而且，存储器控制器6120以及存储器装置6130可形成诸如以下的存储卡：PC卡(例如，个人计算机存储卡国际协会(PCMCIA))、紧凑式闪存(CF)卡、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、微型MMC和eMMC)、安全数字(SD)卡(例如，迷你SD卡、微型SD卡和SDHC卡)以及通用闪存(UFS)。
图10是示意性地示出根据本发明实施例的包括存储器***的数据处理***6200的另一示例的示图。
参照图10，数据处理***6200可包括具有一个或多个非易失性存储器(NVM)的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。数据处理***6200可用作如参照图1所述的诸如存储卡(CF卡、SD卡等)或USB装置的存储介质。存储器装置6230可对应于图1所示的存储器***110中的存储器装置150，并且存储器控制器6220可对应于图1所示的存储器***110中的控制器130。
存储器控制器6220可响应于主机6210的请求控制对存储器装置6230的读取操作、写入操作或擦除操作，并且存储器控制器6220可包括一个或多个中央处理单元CPU 6221、诸如随机存取存储器RAM 6222的缓冲存储器、错误校正码(ECC)电路6223、主机接口6224以及诸如NVM接口6225的存储器接口。
CPU 6221可控制对存储器装置6230的全部操作，例如读取操作、写入操作、文件***管理操作和坏页面管理操作。RAM 6222可根据CPU 6221的控制来操作，并且用作工作存储器、缓冲存储器或高速缓存存储器。当RAM 6222用作工作存储器时，通过CPU 6221处理的数据可被临时存储在RAM 6222中。当RAM 6222用作缓冲存储器时，RAM6222可用于缓冲从主机6210传送到存储器装置6230的数据或从存储器装置6230传送到主机6210的数据。当RAM6222用作高速缓存存储器时，RAM 6222可以辅助存储器装置6230以进行高速运行。
ECC电路6223可对应于图1所示的控制器130的ECC组件138。如参照图1所述，ECC电路6223可生成用于校正从存储器装置6230提供的数据的失效位或错误位的错误校正码(ECC)。ECC电路6223可对提供到存储器装置6230的数据执行错误校正编码，从而形成具有奇偶校验位的数据。奇偶校验位可被存储在存储器装置6230中。ECC电路6223可对从存储器装置6230输出的数据执行错误校正解码。ECC电路6223可使用奇偶校验位来校正错误。例如，如参照图1所述，ECC电路6223可使用低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(BCH)码、涡轮码、里德-所罗门码、卷积码、递归***码(RSC)或者诸如网格编码调制(TCM)或分组编码调制(BCM)的编码调制来校正错误。
存储器控制器6220可通过主机接口6224向主机6210传送数据和/或接收来自主机6210的数据，并通过NVM接口6225向存储器装置6230传送数据/接收来自存储器装置6230的数据。主机接口6224可通过并行高级技术附件(PATA)总线、串行高级技术附件(SATA)总线、小型计算机***接口(SCSI)、通用串行总线(USB)、高速***组件互连(PCIe)或NAND接口而连接到主机6210。存储器控制器6220可具有利用诸如无线保真(WiFi)或长期演进(LTE)的移动通信协议的无线通信功能。存储器控制器6220可连接到外部装置，例如主机6210或另一外部装置，然后将数据传送到外部装置和/或从外部装置接收数据。特别地，由于存储器控制器6220被配置成通过各种通信协议中的一种或多种与外部装置进行通信，因此根据实施例的存储器***和数据处理***可被应用于有线和/或无线电子装置，特别是移动电子装置。
图11是示意性地示出根据本发明实施例的包括存储器***的数据处理***的另一示例的示图。图11示意性地示出应用了存储器***的固态驱动器(SSD)6300。
参照图11，SSD 6300可包括控制器6320和包括多个非易失性存储器(NVM)的存储器装置6340。控制器6320可对应于图1的存储器***110中的控制器130，并且存储器装置6340可对应于图1的存储器***中的存储器装置150。
具体地，控制器6320可通过多个通道CH1至CHi连接到存储器装置6340。控制器6320可包括一个或多个处理器6321、错误校正码(ECC)电路6322、主机接口6324、缓冲存储器6325和例如非易失性存储器接口6326的存储器接口。
缓冲存储器6325可临时存储从主机6310提供的数据或从包括在存储器装置6340中的多个闪速存储器NVM提供的数据，或者临时存储多个闪速存储器NVM的元数据，例如，包括映射表的映射数据。缓冲存储器6325可由诸如动态随机存取存储器(DRAM)、同步DRAM(SDRAM)、双倍数据速率(DDR)SDRAM、低功率DDR(LPDDR)SDRAM和图形RAM(GRAM)的易失性存储器实现，或者由诸如铁电RAM(FRAM)、电阻式RAM(RRAM或ReRAM)、自旋转移力矩磁性RAM(STT-MRAM)和相变RAM(PRAM)的非易失性存储器实现。为便于描述，图10示出缓冲存储器6325在控制器6320中。然而，缓冲存储器6325可在控制器6320的外部。
ECC电路6322可在编程操作期间计算待编程到存储器装置6340的数据的错误校正码(ECC)值，在读取操作期间基于ECC值对从存储器装置6340读取的数据执行错误校正操作，并且在失效数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。
主机接口6324可提供与例如主机6310的外部装置的接口功能，并且非易失性存储器接口6326可提供与通过多个通道连接的存储器装置6340的接口功能。
此外，可设置应用了图1的存储器***110的多个SSD 6300以实现例如独立磁盘冗余阵列(RAID)***的数据处理***。RAID***可包括多个SSD 6300和用于控制多个SSD6300的RAID控制器。当RAID控制器响应于从主机6310提供的写入命令执行编程操作时，RAID控制器可根据多个RAID级别，即，从SSD 6300中的主机6310提供的写入命令的RAID级别信息，选择一个或多个存储器***或SSD 6300，并将对应于写入命令的数据输出到所选择的SSD 6300。此外，当RAID控制器响应于从主机6310提供的读取命令执行读取操作时，RAID控制器可根据多个RAID级别，即，从SSD 6300中的主机6310提供的读取命令的RAID级别信息，选择一个或多个存储器***或SSD 6300，并将从所选择的SSD 6300读取的数据提供到主机6310。
图12是示意性地示出根据本发明实施例的包括存储器***的数据处理***的另一示例的示图。图12示意性地示出可应用存储器***的嵌入式多媒体卡(eMMC)6400。
参照图12，eMMC 6400可包括控制器6430和通过一个或多个NAND闪速存储器实现的存储器装置6440。控制器6430可对应于图1的存储器***110中的控制器130，并且存储器装置6440可对应于图1的存储器***110中的存储器装置150。
具体地，控制器6430可通过多个通道连接到存储器装置6440。控制器6430可包括一个或多个内核6432、主机接口(I/F)6431和例如NAND接口(I/F)6433的存储器接口。
内核6432可控制eMMC 6400的全部操作，主机接口6431可提供控制器6430和主机6410之间的接口功能，并且NAND接口6433可提供存储器装置6440和控制器6430之间的接口功能。例如，主机接口6431可用作并行接口，例如参照图1所描述的MMC接口。此外，主机接口6431可用作串行接口，例如超高速(UHS)-I和UHS-II接口。
图13至图16是示意性地示出根据一个或多个实施例的包括存储器***的数据处理***的其它示例的示图。图13至图16示意性地示出可应用存储器***的通用闪存(UFS)***。
参照图13至图16，UFS***6500、6600、6700和6800可分别包括主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830。主机6510、6610、6710和6810可用作有线和/或无线电子装置，特别是移动电子装置的应用处理器，UFS装置6520、6620、6720和6820可用作嵌入式UFS装置。UFS卡6530、6630、6730和6830可用作外部嵌入式UFS装置或可移动UFS卡。
各个UFS***6500、6600、6700和6800中的主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过UFS协议与外部装置通信，例如有线和/或无线电子装置，特别是移动电子装置通信。UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可由图1所示的存储器***110实现。例如，在UFS***6500、6600、6700和6800中，UFS装置6520、6620、6720和6820可参照图10至图12描述的数据处理***6200、SSD 6300或eMMC 6400的形式来实现，并且UFS卡6530、6630、6730和6830可参照图9描述的存储卡***6100的形式来实现。
此外，在UFS***6500、6600、6700和6800中，主机6510、6610、6710和6810，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可通过例如MIPI(移动行业处理器接口)中的MIPI M-PHY和MIPI UniPro(统一协议)的UFS接口彼此通信。此外，UFS装置6520、6620、6720和6820与UFS卡6530、6630、6730和6830可通过除UFS协议以外的各种协议彼此通信，例如通用串行总线(USB)、闪存驱动器(UFD)、多媒体卡(MMC)、安全数字(SD)、迷你SD-和微型-SD。
在图13所示的UFS***6500中，主机6510、UFS装置6520以及UFS卡6530中的每一个可包括UniPro。主机6510可执行交换操作，以便与UFS装置6520和UFS卡6530通信。特别地，主机6510可通过UniPro处的例如L3交换的链路层交换与UFS装置6520或UFS卡6530通信。UFS装置6520和UFS卡6530可通过主机6510的UniPro处的链路层交换来彼此通信。根据本发明的实施例，为便于描述，已例示一个UFS装置6520和一个UFS卡6530连接到主机6510的配置。然而，多个UFS装置和UFS卡可并联或以星型形式连接到主机6510，并且多个UFS卡可并联或以星型形式连接到UFS装置6520，或者串联或以链型形式连接到UFS装置6520。
在图14所示的UFS***6600中，主机6610、UFS装置6620和UFS卡6630中的每一个可包括UniPro，并且主机6610可通过执行交换操作的交换模块6640，例如通过在UniPro处执行例如L3交换的链路层交换的交换模块6640，与UFS装置6620或UFS卡6630通信。UFS装置6620和UFS卡6630可通过交换模块6640在UniPro处的链路层交换来彼此通信。根据本发明的实施例，为便于描述，已例示一个UFS装置6620和一个UFS卡6630连接到交换模块6640的配置。然而，多个UFS装置和UFS卡可并联或以星型形式连接到交换模块6640，并且多个UFS卡可串联或以链型形式连接到UFS装置6620。
在图15所示的UFS***6700中，主机6710、UFS装置6720和UFS卡6730中的每一个可包括UniPro。主机6710可通过执行交换操作的交换模块6740，例如通过在UniPro处执行例如L3交换的链路层交换的交换模块6740，与UFS装置6720或UFS卡6730通信。UFS装置6720和UFS卡6730可通过交换模块6740在UniPro处的链路层交换来彼此通信，并且交换模块6740可在UFS装置6720内部或外部与UFS装置6720集成为一个模块。根据本发明的实施例，为便于描述，已例示一个UFS装置6720和一个UFS卡6730连接到交换模块6740的配置。然而，每个都包括交换模块6740和UFS装置6720的多个模块可并联或以星型形式连接到主机6710，或者串联或以链型形式彼此连接。此外，多个UFS卡可并联或以星型形式连接到UFS装置6720。
在图16所示的UFS***6800中，主机6810、UFS装置6820和UFS卡6830中的每一个可包括M-PHY和UniPro。UFS装置6820可执行交换操作，以便与主机6810和UFS卡6830通信。特别地，UFS装置6820可通过用于与主机6810通信的M-PHY和UniPro模块和用于与UFS卡6830通信的M-PHY和UniPro模块之间的交换操作，例如通过目标标识符(ID)交换操作，来与主机6810或UFS卡6830通信。主机6810和UFS卡6830可通过UFS装置6820的M-PHY和UniPro模块之间的目标ID交换来彼此通信。根据本发明的实施例，为便于描述，已例示一个UFS装置6820连接到主机6810和一个UFS卡6830连接到UFS装置6820的配置。然而，多个UFS装置可并联或以星型形式连接到主机6810，或者串联或以链型形式连接到主机6810，并且多个UFS卡可并联或以星型形式连接到UFS装置6820，或者串联或以链型形式连接到UFS装置6820。
图17是示意性地示出根据本发明实施例的包括存储器***的数据处理***的另一示例的示图。图17是示意性地示出可应用存储器***的用户***6900的示图。
参照图17，用户***6900可包括用户接口6910、存储器模块6920、应用处理器6930、网络模块6940和存储模块6950。
具体地，应用处理器6930可驱动例如操作***(OS)的用户***6900中包括的组件，并且包括控制用户***6900中包括的组件的控制器、接口和图形引擎。应用处理器6930可被设置为片上***(SoC)。
存储器模块6920可用作用户***6900的主存储器、工作存储器、缓冲存储器或高速缓存存储器。存储器模块6920可包括诸如动态RAM(DRAM)、同步DRAM(SDRAM)、双倍数据速率(DDR)SDRAM、DDR2 SDRAM、DDR3 SDRAM、LPDDR SDRAM、LPDDR2 SDRAM或LPDDR3 SDRAM的易失性随机存取存储器(RAM)，或者诸如相变RAM(PRAM)、电阻式RAM(ReRAM)、磁阻RAM(MRAM)或铁电RAM(FRAM)的非易失性RAM。例如，可基于堆叠式封装(PoP)来封装并安装应用处理器6930和存储器模块6920。
网络模块6940可与外部装置通信。例如，网络模块6940不仅可支持有线通信，而且可支持各种无线通信协议，诸如码分多址(CDMA)、全球移动通信***(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(Wimax)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示(WI-DI)，从而与有线/无线电子装置、特别是移动电子装置通信。因此，根据本发明的实施例，存储器***和数据处理***可应用于有线/无线电子装置。网络模块6940可被包括在应用处理器6930中。
存储模块6950可存储数据，例如从应用处理器6930接收的数据，然后可将所存储的数据传送到应用处理器6930。存储模块6950可通过诸如以下的非易失性半导体存储器装置来实现：相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(ReRAM)、NAND闪存、NOR闪存和3DNAND闪存，并且存储模块6950可被设置为诸如用户***6900的存储卡或外部驱动器的可移动存储介质。存储模块6950可对应于参照图1描述的存储器***110。此外，存储模块6950可被实现为如上参照图11至图16描述的SSD、eMMC和UFS。
用户接口6910可包括用于向应用处理器6930输入数据或命令或者用于将数据输出到外部装置的接口。例如，用户接口6910可包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口，以及诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监视器的用户输出接口。
此外，当图1的存储器***110应用于用户***6900的移动电子装置时，应用处理器6930可控制移动电子装置的全部操作，并且网络模块6940可用作用于控制与外部装置的有线和/或无线通信的通信模块。用户接口6910可在移动电子装置的显示/触摸模块上显示由应用处理器6930处理的数据，或支持从触摸面板接收数据的功能。
根据本实施例，可以提供一种控制器及其操作方法，该控制器能够优化存储器装置的性能或提高存储器装置的可靠性，同时确保存储器装置的保用期。
虽然为了说明性目的已经描述了各个实施例，但是对于本领域技术人员将显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可进行各种改变和变型。

Claims (23)

1.一种控制器，所述控制器用于控制存储器装置，所述存储器装置包括多个存储块，所述控制器包括：
监测组件，监测所述多个存储块的存储块使用量，并且存储预定周期内的实际存储块使用量；
存储块使用量比较器，计算指示所述预定周期内的最大存储块使用量的期望存储块使用量，并且将所述期望存储块使用量与所述实际存储块使用量进行比较；以及
后台操作管理器，根据存储块使用量比较结果来执行后台操作。
2.根据权利要求1所述的控制器，其中所述存储块使用量比较器基于所述多个存储块的最大编程擦除周期计数，即最大P/E周期计数和所述存储器装置的容量来计算所述存储器装置的所述最大存储块使用量，并且基于所述最大存储块使用量、保用期和所述预定周期来计算所述期望存储块使用量。
3.根据权利要求1所述的控制器，其中所述监测组件基于与从主机提供到所述控制器的主机写入命令相对应的主机数据的量，计算并存储所述预定周期内的所述实际存储块使用量。
4.根据权利要求1所述的控制器，其中所述监测组件基于各个存储块的PE周期计数来计算并存储所述预定周期内的所述实际存储块使用量。
5.根据权利要求1所述的控制器，其中所述存储块使用量比较器基于所述期望存储块使用量和所述实际存储块使用量来计算所述预定周期内的剩余存储块使用量。
6.根据权利要求1所述的控制器，其中所述后台操作管理器通过以下操作来执行所述后台操作：将所述多个存储块之中的牺牲块的有效数据复制到所述控制器的存储器中；在所述多个存储块之中选择目标块；并且将所述有效数据复制到所述目标块中，使得所述有效数据中具有顺序逻辑地址的数据的物理地址是顺序的。
7.根据权利要求1所述的控制器，其中所述后台操作管理器通过以下操作来执行所述后台操作：将所述多个存储块之中的牺牲块的有效数据复制到所述控制器的存储器中；将所述有效数据分类为热数据和冷数据；并且将所述热数据和所述冷数据存储在所述多个存储块之中的不同目标块中。
8.根据权利要求1所述的控制器，其中所述后台操作管理器通过以下操作来执行所述后台操作：将比现有时间段更长的时间段的操作历史记录到所述存储器装置中。
9.根据权利要求1所述的控制器，其中所述后台操作管理器通过以下操作来执行所述后台操作：将所述多个存储块之中的、其中执行读取操作的次数超过阈值的存储块的数据复制到所述控制器的存储器中；并且将所复制的数据写入到另一存储块。
10.根据权利要求5所述的控制器，其中当所述剩余存储块使用量被完全消耗时，所述后台操作管理器结束所述后台操作。
11.一种控制器的操作方法，所述控制器控制存储器装置，所述存储器装置包括多个存储块，所述操作方法包括：
监测预定周期内的所述多个存储块的实际存储块使用量；
将所述实际存储块使用量与期望存储块使用量进行比较，所述期望存储块使用量指示所述预定周期内的最大存储块使用量；并且
根据存储块使用量比较结果来执行后台操作。
12.根据权利要求11所述的操作方法，进一步包括：
基于所述多个存储块的最大PE周期计数和所述存储器装置的容量来计算所述存储器装置的所述最大存储块使用量；并且
基于所述最大存储块使用量、保用期和所述预定周期来计算所述期望存储块使用量。
13.根据权利要求11所述的操作方法，其中监测所述预定周期内的所述多个存储块的所述实际存储块使用量包括：基于与从主机提供到所述控制器的主机写入命令相对应的主机数据的量来计算和存储所述实际存储块使用量。
14.根据权利要求11所述的操作方法，其中监测所述预定周期内的所述多个存储块的所述实际存储块使用量包括：基于各个存储块的PE周期计数来计算和存储所述实际存储块使用量。
15.根据权利要求11所述的操作方法，进一步包括：基于所述期望存储块使用量和所述实际存储块使用量，计算所述预定周期内的剩余存储块使用量。
16.根据权利要求11所述的操作方法，其中执行所述后台操作包括：
将所述多个存储块之中的牺牲块的有效数据复制到所述控制器的存储器中；
在所述多个存储块之中选择目标块；并且
将所述有效数据复制到所述目标块中，使得所述有效数据中具有顺序逻辑地址的数据的物理地址是顺序的。
17.根据权利要求11所述的操作方法，其中执行所述后台操作包括：
将所述多个存储块之中的牺牲块的有效数据复制到所述控制器的存储器中；
将所述有效数据分类为热数据和冷数据；并且
将所述热数据和所述冷数据存储在所述多个存储块之中的不同目标块中。
18.根据权利要求11所述的操作方法，其中执行所述后台操作包括：将比现有时间段更长的时间段的操作历史记录到所述存储器装置中。
19.根据权利要求11所述的操作方法，其中执行所述后台操作进一步包括：
将所述多个存储块之中的、其中执行读取操作的次数超过阈值的存储块的数据复制到所述控制器的存储器中；并且
将所复制的数据写入到另一存储块。
20.根据权利要求15所述的操作方法，进一步包括：当所述剩余存储块使用量被完全消耗时，结束所述后台操作。
21.一种控制器，所述控制器用于控制存储器装置的操作，其中所述控制器：
计算期望存储块使用量，所述期望存储块使用量指示预定周期内的最大存储块使用量；
将所述期望存储块使用量与实际存储块使用量进行比较；并且
根据存储块使用量比较结果来执行后台操作。
22.根据权利要求21所述的控制器，其中所述控制器监测所述预定周期内所述存储器装置的多个存储块的存储块使用量，并且存储所述预定周期内的所述实际存储块使用量。
23.根据权利要求22所述的控制器，其中所述控制器包括：
存储块使用量比较器，计算所述期望存储块使用量以及比较所述期望存储块使用量与所述实际存储块使用量；以及
后台操作管理器，执行所述后台操作。
CN201911257872.5A 2019-01-02 2019-12-10 控制器及其操作方法 Withdrawn CN111400200A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190000317A KR20200084201A (ko) 2019-01-02 2019-01-02 컨트롤러 및 컨트롤러의 동작방법
KR10-2019-0000317 2019-01-02

Publications (1)

Publication Number Publication Date
CN111400200A true CN111400200A (zh) 2020-07-10

Family

ID=71122084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911257872.5A Withdrawn CN111400200A (zh) 2019-01-02 2019-12-10 控制器及其操作方法

Country Status (3)

Country Link
US (1) US20200210309A1 (zh)
KR (1) KR20200084201A (zh)
CN (1) CN111400200A (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11816043B2 (en) 2018-06-25 2023-11-14 Alibaba Group Holding Limited System and method for managing resources of a storage device and quantifying the cost of I/O requests
US11061735B2 (en) 2019-01-02 2021-07-13 Alibaba Group Holding Limited System and method for offloading computation to storage nodes in distributed system
TWI726314B (zh) * 2019-05-02 2021-05-01 慧榮科技股份有限公司 資料儲存裝置與資料處理方法
US10860223B1 (en) 2019-07-18 2020-12-08 Alibaba Group Holding Limited Method and system for enhancing a distributed storage system by decoupling computation and network tasks
US11617282B2 (en) 2019-10-01 2023-03-28 Alibaba Group Holding Limited System and method for reshaping power budget of cabinet to facilitate improved deployment density of servers
US11449455B2 (en) 2020-01-15 2022-09-20 Alibaba Group Holding Limited Method and system for facilitating a high-capacity object storage system with configuration agility and mixed deployment flexibility
US11379447B2 (en) 2020-02-06 2022-07-05 Alibaba Group Holding Limited Method and system for enhancing IOPS of a hard disk drive system based on storing metadata in host volatile memory and data in non-volatile memory using a shared controller
US11449386B2 (en) * 2020-03-20 2022-09-20 Alibaba Group Holding Limited Method and system for optimizing persistent memory on data retention, endurance, and performance for host memory
US11385833B2 (en) 2020-04-20 2022-07-12 Alibaba Group Holding Limited Method and system for facilitating a light-weight garbage collection with a reduced utilization of resources
US11507499B2 (en) 2020-05-19 2022-11-22 Alibaba Group Holding Limited System and method for facilitating mitigation of read/write amplification in data compression
US11556277B2 (en) 2020-05-19 2023-01-17 Alibaba Group Holding Limited System and method for facilitating improved performance in ordering key-value storage with input/output stack simplification
US11487465B2 (en) 2020-12-11 2022-11-01 Alibaba Group Holding Limited Method and system for a local storage engine collaborating with a solid state drive controller
US11734115B2 (en) 2020-12-28 2023-08-22 Alibaba Group Holding Limited Method and system for facilitating write latency reduction in a queue depth of one scenario
US11726699B2 (en) 2021-03-30 2023-08-15 Alibaba Singapore Holding Private Limited Method and system for facilitating multi-stream sequential read performance improvement with reduced read amplification
KR20220138759A (ko) 2021-04-06 2022-10-13 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080147998A1 (en) * 2006-12-18 2008-06-19 Samsung Electronics Co., Ltd. Method and apparatus for detecting static data area, wear-leveling, and merging data units in nonvolatile data storage device
US20090132756A1 (en) * 2007-11-16 2009-05-21 Hsiang-An Hsieh Portable flash memory storage device that may show its remaining lifetime
CN105468291A (zh) * 2014-08-21 2016-04-06 腾讯科技（深圳）有限公司 动态及静态磨损均衡控制方法及装置
US20170337001A1 (en) * 2016-05-20 2017-11-23 SK Hynix Inc. Memory system and operating method of memory system
CN108255739A (zh) * 2016-12-28 2018-07-06 爱思开海力士有限公司 存储器***及其操作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080147998A1 (en) * 2006-12-18 2008-06-19 Samsung Electronics Co., Ltd. Method and apparatus for detecting static data area, wear-leveling, and merging data units in nonvolatile data storage device
US20090132756A1 (en) * 2007-11-16 2009-05-21 Hsiang-An Hsieh Portable flash memory storage device that may show its remaining lifetime
CN105468291A (zh) * 2014-08-21 2016-04-06 腾讯科技（深圳）有限公司 动态及静态磨损均衡控制方法及装置
US20170337001A1 (en) * 2016-05-20 2017-11-23 SK Hynix Inc. Memory system and operating method of memory system
CN108255739A (zh) * 2016-12-28 2018-07-06 爱思开海力士有限公司 存储器***及其操作方法

Also Published As

Publication number Publication date
US20200210309A1 (en) 2020-07-02
KR20200084201A (ko) 2020-07-10

Similar Documents

Publication Publication Date Title
US10942660B2 (en) Memory system for peforming compression based on map data pattern and operating method thereof
US10157024B2 (en) Memory system and operating method thereof
CN107766257B (zh) 存储器***及其操作方法
CN111400200A (zh) 控制器及其操作方法
US10073651B2 (en) Memory system with power-off detection and recovery mechanism
US10866898B2 (en) Method and apparatus for migrating data between nonvolatile main memory and first or second caches
CN108121665B (zh) 存储器***及其操作方法
CN109947358B (zh) 存储器***及其操作方法
CN109284202B (zh) 控制器及其操作方法
US11262940B2 (en) Controller and operating method thereof
US20190107961A1 (en) Memory system and operating method of the same
CN110058797B (zh) 存储器***及其操作方法
US10956320B2 (en) Memory system and operating method thereof
CN110321069B (zh) 存储器***及其操作方法
CN109390003B (zh) 存储器***及其操作方法
US10445194B2 (en) Memory system storing checkpoint information and operating method thereof
CN109656470B (zh) 存储器***及其操作方法
US20190121733A1 (en) Controller and operating method thereof
CN110556152B (zh) 存储器装置、其操作方法以及包括其的存储器***
US10761912B2 (en) Controller including multi processor and operation method thereof
CN110765029B (zh) 控制器及用于操作该控制器的方法
US20200210295A1 (en) Memory system and operating method thereof
US20190108891A1 (en) Memory system and operating method of the same
CN110727397A (zh) 存储器***以及用于操作该存储器***的方法
US10489084B2 (en) Method and system for reclaiming memory using read counts

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200710

WW01 Invention patent application withdrawn after publication