CN111399579A - 恒压差产生电路及驱动装置 - Google Patents

Abstract

本发明适用于集成电路技术领域，提供了一种恒压差产生电路及驱动装置，包括：电源电压采样模块、输出电压采样模块、基准电压产生模块、减法器及误差放大器；电源电压采样模块与输出电压采样模块的电压采样比例相同，通过电源电压采样模块、输出电压采样模块、减法器及误差放大器组成的双负反馈环路使得误差放大器的输出端电压与外部电源端电压之间的压差恒定。本发明提供的恒压差产生电路驱动PMOS，或为其他电路结构提供电源电压，电压值随外部电源端的电压变化，可保证PMOS或其他电路结构的稳定工作。同时本发明提供的恒压差产生电路，电路结构简单，易于集成，利于集成电路小型化。

Description

恒压差产生电路及驱动装置

技术领域

本发明属于集成电路技术领域，尤其涉及一种恒压差产生电路及驱动装置。

背景技术

功率放大器调制驱动器芯片多采用半桥式驱动器架构，用以推动高、低侧MOSFET分时工作。随着功率放大器技术的发展，功率放大器调制驱动器芯片的工作电压不断提高，电源电压VDD通常为28V甚至40V以上，但PMOS的栅源电压Vgs范围多为±20V，传统的0V/VDD的驱动信号不能满足高侧输出的应用需求，因此驱动信号需降压后提供给PMOS。

现有技术中的降压电路输出的电压多为固定电压，当电源电压VDD发生变化时，PMOS的栅源电压Vgs也会发生变化，不能保证PMOS的稳定工作。

发明内容

有鉴于此，本发明实施例提供了一种恒压差产生电路及驱动装置，以解决现有技术中传统降压电路输出固定电压，从而导致PMOS的栅源电压随电源电压变化，不能保证PMOS稳定工作的问题。

本发明实施例的第一方面提供了一种恒压差产生电路，包括：电源电压采样模块、输出电压采样模块、基准电压产生模块、减法器及误差放大器；

电源电压采样模块，输入端与外部电源端连接，输出端与减法器的正相输入端连接；

输出电压采样模块，输入端与误差放大器的输出端连接，输出端与减法器的反相输入端连接；

误差放大器，正相输入端与基准电压产生模块连接，负相输入端与减法器的输出端连接；

电源电压采样模块的输出端的电压与电源电压采样模块的输入端的电压的比值为第一比例值；输出电压采样模块的输出端的电压与输出电压采样模块的输入端的电压的比值为第二比例值；第一比例值和第二比例值相同；

误差放大器的输出端的电压与外部电源端的电压的压差恒定。

本发明实施例的第二方面提供了一种驱动装置，包括本发明实施例第一方面提供的恒压差产生电路。

本发明实施例提供了一种恒压差产生电路，包括：电源电压采样模块、输出电压采样模块、基准电压产生模块、减法器及误差放大器；电源电压采样模块与输出电压采样模块的电压采样比例相同，通过电源电压采样模块、输出电压采样模块、减法器及误差放大器组成的双负反馈环路使得误差放大器的输出端电压与外部电源端电压之间的压差恒定。本发明实施例提供的恒压差产生电路驱动PMOS，或为其他电路结构提供电源电压，电压值随外部电源端的电压变化，可保证PMOS或其他电路结构的稳定工作。同时本发明实施例提供的恒压差产生电路，电路结构简单，易于集成，利于集成电路小型化。同时，其他电路结构可采用低压器件，减小设计难度，使得该电路结构适用于多种工艺中。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种恒压差产生电路的电路结构示意图；

图2是本发明实施例提供的又一种恒压差产生电路的电路结构示意图；

图3是本发明实施例提供的一种基准电压产生模块的电路原理图；

图4是本发明实施例提供的一种电源电压采样模块及输出电压采样模块的电路原理图；

图5是本发明实施例提供的一种减法器的电路原理图；

图6是本发明实施例提供的一种降压模块的电路原理图；

图7是本发明实施例提供的一种误差放大器的电路原理图。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定***结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的***、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。

为了说明本发明的技术方案，下面通过具体实施例来进行说明。

参考图1，本发明实施例提供了一种恒压差产生电路，包括：电源电压采样模块11、输出电压采样模块12、基准电压产生模块13、减法器14及误差放大器15；

电源电压采样模块11，输入端与外部电源端VDD连接，输出端与减法器14的正相输入端连接；

输出电压采样模块12，输入端与误差放大器15的输出端连接，输出端与减法器14的反相输入端连接；

误差放大器15，正相输入端与基准电压产生模块13连接，负相输入端与减法器14的输出端连接；

电源电压采样模块11的输出端的电压与电源电压采样模块11的输入端的电压的比值为第一比例值；输出电压采样模块12的输出端的电压与输出电压采样模块12的输入端的电压的比值为第二比例值；第一比例值和第二比例值相同；

误差放大器15的输出端的电压VS与外部电源端VDD的电压的压差恒定。

本发明实施例引入两级负反馈实现输出电压对外部电源端VDD的电压的跟随，主负反馈环路是以误差放大器15为主的环路，由输出电压采样模块12、误差放大器15、及减法器14共同构成；次负反馈环路为减法器14的环路，通过负反馈实现减法功能；减法器14及两路采样电路将常规负反馈***中输出电压对地的跟随关系转化为输出电压对电源的跟随关系，并通过主负反馈环路中的运算放大器正反相输入端电压相等的固有特性，最终实现输出电压对外部电源端VDD电压的跟随，输出电压(误差放大器15的输出端即为恒压差产生电路的输出端)与外部电源端VDD电压之间的差值恒定。

电源电压采样模块11用于采集外部电源端VDD的电压，采样比例为β，即电源电压采样模块11的输出端电压VBFB与输入端电压VDD比值为β；输出电压采样模块12用于采集输出端的电压VS，采样比例与电源电压采样模块11的采样比例相同，均为β。则电源电压采样模块11的输出电压VBFB＝β×VDD，输出电压采样模块12的输出电压VSFB＝β×VS；减法器14的输出电压V_＝β×(VDD-VS)。基准电压产生模块13输出参考电压为VREF，则根据误差放大器15的原理，

由于基准电压VREF恒定，电源电压采样模块11及输出电压采样模块12的采样比例β恒定，故误差放大器15输出端的电压与外部电源端VDD的电压的差值恒定，误差放大器15的输出端可输出与外部电源端VDD电压差值恒定的低压电平。例如，参考电压VREF为1.2V，β＝0.1，则外部电源端VDD电压与输出电压的差值为12V。

采用本发明实施例提供的恒压差产生电路输出的低电平驱动PMOS或其他电路结构，可保证PMOS或其他电路结构的稳定工作。同时本发明实施例提供的恒压差产生电路结构简单，易于集成，利于集成电路小型化。进一步的，采用本发明实施例提供的恒压差产生电路为其他电路结构提供电源，使得其他电路结构可以采用低压器件，减小了设计难度，适用于更多工艺；采用低压器件缩小了电路的空间，利于集成电路小型化。

一些实施例中，参考图3，基准电压产生模块13可以包括：第一功率管MP1、第二功率管MP2、第三功率管MN1、第四功率管MN2、第一三极管NPN1、第二三极管NPN2、第一电阻R1、第二电阻R2及第三电阻R3；

第一功率管MP1，第一端分别与内部电源端VDD2及第二功率管MP2的第一端连接，第二端分别与第一功率管MP1的控制端、第二功率管MP2的控制端、第四功率管MN2的第一端及第一三极管NPN1的集电极连接；

第二功率管MP2的第二端与误差放大器15的正相输入端连接，第二功率管MP2的第二端还通过串联的第二电阻R2及第三电阻R3分别与第二三极管NPN2的集电极及第一三极管NPN1的基极连接；第一三极管NPN1的发射极接地；

第二三极管NPN2，基极与第二电阻R2及第三电阻R3的公共端连接，发射极接地；

第三功率管MN1，控制端与第二功率管MP2的第二端连接，第一端通过第一电阻R1与内部电源端VDD2连接，第二端接地；

第四功率管MN2，控制端与第三功率管MN1的第一端连接，第二端接地。

第三功率管MN1、第四功率管MN2及第一电阻R1组成启动电路，第一功率管MP1、第二功率管MP2、第一三极管NPN1、第二三极管NPN2、第二电阻R2及第三电阻R3组成基准主电路，利用三极管的带隙电压产生基准电压。

一些实施例中，第一功率管MP1和第二功率管MP2均为PMOS管，第三功率管MN1及第四功率管MN2均为NMOS管，第一三极管NPN1及第二三极管NPN2均为NPN型三极管

一些实施例中，参考图4，电源电压采样模块11可以包括：第四电阻R4及第五电阻R5。

电源电压采样模块11的输入端通过第四电阻R4及第五电阻R5接地；

第四电阻R4及第五电阻R5的公共端与电源电压采样模块11的输出端连接。

电源采样模块通过第四电阻R4及第五电阻R5对外部电源端VDD的电压进行采样，采样比例

可通过调节第四电阻R4及第五电阻R5阻值调节输出电压与外部电源端VDD的电压之间的差值。

一些实施例中，参考图4，输出电压采样模块12可以包括：第六电阻R6和第七电阻R7。

输出电压采样模块12的输入端通过第六电阻R6及第七电阻R7接地；

第六电阻R6及第七电阻R7的公共端与输出电压采样模块12的输出端连接。

同上，

由于电源电压采样模块11的采样比例与输出电压采样模块12的采样比例相同，可根据需求通过调节第四电阻R4、第五电阻R5、第六电阻R6及第七电阻R7对输出电压与外部电源端VDD的电压的差值进行调节。

一些实施例中，参考图5，减法器14可以包括：第一运算放大器U1、第八电阻R8、第九电阻R9、第十电阻R10及第十一电阻R11；

第一运算放大器U1，同相输入端通过第八电阻R8与减法器14的正相输入端连接，同相输入端还通过第九电阻R9接地，反相输入端通过第十电阻R10与减法器14的负相输入端连接，反相输入端还通过第十一电阻R11与第一运算放大器U1的输出端连接，电源端与内部电源端VDD2连接，接地端接地；

第一运算放大器U1的输出端还与减法器14的输出端连接。

一些实施例中，参考图2，恒压差产生电路还可以包括：降压模块16；

降压模块16，输入端与外部电源端VDD连接，输出端与内部电源端VDD2连接；

内部电源端VDD2用于为基准电压产生模块13、减法器14及误差放大器15供电。

由于相对于低压器件，高压器件种类少，工艺要求高，且尺寸较大，本发明实施例中采用降压模块16产生低电压，从而使得电路可以采用低压器件，降低设计难度，适用于更多工艺，且电路的尺寸大大降低，利于集成电路的小型化。同时，基准电压产生模块13采用低压结构，温度系数较小，输出的基准电压精度更高，从而恒压差产生电路输出的电压精度也更高。

一些实施例中，参考图6，降压模块16可以包括：第五功率管MN3、第一稳压二极管DI01、第二稳压二极管DI02、第十二电阻R12、第十三电阻R13、第一电容CAP1及第二电容CAP2；

第五功率管MN3，第一端通过第十三电阻R13与降压模块16的输入端连接，第二端分别与降压模块16的输出端、第二稳压二极管DI02的阴极及第二电容CAP2的第一端连接，控制端分别与第一稳压二极管DI01的阴极及第一电容CAP1的第一端连接，控制端还通过第十二电阻R12与降压模块16的输入端连接；

第一稳压二极管DI01的阳极、第二稳压二极管DI02的阳极、第一电容CAP1的第二端及第二电容CAP2的第二端均接地。

第五功率管MN3可以为耗尽型NMOS管，第十二电阻R12及第十三电阻R13为限流电阻，结合第一稳压二极管DI01和第二稳压二极管DI02输出稳定的低电压。例如，输出电压可以为5.5V。

一些实施例中，参考图7，误差放大器15可以包括：第二运算放大器U2、第六功率管MN4及第十四电阻R14；

第二运算放大器U2，同相输入端与误差放大器15的反相输入端连接，反相输入端与误差放大器15的同相输入端连接，输出端与第六功率管MN4的控制端连接，电源端与内部电源端VDD2连接，接地端接地；

第六功率管MN4，第一端通过第十四电阻R14与外部电源端VDD连接，第一端还与误差放大器15的输出端连接，第二端接地。

根据需求，误差放大器15还可以其他***器件，在此不再赘述。

一些实施例中，第六功率管MN4可以为NMOS管。

对应于上述任一种恒压差产生电路，本发明实施例还提供了一种驱动装置，该驱动包括上述任一种恒压差产生电路，具有上述恒压差产生电路所具有的优点，在此不再赘述。

以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种恒压差产生电路，其特征在于，包括：电源电压采样模块、输出电压采样模块、基准电压产生模块、减法器及误差放大器；

所述电源电压采样模块，输入端与外部电源端连接，输出端与所述减法器的正相输入端连接；

所述输出电压采样模块，输入端与所述误差放大器的输出端连接，输出端与所述减法器的反相输入端连接；

所述误差放大器，正相输入端与所述基准电压产生模块连接，负相输入端与所述减法器的输出端连接；

所述电源电压采样模块的输出端的电压与所述电源电压采样模块的输入端的电压的比值为第一比例值；所述输出电压采样模块的输出端的电压与所述输出电压采样模块的输入端的电压的比值为第二比例值；所述第一比例值和所述第二比例值相同；

所述误差放大器的输出端的电压与所述外部电源端的电压的压差恒定。

2.如权利要求1所述的恒压差产生电路，其特征在于，所述基准电压产生模块包括：第一功率管、第二功率管、第三功率管、第四功率管、第一三极管、第二三极管、第一电阻、第二电阻及第三电阻；

所述第一功率管，第一端分别与内部电源端及所述第二功率管的第一端连接，第二端分别与所述第一功率管的控制端、所述第二功率管的控制端、所述第四功率管的第一端及所述第一三极管的集电极连接；

所述第二功率管的第二端与所述误差放大器的正相输入端连接，所述第二功率管的第二端还通过串联的所述第二电阻及所述第三电阻分别与所述第二三极管的集电极及所述第一三极管的基极连接；所述第一三极管的发射极接地；

所述第二三极管，基极与所述第二电阻及所述第三电阻的公共端连接，发射极接地；

所述第三功率管，控制端与所述第二功率管的第二端连接，第一端通过所述第一电阻与所述内部电源端连接，第二端接地；

所述第四功率管，控制端与所述第三功率管的第一端连接，第二端接地。

3.如权利要求2所述的恒压差产生电路，其特征在于，所述第一功率管和所述第二功率管均为PMOS管，所述第三功率管及所述第四功率管均为NMOS管，所述第一三极管及所述第二三极管均为NPN型三极管。

4.如权利要求1所述的恒压差产生电路，其特征在于，所述电源电压采样模块包括：第四电阻及第五电阻；

所述电源电压采样模块的输入端通过所述第四电阻及所述第五电阻接地；

所述第四电阻及所述第五电阻的公共端与所述电源电压采样模块的输出端连接。

5.如权利要求1所述的恒压差产生电路，其特征在于，所述输出电压采样模块包括：第六电阻和第七电阻；

所述输出电压采样模块的输入端通过所述第六电阻及所述第七电阻接地；

所述第六电阻及所述第七电阻的公共端与所述输出电压采样模块的输出端连接。

6.如权利要求1所述的恒压差产生电路，其特征在于，所述减法器包括：第一运算放大器、第八电阻、第九电阻、第十电阻及第十一电阻；

所述第一运算放大器，同相输入端通过所述第八电阻与所述减法器的正相输入端连接，同相输入端还通过所述第九电阻接地，反相输入端通过所述第十电阻与所述减法器的负相输入端连接，反相输入端还通过所述第十一电阻与所述第一运算放大器的输出端连接，电源端与内部电源端连接，接地端接地；

所述第一运算放大器的输出端还与所述减法器的输出端连接。

7.如权利要求1至6任一项所述的恒压差产生电路，其特征在于，还包括降压模块；

所述降压模块，输入端与所述外部电源端连接，输出端与内部电源端连接；

所述内部电源端用于为所述基准电压产生模块、所述减法器及所述误差放大器供电。

8.如权利要求7所述的恒压差产生电路，其特征在于，所述降压模块包括：第五功率管、第一稳压二极管、第二稳压二极管、第十二电阻、第十三电阻、第一电容及第二电容；

所述第五功率管，第一端通过所述第十三电阻与所述降压模块的输入端连接，第二端分别与所述降压模块的输出端、所述第二稳压二极管的阴极及所述第二电容的第一端连接，控制端分别与所述第一稳压二极管的阴极及所述第一电容的第一端连接，控制端还通过所述第十二电阻与所述降压模块的输入端连接；

所述第一稳压二极管的阳极、所述第二稳压二极管的阳极、所述第一电容的第二端及所述第二电容的第二端均接地。

9.如权利要求1至6任一项所述的恒压差产生电路，其特征在于，所述误差放大器包括：第二运算放大器、第六功率管及第十四电阻；

所述第二运算放大器，同相输入端与所述误差放大器的同相输入端连接，反相输入端与所述误差放大器的反相输入端连接，输出端与所述第六功率管的控制端连接，电源端与内部电源端连接，接地端接地；

所述第六功率管，第一端通过所述第十四电阻与所述外部电源端连接，第一端还与所述误差放大器的输出端连接，第二端接地。

10.一种驱动装置，其特征在于，包括如权利要求1至9任一项所述的恒压差产生电路。

Images