CN111386655A - 针对高速感测放大器的偏移归零 - Google Patents
针对高速感测放大器的偏移归零 Download PDFInfo
- Publication number
- CN111386655A CN111386655A CN201880076467.0A CN201880076467A CN111386655A CN 111386655 A CN111386655 A CN 111386655A CN 201880076467 A CN201880076467 A CN 201880076467A CN 111386655 A CN111386655 A CN 111386655A
- Authority
- CN
- China
- Prior art keywords
- pair
- evaluation
- voltage
- transistor
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
- H03F3/45766—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means
- H03F3/45771—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means using switching means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/375—Circuitry to compensate the offset being present in an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45042—One or more resistors are added or changed as balancing to reduce the offset of the dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45101—Control of the DC level being present
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45624—Indexing scheme relating to differential amplifiers the LC comprising balancing means, e.g. trimming means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45678—Indexing scheme relating to differential amplifiers the LC comprising offset generating means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45681—Indexing scheme relating to differential amplifiers the LC comprising offset compensating means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
在电压模式感测放大器的复位阶段期间,在电阻器对中的电阻器通过选择开关被选择性地耦合到电流源,使得用于电压模式感测放大器的一个评估节点从电源电压放电跨选择性耦合的电阻器的欧姆电压降,以使得针对电压模式感测放大器的偏移归零。
Description
相关申请的交叉引用
本专利申请要求于2017年12月1日提交的标题为“针对高速感测放大器的偏移归零”的第15/829,774号申请的优先权,在此转让给受让人并且通过引用的方式明确地并入本申请。
技术领域
本申请涉及感测放大器,并且更特别地涉及具有偏移归零的高速感测放大器。
背景技术
电压模式感测放大器包括交叉耦合的反相器对以形成锁存器。在锁存器中的再生反馈提供相对于感测高数据速率输入数据的有利速度。因此,电压模式感测放大器通常被广泛地用于数据传输应用。为了响应差分数据输入信号,电压模式感测放大器包括差分晶体管对,其栅极由差分数据输入信号驱动。根据差分数据输入信号的二进制状态,差分晶体管对的一个漏极端子将比另一个漏极端子更快地转换至接地。漏极端子被耦合到交叉耦合的反相器对的输入。通过反相器交叉耦合的正反馈导致反相器的一个反相器输出快速充电至电源电压,而另一个反相器输出被放电。
尽管电压模式感测放大器能够在评估差分数据输入信号方面具有有利的速度,但不可能制造出彼此完全匹配的差分晶体管对。锁存器也具有类似的不平衡。即使在差分晶体管对的栅极两端没有差分输入电压,所产生的电路不平衡有效地创建了关于差分晶体管对的响应的电压偏移。换言之,即使差分输入电压为零,也好像在差分晶体管对的栅极上施加偏移电压,使得电压模式感测放大器更倾向于一个二进制输出状态而不是另一个二进制输出状态。该偏移电压可以高达20mV,甚至50mV或更高。这样的偏移电压电平是有问题的,这是因为差分输入电压趋于随着数据速率的推高而下降—例如,电压模式感测放大器可能必须仅基于具有仅仅10mV的振幅摆动的差分数据输入信号来做出位决定。因此,20mV偏移电压的存在将阻碍这样的差分输入电压的感测。
因此,针对电压模式感测放大器,常规的是将偏移电压归零。例如,已知的是递增地接通附加晶体管以增强在差分对中较弱的晶体管。这些附加晶体管连接在增强的晶体管的漏极与源极之间,并且无论输入数据信号的二进制状态,这些附加晶体管都被接通。备选地,附加差分对可以与原始差分晶体管对并联耦合。电压DAC在被称为双端口差分调整的技术中偏置附加差分晶体管对的栅极。
尽管这些现有的偏移校准技术使得偏移的电压归零,但差分对的漏极端子随后被负担有寄生电容。这种寄生电容减慢了漏极端子的转换速率,这针对高速数据评估是有问题的。因此,在本领域中需要改善针对高速感测放大器的偏移归零。
发明内容
为了使得针对电压模式感测放大器的偏移归零,在复位阶段期间,来自评估节点对的一个评估节点充电到电源电压。来自评估节点对中的剩余的评估节点被充电到电源电压减去由源于通过电阻器的电流而产生的欧姆降。电压模式感测放大器包括差分晶体管对,其在评估阶段期间响应于差分数据输入信号的二进制值而评估将评估节点对中的一个评估节点比另一个评估节点更多地放电。电压模式感测放大器还包括锁存器,其具有交叉耦合的反相器对,该反相器通过锁存数据输出信号来响应在放电评估模式与剩余较少放电的评估节点之间的电压差。根据在校准阶段设置的电平,诸如电流数模转换器(DAC)的电流源,通过电阻器提供电流。
在校准阶段中,差分数据输入信号被短路,以使得在差分晶体管对的栅极两端不存在差分电压。然后,电压模式感测放大器应该是均势的,使得针对数据输出信号的二进制零值的锁存既不偏向也不偏离二进制一值的锁存。但是由于在电压模式感测放大器内的偏移,一个二进制值将比另一个二进制值更被偏向。然后来自电流源的电流将相对于评估节点的选定一个评估节点降低了的充电电压而变化,以最小化或极大地减少偏移,从而数据输出信号的二进制一值或二进制零值都不被电压模式感测放大器偏向。所产生的偏移的归零相对于高速操作非常有利,这是因为在复位阶段期间,来自所选择的评估节点对中的一个评估节点的电源电压的欧姆电压降不会涉及评估节点的任何显著的电容载荷。因此,在评估阶段期间用于评估节点的放电的转换速率不受这样的丢失的电容性载荷的阻碍,这改善了电压模式感测放大器的高速操作。
这些和其他有利特征将通过以下详细描述而被更好地认识。
附图说明
图1是根据本公开的一方面的电压模式感测放大器的电路图,其中来自评估节点对的一个评估节点在复位阶段期间被充电至电源电压,而剩余的一个评估节点被充电至电源电压减去欧姆电压降,该欧姆电压降由源于通过被耦合到评估节点的剩余一个评估节点与电源电压节点之间的电阻器的电流而产生。
图2是根据本公开的一个方面的电压模式感测放大器的电路图,图2的电压模式感测放大器与图1的感测放大器相比而被修改,以防止剩余的一个评估节点的电压降影响在电压模式感测放大器中的差分晶体管对的漏极端子的充电。
图3是根据本公开的一方面的用于操作电压模式感测放大器的方法的流程图。
本公开的实现方式及其优点最好通过参考以下的详细描述来理解。应当理解的是,类似的附图标记被用于标识在一个或多个附图中图示的类似元件。
具体实施方式
提供了一种电压模式感测放大器,其中偏移的归零不会显著地影响对于评估节点的放电的转换速率。尤其是,电压模式感测放大器包括差分晶体管对,其中差分对晶体管的栅极由差分数据输入信号驱动。根据在评估阶段期间用于差分数据输入信号的二进制值,差分晶体管对将使得评估节点对中的一个评估节点比另一个评估节点更多地放电。这种放电的转换速率不应由来自偏移归零的任何电容性载荷所影响。为了最小化或减少这种电容性载荷,在复位阶段期间,评估节点将不会被同等地被充电至电源电压。替代地,只有一个评估节点被充电至电源电压。在复位阶段期间,每个评估节点通过相应的电阻器耦合到承载电源电压的电源电压节点。如果没有电流通过评估节点的电阻器,则没有在其两端的欧姆电压降。但是每个电阻器都通过选择开关耦合到可变电流源(诸如电流DAC)。取决于哪个电阻器被选择开关选择,将在所选择的电阻器两端产生由电阻器的电阻和电流源的电流的乘积给出的欧姆电压降。因此,在评估阶段期间,对应的评估节点将被充电到电源电压减去其对应电阻器的欧姆电压降。
由选择开关针对电阻器的选择也因此选择用于欧姆电压降的评估节点中的一个评估节点。在随后的评估阶段中,与剩余的评估节点相比,具有欧姆电压降的评估节点将具有关于其放电的“抢先(headstart)”。该放电实质上校正了在电压模式感测放大器内的偏移,使得二进制一输出或二进制零输出都不被偏向。在电压模式感测放大器内的锁存器响应于在评估阶段期间由差分晶体管对产生的放电引起的在评估节点上的电压差来锁存用于数据输出信号的二进制值。
在差分输入电压被短路的校准阶段期间,用于电流源电流的电平被确定,使得关于数据输出信号,电压模式感测放大器不应偏向二进制一的锁存,也不应偏向二进制零的锁存。但是由于其偏移,在偏移归零之前,电压模式感测放大器将会偏向二进制一值或二进制零值。因此,当通过选择开关的对应设置施加到适当的电阻器时,来自电流源的电流源电流的量是变化的,直到电压模式感测放大器不再偏向二进制结果为止(或者至少直到电流源电流上这样的偏向被最小化在电流源的控制的分辨率内为止)。所产生的偏移归零非常有利,这是因为评估节点的电容性载荷基本上很少或没有,因此用于其放电的转换速率不会被降低。因此,电压模式感测放大器的高速操作被增强了。
在图1中示出了电压模式感测放大器100的示例。n型金属氧化物半导体(NMOS)晶体管M1和NMOS晶体管M2形成差分晶体管对,其响应于差分数据输入信号施加到它们的栅极。尤其是,正半数据输入信号inp驱动晶体管M1的栅极,而负半数据输入信号驱动晶体管M2的栅极。将被认识到的是,p型金属氧化物半导体(PMOS)差分晶体管对可以被用于备选实现方式中。
晶体管M1和晶体管M2的源极通过NMOS开关晶体管M3和NMOS开关晶体管M4耦合到接地。尤其是,时钟信号(clk)驱动开关晶体管M3和M4的栅极,使得当时钟信号在评估阶段期间被断言为电源电压时,晶体管M1和M2的源极被耦合到地。当时钟信号被放电时,复位阶段发生,使得晶体管M1和M2的源极浮置。晶体管M1的漏极通过PMOS开关晶体管P1和电阻器R2耦合到电源节点以获得电源电压VDD。类似地,晶体管M2的漏极通过PMOS开关晶体管P2和电阻器R1耦合到电源节点。为了提供滤波,电阻器R1与电容器C2并联耦合。类似地,电阻器R2与电容器C1并联耦合。时钟信号驱动开关晶体管P1和P2的栅极,使得当时钟信号低时,这些晶体管在复位阶段期间被接通。相反地,当时钟为高时,开关晶体管P1和P2被关断。
晶体管M1和M2的漏极形成评估节点。尤其是,晶体管M1的漏极形成第一评估节点snn,而晶体管M2的漏极形成第二评估节点snp。在备选实现方式中,差分对晶体管M1的栅极可以通过电容器(在图1中未示出)耦合到评估节点snp,而差分对晶体管M2的栅极可以通过另一个电容器(在图1中也未示出)耦合到评估节点snn,以解决由于针对差分对的米勒(Miller)效应的差分反弹。评估节点snp和snn驱动由交叉耦合的反相器对105和110的形成的锁存器。尤其是,评估节点snp被连接到NMOS晶体管M5的栅极,该NMOS晶体管M5具有附于接地的源极和连接到反相器105的输入的漏极。类似地,评估节点snn连接到NMOS晶体管M6的栅极,其具有附于接地的源极和附于反相器110的输入的漏极。反相器110的输出驱动数据输出信号的正半upp,而反相器105的输出驱动数据输出信号的负半upn。在评估阶段期间,从反相器105和110的交叉耦合产生的再生反馈将导致在输出信号upp和upn中的一个输出信号被充电到电源电压,而剩余一个输出信号将被放电到接地。输出信号upp和upn的二进制状态定义电压模式感测放大器100的数据输出信号的二进制状态。
在复位阶段期间,评估节点snn和snp都被充电的足够高,使得晶体管M5和M6都被接通以放电输出信号upp和upn。为了防止反相器105和110抵抗这样的放电,用于这些反相器的电源输入节点通过PMOS开关晶体管P5耦合到用于电源电压VDD的电源节点。在备选实现方式中,每个反相器可以具有用于耦合到电源节点的反相器自己的PMOS开关晶体管。时钟信号的反向形式(nclk)驱动开关晶体管P5的栅极以在复位阶段期间切断到反相器105和110的电源。在常规的电压模式感测放大器中,当时钟信号为低时,两个评估节点都将在复位阶段期间被充电到电源电压。但是,在复位阶段期间,在电压模式感测放大器100中只有一个评估节点被充电到电源电压。评估节点中剩余的一个评估节点被从电源电压部分放电以使得针对电压模式感测放大器的偏移量归零。为了执行这种放电,开关晶体管P1的源极通过电阻器R2耦合到电源电压节点。尤其是,电阻器R2具有附于电源电压节点的第一端子和附于开关晶体管P1的源极的第二端子。因此,在复位阶段期间,评估节点snn将被耦合到用于电阻器R2的第二端子。类似地,电阻器R1具有附于电源节点的第一端子和附于开关晶体管P2的源极的第二端子。因此,在复位阶段期间,评估节点snp将被耦合到电阻器R1的第二端子。如果没有电流通过电阻器R1或R2,则在电阻器R1或R2两端没有欧姆电压降,因此评估节点snn和snp都将在复位阶段期间被充电到电源电压。但是,通过由开关对S1和S2形成的选择开关的选择迫使电阻器R1或电阻器R2导通电流源电流(诸如源于电流DAC(iDAC)的电流源电流)。开关S1和S2是互斥的,因此在操作期间开关S1和S2中只有一个开关是闭合的。例如,假设开关S1闭合并且开关S2断开。然后,电流源电流流过电阻器R1以产生欧姆电压降,该降等同于电流源电流与电阻器R1的电阻(其通常与电阻器R2的电阻相匹配)的乘积。然后,在复位阶段期间,评估节点snp(通过开关晶体管P2)被充电到电源电压VDD减去欧姆电压降。如上文所述的,在评估阶段期间,差分对晶体管M1和M2通过评估使一个评估节点比另一个评估节点更快地放电来响应差分数据输入信号。如果在电压模式感测放大器100内的偏移偏向评估节点snn的放电而不是节点snp,则用于节点snp的欧姆电压降随后使得该偏移归零。如果偏移偏向评估节点snp的放电,则会发生类似的归零—在这种情况下,开关S2将被闭合并且开关S1将被断开,使得评估节点snn将被充电到电源电压VDD减去欧姆电压降。注意,如果电容器C1和C2不存在,则评估节点的再充电将延迟由电阻器R1(或R2)乘以从评估节点的寄生电容所产生的RC时间常数。因此,电容器C1和C2允许在不具有这样的RC时间常数延迟的情况下对评估节点进行快速充电。由开关S1、S2、电阻器R1、电阻器R2和iDAC的动作产生的偏移的归零非常有利,这是因为评估节点的电容性载荷相对较小。因此,评估节点在评估阶段期间可以具有相对较快的转换速率,这有益于高速操作。
在正常操作期间,电压模式感测放大器100在对应的复位阶段和对应的评估阶段中的每个时钟周期评估差分数据输入信号。在此正常操作之前,如上文所述的,用于来自iDAC的电流源电流的电平在校准阶段中被校准。尽管所产生的归零非常有利,但注意,由于这些节点对中的一个节点的欧姆电压降,在复位阶段期间差分对晶体管M1和M2的漏极没有被等同地充电至电源电压。即使交叉耦合的电容器被用于处理该米勒(Miller)效应电容,这样的不相等的充电可能通过差分晶体管对的米勒(Miller)电容耦合,以便将电荷(或反弹)注入到将差分数据输入信号驱动到电压模式感测放大器100的数据源(未示出)中。在图2中示出的电压模式感测放大器200通过由电容器C5将差分对晶体管M1的漏极从评估节点snn隔离来解决该电势电荷注入。类似地,电容器C6耦合在差分对晶体管M2的漏极与评估节点snp之间。尽管评估节点对中的一个评估节点被部分地放电,由电容器C5和C6提供的隔离允许差分对晶体管M1和M2的漏极在复位阶段期间被充电到电源电压VDD。尤其是,差分对晶体管M1的漏极通过开关晶体管P1连接到电源节点,而差分对晶体管M2的漏极通过开关晶体管P2连接到电源节点。如关于图1所讨论的,开关晶体管P1和P2的栅极由时钟信号clk驱动,使得在复位阶段期间,差分对晶体管的漏极被充电到电源电压VDD。
评估节点snn通过PMOS开关晶体管P4和电阻器R2耦合到电源节点。时钟信号clk驱动开关晶体管P4的栅极,使得评估节点snn在复位阶段期间被充电。类似地,评估节点snp通过由时钟信号clk驱动的PMOS开关晶体管P3和电阻器R1耦合到电源节点。电容器C3与电阻器R1并联以提供滤波。类似地,电容器C4与电阻器R2并联耦合。为了将选择性的欧姆电压降提供给评估节点snp,电阻器R1可以通过开关S1选择性地耦合到开关晶体管P3的源极。类似地,电阻器R2可以通过开关S2耦合到开关晶体管P4的源极以将欧姆电压降提供给评估节点snn。取决于哪个开关S2或S2被闭合,来自iDAC的电流源电流将产生跨对应电阻器的欧姆电压降,使得在复位阶段期间对应的评估节点被充电到电源电压VDD减去欧姆电压降。为了减少针对差分对晶体管M1和M2的米勒(Miller)效应电容,差分对晶体管M1的栅极通过电容C8耦合到差分对晶体管M2的漏极。类似地,差分对晶体管M2的栅极通过电容器C7耦合到差分对晶体管M1的漏极。将被认识到的是,模拟的交叉耦合的电容器对可以被用在电压模式感测放大器100中以减少由于米勒(Miller)效应电容而引起的差分反弹。
在一种实现方式中,电阻器对R1和R2、选择开关S1和S2以及iDAC可以被认为形成一个装置,该装置用于在复位阶段期间将评估节点snp和snn的第一评估节点充电至电源电压,并且在该复位阶段期间将评估节点snp和snn的剩余的一个评估节点充电至电源电压减去欧姆电压降。
现在将参考图3的流程图来讨论用于使得在电压模式感测放大器中的偏移归零的操作的示例方法。该方法包括在复位阶段期间将第一评估节点充电到电源电压,同时将第二评估节点充电到电源电压减去由通过电阻器导通的电流产生的欧姆电压降的动作300。在复位阶段期间,在电压模式感测放大器100或200中的评估节点snn和snp的充电是动作300的一个示例。该方法还包括在复位阶段之后的评估阶段期间,用差分输入信号驱动差分晶体管对,以响应于差分输入信号的二进制值而将第一评估节点或第二评估节点比第一评估节点和第二评估节点中剩余的一个评估节点更多地放电,以产生在第一评估节点与第二评估节点之间的评估阶段电压差的动作305。关于差分数据输入信号,在高速操作中常规的是正半数据输入信号inp与负半数据输入信号inn之间的电压差低至10mV。但是,用于差分数据输入信号的共模将是正的,使得两个信号都使得它们相应的差分对晶体管对应的评估节点放电。因此,在评估阶段期间,两个评估节点都将转换至接地。但其中一个评估节点将更快地转换,从而产生动作305的评估相位电压差。
最后,该方法包括响应于在第一评估节点与第二评估节点之间的电压差而锁存输出信号的动作310,其中由通过电阻器导通的电流产生的欧姆电压降使得电压模式感测放大器的偏移归零。由交叉耦合的反相器105和110对数据输出信号的锁存是动作310的一个示例。
因此,将被认识到的是,在不脱离本公开的范围的情况下,可以对本公开的设备的材料、装置、配置和使用方法进行许多修改、替换和变型。有鉴于此,由于它们仅仅是通过一些示例方式图示和描述的,因此本公开的范围不应被限制于本文所图示和描述的特定实现方式的范围,而是应该与下文所附权利要求及其功能等同物的范围完全相称。
Claims (20)
1.一种电压模式感测放大器,包括:
差分晶体管对;
评估节点对,其中所述差分晶体管对被配置为在评估阶段期间响应于差分输入信号的二进制值,将所述评估节点对中的一个评估节点比所述评估节点对中的剩余一个评估节点更快地放电;
电流源;
电阻器对,在一对一的基础上对应于所述评估节点对,其中每个电阻器具有耦合到电源节点的第一端子,以及具有耦合到对应的评估节点的第二端子;
开关晶体管对,在一对一的基础上对应于所述电阻器对,其中每个开关晶体管被耦合在对应的电阻器的所述第二端子与对应的评估节点之间,并且其中每个开关晶体管被配置为在复位阶段期间接通,并且在所述评估阶段期间关断;以及
选择开关,被配置为将所述电流源耦合到所述电阻器对中的被选择的一个电阻器的所述第二端子,以在所述电阻器对中的所述被选择的一个电阻器的所述第二端子处产生欧姆电压降。
2.根据权利要求1所述的电压模式感测放大器,还包括交叉耦合的反相器对,被配置为响应于在所述评估阶段期间的在所述评估节点对之间的电压差而锁存输出数据信号的二进制状态。
3.根据权利要求1所述的电压模式感测放大器,其中所述评估节点对中的第一评估节点是在所述差分晶体管对中的第一晶体管的漏极,并且其中所述评估节点对中的第二评估节点是在所述差分晶体管对中的剩余的第二晶体管的漏极。
4.根据权利要求1所述的电压模式感测放大器,还包括:
第一电容器,其中所述差分晶体管对中的第一晶体管的漏极通过所述第一电容器耦合到所述评估节点对中的第一评估节点;以及
第二电容器,其中所述差分晶体管对中的剩余的第二晶体管的漏极通过所述第二电容器耦合到所述评估节点对中的剩余的第二评估节点。
5.根据权利要求1所述的电压模式感测放大器,其中所述电流源是电流数模转换器。
6.根据权利要求1所述的电压模式感测放大器,其中所述差分晶体管对是n型金属氧化物半导体NMOS差分晶体管对。
7.根据权利要求2所述的电压模式感测放大器,还包括:
第一n型金属氧化物半导体NMOS晶体管,被耦合在接地与所述交叉耦合的反相器对中的第一反相器的输出之间,其中在所述评估节点对中的第一评估节点被耦合到所述第一NMOS晶体管的栅极;以及
第二NMOS晶体管,被耦合在接地与所述交叉耦合的反相器对中的第二反相器的输出之间,其中在所述评估节点对中的第二评估节点被耦合到所述第二NMOS晶体管的栅极。
8.根据权利要求7所述的电压模式感测放大器,还包括
至少一个功率开关,被配置在电源节点与用于所述交叉耦合的反相器对中的每个反相器的电源输入节点之间,其中所述至少一个功率开关被配置为在所述复位阶段期间关断,并且在所述评估阶段期间接通。
9.根据权利要求1所述的电压模式感测放大器,还包括:
第一n型金属氧化物半导体NMOS晶体管,具有连接到接地的源极和连接到在所述差分晶体管对中的第一晶体管的漏极,其中所述第一NMOS晶体管被配置为在所述评估阶段期间接通,并且在所述复位阶段期间关断;以及
第二NMOS晶体管,具有连接到接地的源极和连接到在所述差分晶体管对中的第二晶体管的漏极,其中所述第二NMOS晶体管也被配置为在所述评估阶段期间接通,并且在所述复位阶段期间关断。
10.根据权利要求9所述的电压模式感测放大器,其中所述开关晶体管是p型金属氧化物PMOS晶体管,并且其中时钟信号被配置为驱动所述第一NMOS晶体管的栅极、所述第二NMOS晶体管的栅极以及所述开关晶体管中的每个开关晶体管的栅极。
11.一种在电压模式感测放大器中评估差分数据输入信号的方法,包括:
在复位阶段期间,将第一评估节点充电至电源电压,同时将第二评估节点充电至电源电压减去由通过电阻器导通的电流产生的欧姆电压降;
在所述复位阶段之后的评估阶段期间,用差分输入信号驱动差分晶体管对,以响应于所述差分输入信号的二进制值而将所述第一评估节点或所述第二评估节点比所述第一评估节点或所述第二评估节点中剩余的一个评估节点更快地放电,以产生在所述第一评估节点与所述第二评估节点之间的评估阶段电压差;以及
响应于在所述第一评估节点与所述第二评估节点之间的所述电压差锁存输出信号,其中由通过所述电阻器导通的所述电流产生的所述电压降使得针对电压模式感测放大器的偏移归零。
12.根据权利要求11所述的方法,还包括在电流数模转换器中产生通过所述电阻器导通的所述电流。
13.根据权利要求12所述的方法,还包括在校准阶段期间调整由所述电流数模转换器产生的所述电流,使得所述电压模式感测放大器不会相较于一个二进制状态而偏向另一个二进制状态。
14.根据权利要求12所述的方法,还包括通过选择开关将所述电阻器耦合到所述电流数模转换器。
15.根据权利要求11所述的方法,其中将所述第一评估节点充电到所述电源电压也将在所述差分晶体管对中的第一差分对晶体管的漏极充电到所述电源电压,并且其中将所述第二评估节点充电到所述电源电压减去所述欧姆电压降也将在所述差分晶体管对中的第二差分对晶体管的漏极充电到所述电源电压减去所述欧姆电压降。
16.根据权利要求11所述的方法,还包括:
在所述复位阶段期间,将所述差分晶体管对的漏极对充电到所述电源电压。
17.一种电压模式感测放大器,包括:
差分晶体管对;
评估节点对,其中所述差分晶体管对被配置为在评估阶段期间响应于差分输入信号的二进制值,将所述评估节点对中的一个评估节点比所述评估节点对中的剩余一个评估节点更快地放电;
锁存器,被配置为在所述评估阶段期间响应于在所述评估节点对之间的电压差而评估锁存用于数据输出信号的二进制状态;以及
装置,用于在复位阶段期间将在所述评估节点对中的第一评估节点充电到电源电压,并且在复位阶段期间将在所述评估节点对中的第二评估节点充电到所述电源电压减去欧姆电压降。
18.根据权利要求17所述的电压模式感测放大器,其中所述锁存器包括交叉耦合的反相器对。
19.根据权利要求17所述的电压模式感测放大器,还包括:
第一电容器,耦合在所述差分晶体管对中的第一差分对晶体管的栅极与在所述差分晶体管对中的第二差分对晶体管的漏极之间;以及
第二电容器,耦合在所述第二差分晶体管对的栅极与所述第一差分晶体管对的漏极之间。
20.根据权利要求17所述的电压模式感测放大器,其中所述差分晶体管对是差分NMOS晶体管对。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/829,774 | 2017-12-01 | ||
US15/829,774 US10326417B1 (en) | 2017-12-01 | 2017-12-01 | Offset nulling for high-speed sense amplifier |
PCT/US2018/059528 WO2019108351A1 (en) | 2017-12-01 | 2018-11-07 | Offset nulling for high-speed sense amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111386655A true CN111386655A (zh) | 2020-07-07 |
CN111386655B CN111386655B (zh) | 2023-05-02 |
Family
ID=64427242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880076467.0A Active CN111386655B (zh) | 2017-12-01 | 2018-11-07 | 针对高速感测放大器的偏移归零 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10326417B1 (zh) |
CN (1) | CN111386655B (zh) |
WO (1) | WO2019108351A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI757105B (zh) * | 2021-02-25 | 2022-03-01 | 瑞昱半導體股份有限公司 | 閂鎖電路以及感測放大器 |
US11601118B1 (en) * | 2021-12-06 | 2023-03-07 | Nanya Technology Corporation | Latch device and operation method thereof |
US11961580B2 (en) | 2022-06-01 | 2024-04-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Sense amplifier and method thereof |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1758531A (zh) * | 2004-02-17 | 2006-04-12 | 因芬尼昂技术股份公司 | 具可切换负反馈的放大器 |
US7368968B1 (en) * | 2005-12-29 | 2008-05-06 | Altera Corporation | Signal offset cancellation |
US20080130288A1 (en) * | 2003-09-12 | 2008-06-05 | Anthony Catalano | Light Emitting Diode Replacement Lamp |
US7541857B1 (en) * | 2005-12-29 | 2009-06-02 | Altera Corporation | Comparator offset cancellation assisted by PLD resources |
CN103973247A (zh) * | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 轨到轨差分输入电路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4558240A (en) | 1983-04-21 | 1985-12-10 | Rca Corporation | Multi mode amplifier |
US4833406A (en) | 1986-04-17 | 1989-05-23 | Household Commercial Financial Services Inc. | Temperature compensated Hall-effect sensor apparatus |
US5568438A (en) | 1995-07-18 | 1996-10-22 | Analog Devices, Inc. | Sense amplifier with offset autonulling |
US6445171B2 (en) | 1999-10-29 | 2002-09-03 | Honeywell Inc. | Closed-loop magnetoresistive current sensor system having active offset nulling |
US7825714B1 (en) | 2007-06-12 | 2010-11-02 | Quintic Holdings | Offset nulling for decreasing offset between currents in a differential signaling system |
EP2124333B1 (en) * | 2008-05-23 | 2013-01-02 | Zoran Corporation | Comparator circuit |
JP5252212B2 (ja) * | 2009-03-12 | 2013-07-31 | ルネサスエレクトロニクス株式会社 | 信号増幅用半導体装置 |
JP5302235B2 (ja) * | 2010-02-09 | 2013-10-02 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US8704583B2 (en) | 2012-02-17 | 2014-04-22 | International Business Machines Corporation | Capacitive level-shifting circuits and methods for adding DC offsets to output of current-integrating amplifier |
-
2017
- 2017-12-01 US US15/829,774 patent/US10326417B1/en active Active
-
2018
- 2018-11-07 WO PCT/US2018/059528 patent/WO2019108351A1/en active Application Filing
- 2018-11-07 CN CN201880076467.0A patent/CN111386655B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080130288A1 (en) * | 2003-09-12 | 2008-06-05 | Anthony Catalano | Light Emitting Diode Replacement Lamp |
US20130214685A1 (en) * | 2003-09-12 | 2013-08-22 | Anthony Catalano | Light emitting diode replacement lamp |
CN1758531A (zh) * | 2004-02-17 | 2006-04-12 | 因芬尼昂技术股份公司 | 具可切换负反馈的放大器 |
US7368968B1 (en) * | 2005-12-29 | 2008-05-06 | Altera Corporation | Signal offset cancellation |
US7541857B1 (en) * | 2005-12-29 | 2009-06-02 | Altera Corporation | Comparator offset cancellation assisted by PLD resources |
CN103973247A (zh) * | 2014-05-20 | 2014-08-06 | 上海华力微电子有限公司 | 轨到轨差分输入电路 |
Also Published As
Publication number | Publication date |
---|---|
US10326417B1 (en) | 2019-06-18 |
CN111386655B (zh) | 2023-05-02 |
US20190173440A1 (en) | 2019-06-06 |
WO2019108351A1 (en) | 2019-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7123055B1 (en) | Impedance-matched output driver circuits having coarse and fine tuning control | |
US7501862B2 (en) | Comparator with low offset voltage | |
US6593795B2 (en) | Level adjustment circuit and data output circuit thereof | |
US9270273B2 (en) | Level shifter | |
JP2587318B2 (ja) | 温度自動補償一定時間遅延回路 | |
US7808294B1 (en) | Level shifter with balanced rise and fall times | |
US9584125B2 (en) | Interface circuit | |
US7804350B1 (en) | Level shifting using cross-coupled cascode transistors | |
CN111386655B (zh) | 针对高速感测放大器的偏移归零 | |
US7161396B1 (en) | CMOS power on reset circuit | |
CN101107779B (zh) | 具有利用反制程相依电流参考的转换率控制的输出缓冲器 | |
US8829942B2 (en) | Comparator and calibration thereof | |
KR20070033255A (ko) | 휴즈 트리밍 회로 | |
CN113691249B (zh) | 工作周期校正电路及其方法 | |
US8754677B2 (en) | System and method of implementing input/output drivers with low voltage devices | |
US5986463A (en) | Differential signal generating circuit having current spike suppressing circuit | |
US7420394B2 (en) | Latching input buffer circuit with variable hysteresis | |
CN108631767B (zh) | 电平位移器 | |
US8736311B2 (en) | Semiconductor integrated circuit | |
US9647645B1 (en) | Low voltage to high voltage level translator that is independent of the high supply voltage | |
JP5618275B2 (ja) | Cmosインバータを用いたマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路 | |
JP2016019075A (ja) | アナログスイッチ回路およびセレクタ回路 | |
US20080238517A1 (en) | Oscillator Circuit and Semiconductor Device | |
GB2416080A (en) | Increasing Drive Strength and reducing propagation delays through the use of feedback | |
US20230336176A1 (en) | Level shifter circuit, corresponding device and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |