具体实施方式
以下,与附图关联地对本发明的实施方式进行说明。
(第一实施方式)
图1是表示本发明第一实施方式的固态摄像装置的结构例的方块图。
在本实施方式中,固态摄像装置10例如由包含数字像素(Digital Pixel) 作为像素的CMOS图像传感器构成。
如图1所示,该固态摄像装置10包括作为摄像部的像素部20、垂直扫描电路(行扫描电路)30、输出电路40及时序控制电路50作为主结构要素。
由这些结构要素中的例如垂直扫描电路30、输出电路40及时序控制电路50构成像素信号的读取部60。
在本第一实施方式中,固态摄像装置10在像素部20中包含光电转换读取部、AD(模拟数字)转换部及存储器部作为数字像素,从而构成为具有全局快门的动作功能的例如层叠型的CMOS图像传感器。
在本第一实施方式的固态摄像装置10中,如下文所详述,各数字像素 DP具有AD转换功能,AD转换部包括进行比较处理的比较器(comparator),该比较处理是指对光电转换读取部所读取的电压信号与参考电压进行比较,并输出数字化后的比较结果信号。
比较器在读取部60的控制下,进行:第一比较处理,该第一比较处理将与在积累期间从光电转换元件溢出至输出节点(浮置扩散层)的溢流 (overflow)电荷对应的电压信号所相应的数字化后的第一比较结果信号输出,第二比较处理,该第二比较处理将与在积累期间后的传输期间传输至输出节点的光电转换元件的积累电荷对应的电压信号所相应的数字化后的第二比较结果信号输出,以及第三比较处理,该第三比较处理将与在积累期间后的传输期间传输至输出节点的光电转换元件的积累电荷和电荷积累部的积累电荷的相加电荷对应的电压信号所相应的数字化后的第三比较结果信号输出。
而且,固态摄像装置10包括存储器控制部,该存储器控制部根据比较器的比较结果信号的状态(在本实施方式中为电平(level)),控制对于存储器部的访问。
另外,存储器控制部根据第一比较处理的第一比较结果信号的状态,控制是否将与第二比较处理的第二比较结果信号对应的数据写入存储器部。
具体而言,在第一比较处理期间,第一比较处理的第一比较结果信号的电平已从第一电平变化为第二电平的情况下,存储器控制部禁止将与第二比较处理的第二比较结果信号对应的数据写入存储器部。
另一方面,在第一比较处理期间,第一比较处理的第一比较结果信号的电平仍为第一电平而未变化的情况下,存储器控制部允许将与第二比较处理的第二比较结果信号对应的数据写入存储器部。
另外,本实施方式的存储器控制部根据第一比较处理及第二比较处理的第一比较结果信号及第二比较结果信号的状态,控制是否将与第三比较处理的第三比较结果信号对应的数据写入存储器部。
具体而言,在第二比较处理期间,第二比较处理的第二比较结果信号的电平仍为第二电平而未变化的情况下,存储器控制部允许将与第三比较处理的第三比较结果信号对应的数据写入存储器部。
以下,详述固态摄像装置10的各部分的结构及功能的概要,特别是像素部20及数字像素的结构及功能、与这些关联的读取处理、以及像素部20与读取部60的层叠构造等。
(像素部20及数字像素200的结构)
图2是表示本发明第一实施方式的固态摄像装置10的像素部的数字像素阵列的一例的图。
图3是表示本发明第一实施方式的固态摄像装置10的像素的一例的电路图。
如图2所示,像素部20的多个数字像素200排列为N行M列的行列状(矩阵状)。
再者,在图2中,为了简化附图而表示了由九个数字像素200配置为3 行3列的行列状(M=3、N=3的矩阵状)的例子。
本第一实施方式的数字像素200的结构包含光电转换读取部(图2中标记为PD)210、AD转换部(图2中标记为ADC)220、存储器部(图2中标记为MEM)230及存储器控制部(图2中标记为MCL)240。
本第一实施方式的像素部20如下文所详述,构成为第一衬底110与第二衬底120的层叠型的CMOS图像传感器,但在本例中,如图3所示,在第一衬底110上形成有光电转换读取部210,在第二衬底120上形成有AD转换部 220、存储器部230及存储器控制部240。
像素200的光电转换读取部210的结构包含光电二极管(光电转换元件) 与像素内放大器。
具体而言,该光电转换读取部210包括例如光电转换元件即光电二极管 PD1。
相对于该光电二极管PD1,分别包括一个作为传输元件的传输晶体管 TG1-Tr、作为复位元件的复位晶体管RST1-Tr、作为源极跟随元件的源极跟随晶体管SF1-Tr、作为电流源元件的电流晶体管IC1-Tr、积累晶体管CG1-Tr、作为积累电容元件的积累电容器CS1、作为输出节点ND1的浮置扩散层FD1、及读取节点ND2。
这样,第一实施方式的数字像素200的光电转换读取部210的结构包含传输晶体管TG1-Tr、复位晶体管RST1-Tr、源极跟随晶体管SF1-Tr、电流晶体管IC1-Tr及积累晶体管CG1-Tr的5晶体管(5Tr)。
而且,在本第一实施方式中,包含源极跟随晶体管SF1-Tr、电流晶体管IC1-Tr及读取节点ND2而构成输出缓冲部211。
另外,包含积累晶体管CG1-Tr及作为积累电容元件的积累电容器CS1 而构成电荷积累部212。
本第一实施方式的光电转换读取部210的输出缓冲部211的读取节点 ND2连接于AD转换部220的输入部。
光电转换读取部210将作为输出节点的浮置扩散层FD1的电荷转换为与电荷量对应的电压信号,并将转换所得的电压信号VSL输出至AD转换部 220。
更具体而言,光电转换读取部210在AD转换部220的第一比较处理期间PCMPR1内,输出与在积累期间PI内从光电转换元件即光电二极管PD1溢出至作为输出节点的浮置扩散层FD1的溢流电荷对应的电压信号VSL。
而且,光电转换读取部210在AD转换部220的第二比较处理期间 PCMPR2内,输出与在积累期间PI后的传输期间PT内传输至作为输出节点的浮置扩散层FD1的光电二极管PD1的积累电荷对应的电压信号VSL。
光电转换读取部210在第二比较处理期间PCMPR2内,将作为像素信号的读取复位信号(信号电压)(VRST)及读取信号(信号电压)(VSIG)输出至AD转换部220。
而且,光电转换读取部210在AD转换部220的第三比较处理期间 PCMPR3内,输出与在积累期间PI后的传输期间PT内传输至作为输出节点的浮置扩散层FD1的光电二极管PD1的积累电荷及积累部2122所积累的积累电荷的合成电荷(相加电荷)对应的电压信号VSL。
光电转换读取部210在第三比较处理期间PCMPR3内,将作为像素信号的读取复位信号(信号电压)(VRST)及读取信号(信号电压)(VSIG)输出至AD转换部220。
更具体而言,作为第一转换增益复位读取处理HCGRRD,光电转换读取部210在第一复位期间PR1内,从输出缓冲部211读取以与输出节点ND1 即浮置扩散层FD1的第一电荷量对应的第一转换增益(例如高转换增益:HCG) 转换所得的第一读取复位信号HCGVRST。
作为第一转换增益信号读取处理HCGSRD,光电转换读取部210在接续第一复位期间PR1后的传输期间PT1的读取期间PRD内,从输出缓冲部21 读取以与输出节点ND1即浮置扩散层FD1的第一电荷量对应的第一转换增益 (HCG)转换所得的第一读取信号HCGVSIG。
接着,作为第二转换增益信号读取处理LCGSRD,光电转换读取部210 从输出缓冲部211读取与第二电荷量对应的第二转换增益(低转换增益:LCG) 转换所得的第二读取信号LCGVSIG2,该第二电荷量是使输出节点ND1即浮置扩散层FD1的电荷共用积累电容器CS1的电荷所得的电荷量。
接着,作为第二转换增益复位读取处理LCGRRD,光电转换读取部210 在第二复位期间PR2内,从输出缓冲部211读取以与第二电荷量对应的第二转换增益(LCG)转换所得的第二读取复位信号LCGVRST。
这样,在本第一实施方式中,固态摄像装置10在AD转换部220的第一比较处理期间PCMPR1内,以时间戳(time stamp)(TS)模式进行动作,在第二比较处理期间PCMPR2内,以HCG(第一转换增益)模式进行动作,在第三比较处理期间PCMPR3内,以LCG(第二转换增益)模式进行动作。
光电二极管PD1产生并积累与入射光量对应的量的信号电荷(此处为电子)。
以下,对信号电荷为电子且各晶体管为n型晶体管的情况进行说明,但信号电荷也可为空穴(hole),各晶体管也可为p型晶体管。
另外,本实施方式对于在多个光电二极管及传输晶体管之间共享各晶体管的情况也有效。
在各数字像素200中,使用嵌入型光电二极管(PPD)作为光电二极管 (PD)。
在形成光电二极管(PD)的衬底表面,存在由悬挂键等缺陷引起的表面能级,因此,会因热能而产生大量的电荷(暗电流),导致无法读取正确的信号。
嵌入型光电二极管(PPD)通过将光电二极管(PD)的电荷积累部嵌入在衬底内,可减少暗电流混入信号的情况。
光电转换读取部210的传输晶体管TG1-Tr连接在光电二极管PD1与浮置扩散层FD1之间,受到通过控制线施加至栅极的控制信号TG控制。
传输晶体管TG1-Tr在控制信号TG为高(H)电平的传输期间PT内被选择而成为导通状态,将由光电二极管PD1光电转换并积累的电荷(电子)传输至浮置扩散层FD1。
再者,在光电二极管PD1及浮置扩散层FD1被复位为特定的复位电位后,传输晶体管TG1-Tr成为控制信号TG为低(L)电平的非导通状态,光电二极管PD1达到积累期间PI,但此时,在入射光的强度(量)非常高的情况下,超过饱和电荷量的电荷会通过传输晶体管TG1-Tr下的溢流路径,作为溢流电荷而溢出至浮置扩散层FD1。
另外,在照度非常高的情况下,例如浮置扩散层FD1的超过饱和电荷量的电荷会通过积累晶体管CG1-Tr下的溢流路径,作为溢流电荷而向积累电容器CS1侧溢出。
复位晶体管RST1-Tr连接在电源电压VDD的电源线Vdd与浮置扩散层 FD1之间,受到通过控制线施加至栅极的控制信号RST控制。
复位晶体管RST1-Tr在控制信号RST为H电平的复位期间被选择而成为导通状态,将浮置扩散层FD1复位为电源电压VDD的电源线Vdd的电位。
积累晶体管CG1-Tr连接在浮置扩散层FD1与复位晶体管RST1-Tr之间,在其连接节点ND3与基准电位VSS之间连接有积累电容器CS1。
积累晶体管CG1-Tr受到通过控制线施加至栅极的控制信号DCG控制。
积累晶体管CG1-Tr在控制信号DCG为H电平的复位期间被选择而成为导通状态,连接浮置扩散层FD1与积累电容器CS1。
再者,该作为输出节点的浮置扩散层FD1与积累电容器CS1的连接(接合),也可为如下构成:通过读取部60,以根据信号照度而选择性地进行的方式来控制。
作为源极跟随元件的源极跟随晶体管SF1-Tr的源极连接于读取节点 ND2,漏极侧连接于电源线Vdd,栅极连接于浮置扩散层FD1。
在读取节点ND2与基准电位VSS(例如GND)之间,连接有作为电流源元件的电流晶体管IC1-Tr的漏极、源极。电流晶体管IC1-Tr的栅极连接于控制信号VBNPIX的供应线。
而且,读取节点ND2与AD转换部220的输入部之间的信号线LSGN1 由作为电流源元件的电流晶体管IC1-Tr驱动。
图4(A)及(B)是表示本发明第一实施方式的数字像素的主要部分即电荷积累传输***的结构例的简略剖视图及溢流时的电势图。
图4(A)及(B)表示从光电二极管PD1向浮置扩散层FD1的基本的电荷积累传输***,且为了简化附图而未表示形成电荷积累部212的积累晶体管CG1-Tr及积累电容器CS1。
图5(A)及(B)是表示本发明第一实施方式的数字像素的主要部分即包含积累电容器的电荷积累传输***的结构例的简略俯视图及简略剖视图。
各数字像素单元PXLC形成于包括受到光L照射的第一衬底面1101侧 (例如背面侧)及与该第一衬底面1101侧相向的一侧的第二衬底面1102侧的衬底(在本例中为第一衬底110),并由分离层SPL分离。
而且,图4(A)的数字像素单元PLXC的结构包含形成光电转换读取部210的光电二极管PD1、传输晶体管TG1-Tr、浮置扩散层FD1、复位晶体管 RST1-Tr、分离层SPL,而且包含未图示的彩色滤光片部及微透镜。
(光电二极管的结构)
光电二极管PD1是以如下方式形成,即,包含第一导电型(在本实施方式中为n型)半导体层(在本实施方式中为n层)2101,且具有接收的光的光电转换的功能及电荷积累功能,该第一导电型(在本实施方式中为n型)半导体层(在本实施方式中为n层)2101是以嵌入至包括第一衬底面1101侧及与第一衬底面1101侧相向的一侧的第二衬底面1102侧的半导体衬底的方式形成。
在光电二极管PD1的与衬底的法线正交的方向(图中的正交坐标系的 X方向)上的侧部,形成有第二导电型(在本实施方式中为p型)分离层SPL。
这样,在本实施方式中,各数字像素单元PXLC使用嵌入型光电二极管(PPD)作为光电二极管(PD)。
在形成光电二极管(PD)的衬底表面,存在由悬挂键等缺陷引起的表面能级,因此,会因热能而产生大量的电荷(暗电流),导致无法读取正确的信号。
嵌入型光电二极管(PPD)通过将光电二极管(PD)的电荷积累部嵌入在衬底内,可减少暗电流混入信号的情况。
图4(A)的光电二极管PD1是以如下方式构成,即,n层(第一导电型半导体层)2101在衬底110的法线方向(图中的正交坐标系的Z方向)上具有双层构造。
在本例中,在第一衬底面1101侧形成有n-层2102,在该n-层2102的第二衬底面1102侧形成有n层2103,在该n层2103的第二衬底面1102侧形成有p+层2104及p层2105。
另外,在n-层2102的第一衬底面1101侧形成有p+层2106。
p+层2106不仅形成至光电二极管PD1,而且形成至分离层SPL,还一样形成至其他的数字像素单元PXLC。
再者,在该p+层2106的光入射侧形成有彩色滤光片部,而且,与彩色滤光片部的光入射侧即光电二极管PD1及分离层SPL的一部分对应地形成有微透镜。
这些结构为一例,其可以是单层构造,另外,也可以是三层、四层以上的层叠构造。
(X方向(列方向)上的分离层的结构)
对于图4(A)的X方向(列方向)上的p型分离层SPL,在与光电二极管PD1的n-层2102接触的一侧,即与衬底的法线正交的方向(图中的正交坐标系的X方向)上的右侧部,形成有第一p层(第二导电型半导体层)2107。
而且,p型分离层SPL是以如下方式构成,即,在第一p层2107的X 方向的右侧,第二p层(第二导电型半导体层)2108在衬底110的法线方向(图中的正交坐标系的Z方向)上具有双层构造。
在本例中,第二p层2108在第一衬底面1101侧形成有p-层2109,在该p-层2109的第二衬底面1102侧形成有p层2110。
这些结构为一例,其可以是单层构造,另外,也可以是三层、四层以上的层叠构造。
在p型分离层SPL的第一p层2107及第二p-层2109的第一衬底面1101 侧,形成有与光电二极管PD1相同的p+层2106。
以使溢流路径OVP形成至p型分离层SPL的第一p层2107的第二衬底面1102侧的一部分的方式,延长地形成有n层2103。
而且,在n层2103的第二衬底面1102侧的p层2105上,隔着栅极绝缘膜而形成有传输晶体管TG1-Tr的栅极电极2111。
另外,在p型分离层SPL的第一p层2107的第二衬底面1102侧,形成有成为浮置扩散层FD1的n+层2112,与n+层2112相邻地形成有成为复位晶体管RST1-Tr的沟道形成区域的p层2113,与p层2113相邻地形成有n+层 2114。
而且,在p层2113上,隔着栅极绝缘膜而形成有栅极电极2115。
此种构造在入射光的强度(量)非常高的情况下,超过饱和电荷量的电荷会通过传输晶体管TG1-Tr下的溢流路径OVP,作为溢流电荷而溢出至浮置扩散层FD1。
数字像素200的AD转换部220发挥如下功能,即,将光电转换读取部 210所输出的模拟的电压信号VSL与具有特定斜率而发生变化的斜波波形或固定电压的参考电压VREF作比较,将该电压信号VSL转换为数字信号。
如图3所示,AD转换部220的结构包含比较器(COMP)221、计数器 (CNT)222、输入侧耦合电容器C221、输出侧的负载电容器C222及复位开关SW-RST。
比较器221在作为第一输入端子的反转输入端子(-)处被供应从光电转换读取部210的输出缓冲部211输出至信号线LSGN1的电压信号VSL,在作为第二输入端子的非反转输入端子(+)处被供应参考电压VREF,从而进行对电压信号VST与参考电压VREF进行比较,并输出数字化后的比较结果信号 SCMP的比较处理。
比较器221的作为第一输入端子的反转输入端子(-)连接着耦合电容器C221,通过使第一衬底110侧的光电转换读取部210的输出缓冲部211与第二衬底1120侧的AD转换部220的比较器221的输入部交流(Alternating Current,AC)耦合,可降低噪声,并在低照度时实现高SNR。
另外,比较器221在输出端子与作为第一输入端子的反转输入端子(-) 之间连接有复位开关SW-RST,并在输出端子与基准电位VSS之间连接有负载电容器C222。
基本上,在AD转换部220中,从光电转换读取部210的输出缓冲部 211读取至信号线LSGN1的模拟信号(电位VSL)在比较器221中,与参考电压VREF例如呈具有某斜率的线形地发生变化的斜率(slope)波形即斜波信号 RAMP作比较。
此时,与比较器221同样地配置于每列的计数器222进行动作,具有斜波波形的斜波信号RAMP与计数值采一对一的对应而发生变化,由此,将电压信号VSL转换为数字信号。
基本上,AD转换部220是将参考电压VREF(例如斜波信号RAMP) 的变化从电压的变化转换为时间的变化者,通过在某期间(时钟)内计数该时间而转换为数字值。
于是,当模拟信号VSL与斜波信号RAMP(参考电压VREF)相交时,比较器221的输出反转,停止计数器222的输入时钟,或将输入已停止的时钟输入至计数器222,并将此时的计数器222的值(数据)存储于存储器部230 而完成AD转换。
在以上的AD转换期间结束后,各数字像素200的存储器部230所存储的数据(信号)从输出电路40输出至未图示的信号处理电路,通过特定的信号处理而产生二维图像。
(比较器221的基本的第一比较处理及第二比较处理、以及第三比较处理)
接着,本第一实施方式的AD转换部220的比较器221在像素信号的读取期间受到读取部60驱动控制,以进行第一比较处理及第二比较处理、以及第三比较处理。
在第一比较处理CMPR1中,比较器221在读取部60的控制下,输出电压信号VSL1所相应的数字化后的第一比较结果信号SCMP1,该电压信号 VSL1与在积累期间PI内从光电转换元件即光电二极管PD1溢出至输出节点即浮置扩散层FD1的溢流电荷对应。
再者,也将该第一比较处理CMPR1的动作称为TS模式或时间戳ADC 模式的动作。
在第二比较处理CMPR2中,比较器221在读取部60的控制下,输出电压信号VSL2(VSIG)所相应的数字化后的第二比较结果信号SCMP2,该电压信号VSL2(VSIG)与在积累期间PI后的传输期间PT内传输至输出节点即浮置扩散层FD1的光电二极管PD1的积累电荷对应。
实际上,在第二比较处理CMPR2中,在将与积累电荷对应的电压信号 VSL2(VSIG)数字化之前,将与复位时的浮置扩散层FD1的复位电压对应的电压信号VSL2(VRST)数字化。
再者,也将该第二比较处理CMPR2的动作称为HCG模式或线性ADC 模式的动作。
而且,在第三比较处理期间PCMPR3内,输出电压信号VSL3(VSIG) 所相应的数字化后的第三比较结果信号SCMP3,该电压信号VSL3(VSIG)与在积累期间PI后的传输期间PT内传输至作为输出节点的浮置扩散层FD1的光电二极管PD1的积累电荷及电荷积累部212所积累的积累电荷的合成电荷(相加电荷)对应。
实际上,在第三比较处理CMPR3中,在将与积累电荷对应的电压信号 VSL3(VSIG)数字化后,将与复位时的浮置扩散层FD1的复位电压对应的电压信号VSL3(VRST)数字化。
再者,也将该第三比较处理CMPR3的动作称为LCG模式或线性ADC 模式的动作。
再者,在本实施方式中,基本上,积累期间PI是光电二极管PD1及浮置扩散层FD1被复位为复位电平后,直到传输晶体管TG1-Tr切换为导通状态而开始传输期间PT为止的期间。
第一比较处理CMPR1的期间PCMPR1是光电二极管PD1及浮置扩散层FD1被复位为复位电平后,直到传输期间PT开始之前,第一比较处理CMPR1 结束为止的期间。
第二比较处理CMPR2的期间PCMPR2是积累期间PI结束后,直接由比较器221,复位电平被比较器221采样的包含传输期间PT后的期间的期间。
第三比较处理CMPR3的期间PCMPR3是将积累电荷作为参考电压而以比较器221进行采样,其后复位电平被采样的期间。
此处,进一步对第一比较处理CMPR1进行详述。
图6是用以对本实施方式的比较器221的第一比较处理CMPR1进行说明的图。
在图6中,横轴表示时间,纵轴表示输出节点即浮置扩散层FD1的电压电平VFD。
关于浮置扩散层FD1的电压电平VFD,在复位电平时,电荷量最少,电压电平VFD达到最高的电平VFDini。
另一方面,在饱和状态时,电荷量多,电压电平VFD达到较低的电平 VFDsat。
根据如上所述的条件,将比较器221的参考电压VREF1设定为固定在即将达到饱和状态之前的非饱和状态时的电平的电压VREFsat,或者设定为从复位电平时的电压电平VREFrst至电压电平VREFsat的斜波电压VREFramp。
在第一比较处理CMPR1时,若将如上所述的参考电压VREF1设定为 VREFsat或VREFramp,则如图6所示,越是在入射光的强度高的高照度时,电荷量越多,因此,比较器221的输出发生翻转(flip)(反转)的时间较快。
在照度最高的例EXP1的情况下,比较器221的输出在时刻t1处,立即从第一电平(例如低电平)翻转(反转)为第二电平(高电平)。
在照度比例EXP1更低的例EXP2的情况下,比较器221的输出在比时刻t1更迟的时刻t2处,从第一电平(例如低电平)翻转(反转)为第二电平 (高电平)。
在照度比例EXP2更低的例EXP3的情况下,比较器221的输出在比时刻t2更迟的时刻t3处,从第一电平(例如低电平)翻转(反转)为第二电平 (高电平)。
这样,比较器221在第一比较处理CMPR1中,输出第一比较结果信号 SCMP1,该第一比较结果信号SCMP1对应于与在积累期间PI的特定期间从光电二极管PD1向浮置扩散层FD1的溢流电荷的量对应的时间。
更具体而言,比较器221在第一比较处理CMPR1中,可对应于与如下光级(lightlevel)的比较处理,该光级从对应于溢流电荷开始从光电二极管PD1 溢出至输出节点即浮置扩散层FD1的最大采样时间中的光电二极管PD1的特定阈值的信号电平,到在最小采样时间内获得的信号电平为止。
如上所述,时间戳ADC模式下的光转换动作(Photo conversion operation)在积累期间PI中,随着光-时间转换(Light to time conversion)而被执行。
如图6所示,对于非常亮的光,在复位启用期间之后立即,比较器221 的输出状态从第一电平(例如低电平)反转为第二电平(高电平),其光级对应于按照以下的时间说明的饱和信号(阱电容)。
((FD饱和量×积累时间)/采样期间)+PD饱和量
例如,假设FD饱和:8Ke@150uV/e~FD电容的1.1fF、最小采样时间: 15nsec、积累时间:3msec。
该时间戳ADC动作模式(或TS模式)如上所述,能够涵盖如下光级,该光级从对应于溢流电荷开始从光电二极管PD1溢出至输出节点即浮置扩散层 FD1的最大采样时间中的光电二极管PD1的特定阈值的信号电平,到在最小采样时间内获得的信号电平为止。
图7是用以对本实施方式的比较器221的第一比较处理CMPR1进行说明的图,且是用以对参考电压的其他模式例进行说明的图。
参考电压VREF可以是图7中的(1)所示的保持特定斜率地发生变化的斜波波形(信号)RAMP或图7中的(2)所示的固定电压DC,另外,也可以是取得图7中的(3)所示的对数(log)或图7中的(4)所示的指数函数的值的电压信号。
图8是表示在本实施方式的比较器中输入了各种参考电压VREF的情况下的光时间转换的状态的图。
在图8中,横轴表示采样时间,纵轴表示溢流信号中的估算信号。再者,此处的溢流信号是指在将传输晶体管TG1-Tr设为导通状态,且光电二极管PD1 中未积累电荷的条件(非溢流)下估算出的信号。
图8表示了与基于所应用的光的性质(适应性)的溢流电荷(信号)对应的比较器221反转的采样时间。
在图8中,表示了对于各种固定基准电压DC1、DC2、DC3与斜波基准电压VRAMP反转的采样时间。此处,使用了线性基准斜波。
若以上的进行针对已饱和的溢流电荷的第一比较处理CMPR1的时间戳 ADC模式(或TS模式)的动作结束,则在使浮置扩散层FD1与比较器221复位后,过渡至进行针对非饱和电荷的第二比较处理CMPR2的线性ADC模式 (HCG模式)的动作,另外,进一步过渡至例如进行针对饱和电荷的第三比较处理CMPR3的线性ADC模式(LCG模式)的动作。
图9是表示与本发明第一实施方式的数字像素中的第一比较处理及第二比较处理关联的光响应涵盖范围(coverage)的图。
在图9中,A表示时间戳ADC模式动作的信号(AD转换传递曲线), B表示线性ADC模式动作的HCG模式的信号(AD转换传递曲线)。
图10是表示与本发明第一实施方式的数字像素中的第一比较处理及第二比较处理、以及第三比较处理关联的光响应涵盖范围(光转换绘图)的图。
在图10中,A表示时间戳ADC模式动作的信号(AD转换传递曲线), B表示线性ADC模式动作的HCG模式的信号(AD转换传递曲线),C表示线性ADC模式动作的LCG模式的信号(AD转换传递曲线)。
在图10中,横轴表示光强度,纵轴表示经过光转换的电子的总量Qp。
另外,图11(A)及(B)是LCG及HCG的信号电荷的电势图。
与数字像素中的第一比较处理及第二比较处理关联的光响应涵盖范围如图9所示,时间戳ADC模式(或TS模式)能够具有对于非常亮的光的光响应,因此,线性ADC模式能够具有从暗电平算起的光响应。例如,能够实现 120dB的动态范围性能。
例如,如上所述,光转换范围的饱和信号为900Ke。
线性ADC模式是应用了ADC的通常的读取模式动作,因此,能够涵盖从2e的噪声电平至8Ke的光电二极管PD1与浮置扩散层FD1的饱和为止。
线性ADC模式的涵盖范围能够通过新增的开关与电容而扩展至30Ke。
在此情况下,当然可取得低照度至高照度的图像,而且能够扩大单一曝光的动态范围,能够无像素失真地实现全局读取,另外,可进行随机存取等每个像素的ADC转换,可确保高照度侧的线性度。
但是,在此情况下,有可能会因数字信号的解析度不足而导致SN劣化。
相对于此,与数字像素中的第一比较处理及第二比较处理、以及第三比较处理关联的光响应涵盖范围(光转换绘图)如图10所示,线性ADC模式动作的LCG模式的信号(AD转换传递曲线)C介于时间戳ADC模式动作的信号(AD转换传递曲线)A与线性ADC模式动作的HCG模式的信号(AD转换传递曲线)B之间。
另外,线性ADC模式动作的HCG模式的信号(AD转换传递曲线)B 与线性ADC模式动作的LCG模式的信号(AD转换传递曲线)C在模式转变区域MOR中重叠。
结果可取得从低照度至高照度的图像,能够扩大单一曝光的动态范围,能够无像素失真地实现全局读取,另外,可进行随机存取等每个像素的ADC 转换,当然可确保低照度侧及高照度侧的线性度,而且可改善由数字信号的解析度不足引起的SN劣化。
此处,进一步研究与数字像素中的第一比较处理及第二比较处理、以及第三比较处理关联的光响应涵盖范围(光转换绘图)。
图12是表示与本发明第一实施方式的数字像素中的第一比较处理及第二比较处理、以及第三比较处理关联的光响应涵盖范围(光转换绘图)的图,且是表示光强度与经过光转换的电子的总量Qp之间的关系的图。
图13是表示与本发明第一实施方式的数字像素中的第一比较处理及第二比较处理、以及第三比较处理关联的光响应涵盖范围(光转换绘图)的图,且是表示光强度与ADC编码之间关系的图。
图14是表示与本发明第一实施方式的数字像素中的第一比较处理及第二比较处理、以及第三比较处理关联的光响应涵盖范围(光转换绘图)的图,且是表示光强度与存储器编码之间的关系的图。
图15是表示与本发明第一实施方式的数字像素中的第一比较处理及第二比较处理、以及第三比较处理关联的光响应涵盖范围(光转换绘图)的图,且是表示光强度与SNR之间的关系的图。
与如图12~图15所示的数字像素中的第一比较处理及第二比较处理、以及第三比较处理关联的光响应涵盖范围(光转换绘图)如图10所示,线性 ADC模式动作的LCG模式的信号(AD转换传递曲线)C介于时间戳ADC模式动作的信号(AD转换传递曲线)A与线性ADC模式动作的HCG模式的信号(AD转换传递曲线)B之间。
另外,线性ADC模式动作的HCG模式的信号(AD转换传递曲线)B 与总电荷量Qp、ADC编码、存储器编码、SNR之间的关系特性曲线也重叠于模式转变区域MOR。
由此,可良好地确保低照度侧及高照度侧的线性度。
图16是用以对本第一实施方式的存储器部及存储器控制部的结构及功能进行说明的图。
如图3及图12所示,存储器部230包括第一存储器(Mem1)231与第二存储器(Mem2)232。
第一存储器231在存储器控制部240的控制下,将比较器221的第一比较结果信号SCMP1、第二比较结果信号SCMP2及第三比较结果信号SCMP3 存储为n位的数字数据。
在存储器控制部240的控制下,在第二存储器232中存储动作模式的状态信息。
在第二存储器232中,例如在HCG模式时存储状态信息“0”,在LCG 模式时存储状态信息“2”,在TS模式时存储状态信息“1”。
图17是表示与本第一实施方式的各种光强度级别对应地存储于第二存储器232的动作模式的状态信息的例子的图。
在图17的例子中,响应性为100Ke/lux,光电二极管PD1的电荷量Qpd 为2Ke,浮置扩散层FD1的电荷量Qfd为62Ke,Tint(积累时间)/Tsample(采样时间)为400μs/1.56μs,第一存储器231的位深度为8位。
当处于在第二存储器232中存储状态信息“0”的HCG模式时,光级为低 (Low)。在此情况下,光强度范围[lux]低于-5e2,光电二极管PD1的电荷量 Qpd低于2Ke,浮置扩散层FD1的电荷量Qfd为0,总计的最大电荷量Qmax 为2Ke。比较器221的第二比较结果信号SCMP2作为相当于“0-255”的n位的数字数据而存储于第一存储器231。
当处于在第二存储器232中存储状态信息“2”的LCG模式时,光级为中 (Middle)。在此情况下,光强度范围[lux]处于-5e2~1.6e4的范围,光电二极管PD1的电荷量Qpd大于2Ke,浮置扩散层FD1的电荷量Qfd低于62Ke,总计的最大电荷量Qmax低于62Ke。比较器221的第三比较结果信号SCMP3作为相当于“0-255”的n位的数字数据而存储于第一存储器231。
当处于在第二存储器232中存储状态信息“1”的TS模式时,光级为高 (High)。在此情况下,光强度范围[lux]处于1.6e4~4e6的范围,光电二极管 PD1的电荷量Qpd大于2Ke,浮置扩散层FD1的电荷量Qfd低于62Ke,总计的最大电荷量Qmax低于15872Ke。比较器221的第一比较结果信号SCMP1 作为相当于“0-255”的n位的数字数据而存储于第一存储器231。
存储器控制部240的结构包含对于存储器部230的写入控制部(写入控制器:WC)241。
写入控制部241监视比较器221的输出是已反转为电平“1”还是未反转而仍为“0”电平,只要比较器221的状态并非为0,则允许对第一存储器231及第二存储器232进行写入(write enable,启用写入)。
存储器控制部240根据第一比较处理CMPR1的第一比较结果信号 SCMP1的状态,控制是否将与第二比较处理CMPR2的第二比较结果信号 SCMP2对应的数据写入存储器部230。
而且,存储器控制部240根据第一比较处理CMPR1及第二比较处理 CMPR2的第一比较结果信号SCMP1及第二比较结果信号SCMP2的状态,控制是否将与第三比较处理CMPR3的第三比较结果信号SCMP3对应的数据写入存储器部230。
图18是表示本发明第一实施方式的存储器部的第一存储器及输出电路的结构例的图。
在比较器221中,通过第一比较处理CMPR1将与浮置扩散层FD1的溢流电荷对应的电压信号数字化所得的第一比较结果信号SCMP1、及通过第二比较处理CMPR2将光电二极管PD1的积累电荷数字化所得的第二比较结果信号SCMP2、以及通过第三比较处理CMPR3将光电二极管PD1的积累电荷及电荷积累部212所积累的电荷的相加电荷数字化所得的第三比较结果信号 SCMP3关联地作为数字数据而存储于n位第一存储器231。
可对存储器部230的n位的数据进行采样保持的第一存储器231由静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)等构成,被供应例如经过数字转换的信号,对应于光转换符号,且能够由像素阵列周边的输出电路40的外部IO缓冲器41读取。
存储器控制部240根据比较器221的比较结果信号的状态(在本实施方式中为电平),控制是否根据存储器控制部240的输出信号S241而对第一存储器231进行存储器访问,具体而言,是否进行写入(overwrite,覆盖)。
第一存储器231在与第一比较处理CMPR1的第一比较结果信号 SCMP1对应的信号S241被以第一电平(低电平)供应时,被禁止写入(覆盖),在被以第二电平(高电平)供应时,被允许写入(覆盖)。
另外,对于第一存储器231,存储器控制部240根据第一比较处理及第二比较处理的第一比较结果信号及第二比较结果信号的状态,控制是否将与第三比较处理的第三比较结果信号对应的数据写入第一存储器231。
对于第一存储器231,在第二比较处理期间PCMPR2内,第二比较处理CMPR2的第二比较结果信号SCMP2的电平仍为第二电平(高电平)而未变化的情况下,存储器控制部240允许将与第三比较处理CMPR3的第三比较结果信号SCMP3对应的数据写入(覆盖)第一存储器231。
(存储器控制部及存储器部中的读取模式序列)
图19是用以对本发明第一实施方式的固态摄像装置的存储器控制部及存储器部中的读取模式序列进行说明的流程图。
首先,读取模式变为TS模式(ST1),进行第一比较处理CMPR1。第一存储器231及第二存储器232随之被复位(ST11、ST21)。
接着,存储器控制部240判定在第一比较处理CMPR1中,比较器221 的输出是否已从第一电平(低电平)翻转(反转)为第二电平(高电平)(ST2)。
若在步骤ST2中,判定为比较器221的输出已翻转,则通过第一比较处理CMPR1将与浮置扩散层FD1的溢流电荷对应的电压信号数字化所得的第一比较结果信号SCMP1作为数字编码即ADC编码而被写入第一存储器231 (ST12)。接着,锁定写入允许(写入启用)信号(ST31)。
若在步骤ST2中,判定为比较器221的输出未翻转,则读取状态会从 TS模式更新为HCG模式,斜波状波形的参考电压VREF被复位(ST3),第二存储器232的状态信息从表示TS模式的“2”更新为表示HCG模式的“0”(ST22)。
这样,若读取模式从TS模式切换为HCG模式(ST4),则进行第二比较处理CMPR2。第一存储器231随之被复位(ST13)。
接着,存储器控制部240判定在第二比较处理CMPR2中,比较器221 的输出是否已从第一电平(低电平)翻转(反转)为第二电平(高电平)(ST5)。
若在步骤ST5中,判定为比较器221的输出已翻转,则通过第二比较处理CMPR2将与光电二极管PD1的积累电荷对应的电压信号数字化所得的第二比较结果信号SCMP2作为数字数据即ADC编码而被写入第一存储器231 (ST14)。接着,锁定写入允许(写入启用)信号(ST32)。
若在步骤ST5中,判定为比较器221的输出未翻转,则读取状态会从 HCG模式更新为LCG模式,斜波状波形的参考电压VREF被复位(ST6),第二存储器232的状态信息从表示HCG模式的“1”更新为表示LCG模式的“1” (ST23)。
这样,若读取模式从HCG模式切换为LCG模式(ST7),则进行第三比较处理CMPR3。第一存储器231随之被复位(ST15)。
接着,存储器控制部240判定在第三比较处理CMPR3中,比较器221 的输出是否已从第二电平(高电平)翻转(反转)为第一电平(低电平)(ST8)。
若在步骤ST8中,判定为比较器221的输出已翻转,则通过第三比较处理CMPR3将与光电二极管PD1的积累电荷及电荷积累部212所积累的电荷的相加电荷对应的电压信号数字化所得的第三比较结果信号SCMP3作为数字数据即ADC编码而被写入第一存储器231(ST16)。接着,锁定写入允许(写入启用)信号(ST33)。
图20是用以对本发明第一实施方式的固态摄像装置的存储器部中的动作序列进行说明的流程图。
在将位深度p的数字数据即ADC编码写入第一存储器231的情况下 (ST41),按模式判定比较器221的输出是否已翻转(ST42)。
若在步骤ST42中,判定为比较器221的输出已翻转,则第一存储器231 成为写入禁用(disenable)状态(ST43)。
若在步骤ST42中,判定为比较器221的输出未翻转,则在存储器已锁定的条件下,进行位深度的写入(ST44~ST46)。
接着,进行n编码(ST47、ST48),向下一个模式的处理转变。
(帧读取序列)
图21是表示本发明第一实施方式的固态摄像装置10中的帧读取序列的一例的图。
此处,对固态摄像装置10中的帧读取方式的一例进行说明。
在图21中,TS表示时间戳ADC即TS模式的处理期间,H表示HCG 模式的处理期间,L表示LCG模式的处理期间。
如上所述,溢流电荷在积累期间PI中积累于浮置扩散层FD1。时间戳 ADC模式即TS模式在积累时间PI中进行动作。
实际上,TS模式在积累期间PI中,即直到浮置扩散层FD1被复位为止的期间内进行动作。
若TS模式的动作结束,则转变为线性ADC模式的HCG模式,读取浮置扩散层FD1的复位时的信号(VRST),并以将数字信号存储于存储器部230 的方式进行转换。
而且,在积累期间PI结束后,在线性ADC模式下,读取与光电二极管 PD1的积累电荷对应的信号(VSIG),并以将数字信号存储于存储器部230的方式进行转换。
更具体而言,在第一比较处理期间PCMPR1内,输出与在积累期间PI 内从光电转换元件即光电二极管PD1溢出至作为输出节点的浮置扩散层FD1 的溢流电荷对应的电压信号VSL。
而且,在第二比较处理期间PCMPR2内,输出与在积累期间PI后的传输期间PT内传输至作为输出节点的浮置扩散层FD1的光电二极管PD1的积累电荷对应的电压信号VSL。
在第二比较处理期间PCMPR2内,将作为像素信号的读取复位信号(信号电压)(VRST)及读取信号(信号电压)(VSIG)输出至AD转换部220。
而且,在第三比较处理期间PCMPR3内,输出与在积累期间PI后的传输期间PT内传输至作为输出节点的浮置扩散层FD1的光电二极管PD1的积累电荷及积累部2122所积累的积累电荷的合成电荷(相加电荷)对应的电压信号 VSL。
在第三比较处理期间PCMPR3内,将作为像素信号的读取复位信号(信号电压)(VRST)及读取信号(信号电压)(VSIG)输出至AD转换部220。
所读取的帧通过从存储器节点读取数字信号数据而被执行,并经由具有此种MIPI数据格式(data format)的例如输出电路40的IO缓冲器41(图18) 而被发送至固态摄像装置10(图像传感器)的外部。能够全局地对于所有像素 (pixel)阵列执行该动作。
另外,在像素部20中,所有像素同时使用复位晶体管RST1-Tr与传输晶体管TG1-Tr对光电二极管PD1进行复位,由此,所有像素同时并行地开始曝光。另外,在特定的曝光期间(积累期间PI)结束后,在AD转换部220、存储器部230中,对使用传输晶体管TG1-Tr从光电转换读取部210输出的输出信号进行采样,由此,所有像素同时并行地结束曝光。由此,以电子方式实现完整的快门动作。
(存储器控制部240的结构及功能)
本实施方式的固态摄像装置10还包括存储器控制部240,该存储器控制部240根据比较器221的比较结果信号的状态(在本实施方式中为电平),控制对于存储器部的访问。
存储器控制部240根据第一比较处理CMPR1的第一比较结果信号 SCMP1的状态(输出电平),控制是否将与第二比较处理CMPR2的第二比较结果信号SCMP2对应的数据写入存储器部230。
具体而言,在第一比较处理期间PCMPR1内,第一比较处理CMPR1 的第一比较结果信号SCMP1的电平已从第一电平(例如低电平)变化为第二电平(高电平)的情况下,存储器控制部240禁止将与第二比较处理CMPR2 的第二比较结果信号SCMP2对应的数据写入存储器部230。
另一方面,在第一比较处理期间PCMPR1内,第一比较处理CMPR1 的第一比较结果信号SCMP1的电平仍为第一电平(低电平)而未变化的情况下,存储器控制部240允许将与第二比较处理CMPR2的第二比较结果信号 SCMP2的数据写入存储器部230。
而且,存储器控制部240根据第一比较处理及第二比较处理的第一比较结果信号及第二比较结果信号的状态,控制是否将与第三比较处理的第三比较结果信号对应的数据写入第一存储器231。
在第二比较处理期间PCMPR2内,第二比较处理CMPR2的第二比较结果信号SCMP2的电平仍为第二电平(高电平)而未变化的情况下,存储器控制部240允许将与第三比较处理CMPR3的第三比较结果信号SCMP3对应的数据写入(覆盖)第一存储器231。
以下叙述设置存储器控制部240的理由。
在时间戳ADC模式时,在第一比较处理期间PCMPR1内,第一比较处理CMPR1的第一比较结果信号SCMP1的电平已从第一电平(例如低电平)变化为第二电平(高电平)是指如下含义。
即,是指在此情况下,照度非常(极其)高(明亮)的光照射至光电二极管PD1,经过光电转换所得的电荷作为溢流电荷而从光电二极管PD1溢出至浮置扩散层FD1,因此,无需后续的线性ADC模式的读取信号。
因此,在此情况下,存储器控制部240禁止将与第二比较处理CMPR2 的第二比较结果信号SCMP2对应的数据写入(覆盖)存储器部230。
另一方面,在时间戳ADC模式时,在第一比较处理期间PCMPR1内,第一比较处理CMPR1的第一比较结果信号SCMP1的电平未从第一电平(例如低电平)变化为第二电平(高电平)是指如下含义。
即,是指在此情况下,从昏暗的低照度至中间亮度的通常照度的光照射至光电二极管PD1,经过光电转换所得的电荷作为溢流电荷而从光电二极管 PD1溢出至浮置扩散层FD1的概率极低,因此,需要后续的线性ADC模式的读取信号。
因此,在此情况下,存储器控制部240允许将与第二比较处理CMPR2 的第二比较结果信号SCMP2对应的数据写入(覆盖)存储器部230。
同样地,在线性ADC模式时,在第二比较处理期间PCMPR2内,第二比较处理CMPR2的第二比较结果信号SCMP2的电平未从第一电平(例如低电平)变化为第二电平(高电平)是指如下含义。
即,是指在此情况下,从昏暗的低照度至中间亮度的照度的光照射至光电二极管PD1,经过光电转换所得的电荷作为溢流电荷而从光电二极管PD1溢出至浮置扩散层FD1的概率低,因此,需要后续的LCG模式的读取信号。
因此,在此情况下,存储器控制部240允许将与第三比较处理CMPR3 的第三比较结果信号SCMP3对应的数据写入(覆盖)存储器部230。
图22是用以对本发明第一实施方式的存储器控制部240的主要部分的结构例进行说明的图。
图23是用以说明在时间戳ADC模式时,比较器的输出已反转的情况下的存储器控制部的动作的时序图。
图24是用以说明在时间戳ADC模式时,比较器的输出未反转的情况下的存储器控制部的动作的时序图。
图22的存储器控制部240的结构包含标志位存储单元(Flag)241及作为栅极电路的NOR电路242。
标志位存储单元241被供应标志采样信号FLG_SAMP、第一比较处理 CMPR1的第一比较结果信号SCMP1。
标志位存储单元241在第一比较处理期间PCMPR1结束后,被供应了标志采样信号FLG_SAMP时,若第一比较处理CMPR1的第一比较结果信号 SCMP1的电平已从第一电平(低电平)变化为第二电平(高电平),则将信号 SA设定为第二电平(高电平)并输出至NOR电路242。
标志位存储单元241在第一比较处理期间PCMPR1结束后,被供应了标志采样信号FLG_SAMP时,若第一比较处理CMPR1的第一比较结果信号 SCMP1的电平未从第一电平(低电平)变化为第二电平(高电平),则将信号 SA设定为第一电平(低电平)并输出至NOR电路242。
NOR电路242被供应标志位存储单元241的输出信号SA及第一比较处理CMPR1的第一比较结果信号SCMP1。
NOR电路242若在第一比较处理CMPR1的第一比较结果信号SCMP1 的电平已从第一电平(低电平)变化为第二电平(高电平)的状态下,以第二电平(高电平)输入了信号SA,则将信号SB设定为第一电平(低电平)并输出至存储器部230,以禁止写入(覆盖)。
NOR电路242若在第一比较处理CMPR1的第一比较结果信号SCMP1 的电平未从第一电平(低电平)变化为第二电平(高电平)的状态下,以第一电平(低电平)输入了信号SA,则将信号SB设定为第二电平(高电平)并输出至存储器部230,以允许写入(覆盖)。
标志位存储单元241是ADC存储器的一部分,因此,无布局上的开销 (overhead),面积效率佳。
另外,NOR电路242可以最小尺寸而由4晶体管(4T)构成,因此,面积上的开销为最小限度即可。
而且,通过设置本存储器控制部240,尽管进行两个阶段的比较处理,但只要一个ADC存储器即可。
如图23所示,存储器控制部240在第一比较处理期间PCMPR1结束后,被供应了标志采样信号FLG_SAMP时,若第一比较处理CMPR1的第一比较结果信号SCMP1的电平已从第一电平(低电平)变化为第二电平(高电平),则将标志位存储单元241的输出信号SA以第二电平(高电平)输入至NOR电路 242。与此对应地,信号SB被设定为第一电平(低电平)并从NOR电路242 输入至存储器部230,以禁止写入(覆盖)。
如图24所示,存储器控制部240在第一比较处理期间PCMPR1结束后,被供应了标志采样信号FLG_SAMP时,若第一比较处理CMPR1的第一比较结果信号SCMP1的电平仍为第一电平(低电平)而未变化,则将标志位存储单元241的输出信号SA以第一电平(低电平)输入至NOR电路242。与此对应地,信号SB被设定为第二电平(高电平)并从NOR电路242输入至存储器部 230,以允许写入(覆盖)。
再者,标志位存储单元241及NOR电路242在线性ADC模式的第二比较处理期间PCMPR2结束后,根据清除信号FLG_CLR而被清除至初始状态。
垂直扫描电路30根据时序控制电路50的控制,在快门行及读取行中,通过行扫描控制线来驱动数字像素200的光电转换读取部210。
垂直扫描电路30根据时序控制电路50的控制,对各数字像素200的比较器221供应按照第一比较处理CMPR1、第二比较处理CMPR2、第三比较处理CMPR3而设定的参考电压VREF1、VREF2、VREF3。
另外,垂直扫描电路30根据地址信号,输出读取信号的读取行、与对光电二极管PD所积累的电荷进行复位的快门行的行地址的行选择信号。
例如,如图18所示,输出电路40包含与像素部20的各数字像素200 的存储器输出对应地配置的IO缓冲器41,并将从各数字像素200读取的数字数据输出至外部。
时序控制电路50产生像素部20、垂直扫描电路30、输出电路40等的信号处理所需的时序信号。
在本第一实施方式中,读取部60例如在全局快门模式时,进行从数字像素200读取像素信号的读取控制。
读取部60也可以将作为输出节点的浮置扩散层FD1与经由积累晶体管 CG1-Tr积累浮置扩散层FD1的电荷的积累电容器CS1的连接(接合),根据信号照度而选择性地进行的方式来控制。
(固态摄像装置10的层叠构造)
其次,对本第一实施方式的固态摄像装置10的层叠构造进行说明。
图25(A)及(B)是用以对本第一实施方式的固态摄像装置10的层叠构造进行说明的模式图。
图26是用以对本第一实施方式的固态摄像装置10的层叠构造进行说明的简略剖视图。
本第一实施方式的固态摄像装置10具有第一衬底(上衬底)110与第二衬底(下衬底)120的层叠构造。
固态摄像装置10形成为在以例如晶圆级进行贴合后,通过划片而切割出的层叠构造的摄像装置。
在本例中,具有第一衬底110与第二衬底120层叠而成的构造。
在第一衬底110上,以其中央部为中心而形成有像素部20的各数字像素200的光电转换读取部210。
在第一衬底110的光L的入射侧即第一面111侧形成有光电二极管PD,在该光电二极管PD的光入射侧形成有微透镜MCL或彩色滤光片。
在第一衬底110的第二面侧形成有传输晶体管TG1-Tr、复位晶体管 RST1-Tr、积累晶体管CG1-Tr、源极跟随晶体管SF1-Tr、电流晶体管IC1-Tr。
这样,在本第一实施方式中,在第一衬底110上,基本呈行列状地形成有数字像素200的光电转换读取部210。
在第二衬底120上,呈矩阵状地形成有各数字像素200的AD转换部 220、存储器部230、存储器控制部240。
另外,在第二衬底120上,也可还形成垂直扫描电路30、输出电路40 及时序控制电路50。
在此种层叠构造中,例如,如图3所示,第一衬底110的各光电转换读取部210的读取节点ND2与第二衬底120的各数字像素200的比较器221的反转输入端子(-)分别使用信号线LSGN1、微凸块BMP或通孔(Die-to-Die Via) 等进行电连接。
另外,在本实施方式中,第一衬底110的各光电转换读取部210的读取节点ND2与第二衬底120的各数字像素200的比较器221的反转输入端子(-) 通过耦合电容器C221进行AC耦合。
(固态摄像装置10的读取动作)
以上,对固态摄像装置10的各部分的特征性结构及功能进行了说明。
其次,详述本第一实施方式的固态摄像装置10的数字像素200的像素信号的读取动作等。
图27是用以对本第一实施方式的固态摄像装置在特定快门模式时的读取动作进行说明的时序图。
图28(A)~(G)是表示用以主要对本第一实施方式的固态摄像装置的特定快门模式时的像素部的读取动作进行说明的动作序列及电势转变的图。
图29(A)~(H)是表示主要在本第一实施方式的固态摄像装置的特定快门模式时的像素部的读取动作中,包含非饱和状态及饱和状态的光电二极管的动作序列及电势转变的图。
图29(A)~(D)表示非饱和状态的电势转变,图29(E)~(H) 表示饱和状态的电势转变。
首先,当开始读取动作时,如图27及图28(A)所示,进行使各数字像素200的光电二极管PD1及浮置扩散层FD1复位的全局复位。
在全局复位中,所有像素同时将复位晶体管RST1-Tr、传输晶体管 TG1-Tr及积累晶体管CG1-Tr在特定期间保持为导通状态,从而对光电二极管 PD1及浮置扩散层FD1进行复位。
其次,如图27及图28(B)所示,积累晶体管CG1-Tr在特定期间内保持为非导通状态,从而进行全局复位及复位采样。
接着,如图27及图28(C)所示,所有像素同时将复位晶体管RST1-Tr 与传输晶体管TG1-Tr切换为非导通状态,将积累晶体管CG1-Tr切换为导通状态,所有像素同时并行地曝光即开始积累电荷。
接着,如图27及图28(C)所示,对于溢流电荷的时间戳(TS)ADC 模式的动作开始。
溢流电荷在积累期间PI中积累于浮置扩散层FD1。时间戳ADC模式在积累时间PI中,具体而言,在积累期间PI中且直到比较处理结束为止进行动作。
在时间戳(TS)ADC模式下,于光电转换读取部210,对应于AD转换部220的第一比较处理期间PCMPR1,输出与在积累期间PI内从光电二极管 PD1溢出至作为输出节点的浮置扩散层FD1的溢流电荷对应的电压信号VSL1。
接着,于AD转换部220的比较器221,进行第一比较处理CMPR1。比较器221在读取部60的控制下,输出电压信号VSL1所相应的数字化后的第一比较结果信号SCMP1,并将与第一比较结果信号SCMP1对应的数字数据存储于存储器部230的第一存储器231,其中该电压信号VSL1对应于在积累期间PI中且直到比较处理结束为止的期间内从光电二极管PD1溢出至输出节点即浮置扩散层FD1的溢流电荷。
其次,如图27及图28(D)所示,针对溢流电荷的时间戳(TS)ADC 模式的动作结束,转变为线性ADC模式,并过渡至比较器221的复位期间PR2。
在复位期间PR2中,复位晶体管RST1-Tr在特定期间内保持为非导通状态,浮置扩散层FD1被复位。读取浮置扩散层的信号(VRST),将数字信号存储于存储器部230的第一存储器231。
其次,如图27及图28(E)所示,积累期间PI结束,过渡至传输期间 PT。
在传输期间PT中,传输晶体管TG1-Tr在特定期间内保持为导通状态,光电二极管PD1的积累电荷传输至浮置扩散层FD1。
在线性(Lin)ADC模式下,光电转换读取部210对应于AD转换部220 的第二比较处理期间PCMPR2,输出与在积累期间PI结束后,从光电二极管 PD1传输至作为输出节点的浮置扩散层FD1的积累电荷对应的电压信号VSL2。
此时,处于HCG模式,积累晶体管CG1-Tr保持为非导通状态。
接着,在AD转换部220的比较器221中进行第二比较处理CMPR2。比较器221在读取部60的控制下,输出电压信号VSL2所相应的数字化后的第二比较结果信号SCMP2,将与第二比较结果信号SCMP2对应的数字数据存储于存储器部230的第一存储器231,其中该电压信号VSL2对应于在积累期间 PI后,从光电二极管PD1传输至输出节点即浮置扩散层FD1的积累电荷。
在所述处理中,存储器控制部240根据第一比较处理CMPR1的第一比较结果信号SCMP1的状态(输出电平),控制是否将与第二比较处理CMPR2 的第二比较结果信号SCMP2对应的数据写入存储器部230。
具体而言,在第一比较处理期间PCMPR1内,第一比较处理CMPR1 的第一比较结果信号SCMP1的电平已从第一电平(例如低电平)变化为第二电平(高电平)的情况下,存储器控制部240禁止将与第二比较处理CMPR2 的第二比较结果信号SCMP2对应的数据写入存储器部230。
另一方面,在第一比较处理期间PCMPR1内,第一比较处理CMPR1 的第一比较结果信号SCMP1的电平仍为第一电平(低电平)而未变化的情况下,存储器控制部240允许将与第二比较处理CMPR2的第二比较结果信号 SCMP2对应的数据写入存储器部230。
其次,如图27及图28(F)所示,积累晶体管CG1-Tr保持为导通状态,传输晶体管TG1-Tr在特定期间内保持为导通状态,输出与从光电二极管PD1 传输至浮置扩散层FD1的积累电荷与从积累电容器CS1传输至浮置扩散层FD1 的积累电荷的相加电荷对应的电压信号VSL3。
此时,处于LCG模式,积累晶体管CG1-Tr保持为导通状态。
接着,在AD转换部220的比较器221中进行第三比较处理CMPR3。比较器221在读取部60的控制下,由比较器221对如下电压信号进行采样,该电压信号对应于在积累期间PI后,从光电二极管PD1传输至输出节点即浮置扩散层FD1的积累电荷与从积累电容器CS1传输至浮置扩散层FD1的积累电荷的相加电荷。
其次,如图27及图28(G)所示,过渡至浮置扩散层FD1的复位期间 PR2。
在复位期间PR2内,复位晶体管RST1-Tr在特定期间内保持为导通状态,浮置扩散层FD1被复位。读取浮置扩散层FD1的复位时的信号(VRST),输出电压信号VSL3所相应的数字化后的第三比较结果信号SCMP3,将与第三比较结果信号SCMP3对应的数字数据存储于存储器部230的第一存储器231。
接着,复位晶体管RST1-Tr切换为非导通状态。
存储器控制部240根据第一比较处理及第二比较处理的第一比较结果信号及第二比较结果信号的状态,控制是否将与第三比较处理的第三比较结果信号对应的数据写入第一存储器231。
具体而言,在第二比较处理期间PCMPR2内,第二比较处理CMPR2 的第二比较结果信号SCMP2的电平仍为第二电平(高电平)而未变化的情况下,存储器控制部240允许将与第三比较处理CMPR3的第三比较结果信号 SCMP3对应的数据写入(覆盖)第一存储器231。
读取至存储器部230的信号通过从存储器节点读取数字信号数据而被执行,并经由具有此种MIPI数据格式的例如输出电路40的IO缓冲器41而被发送至固态摄像装置10(图像传感器)的外部。全局(global)地对于所有像素(pixel)阵列执行该动作。
如以上的说明所述,根据本第一实施方式,固态摄像装置10在像素部 20中包含光电转换读取部210、AD转换部220及存储器部230作为数字像素,从而构成为具有全局快门的动作功能的例如层叠型的CMOS图像传感器。
在本第一实施方式的固态摄像装置10中,各数字像素200具有AD转换功能,AD转换部220包括进行比较处理的比较器221,该比较处理是指对光电转换读取部210所读取的电压信号与参考电压进行比较,并输出数字化后的比较结果信号。
于是,比较器221在读取部60的控制下,进行:第一比较处理CMPR1,该第一比较处理CMPR1将与在积累期间从光电二极管PD1溢出至输出节点 (浮置扩散层)FD1的溢流电荷对应的电压信号所相应的数字化后的第一比较结果信号SCMP1输出,第二比较处理CMPR2,该第二比较处理CMPR2将与在积累期间后的传输期间传输至浮置扩散层FD1(输出节点)的光电二极管PD1 的积累电荷对应的电压信号所相应的数字化后的第二比较结果信号SCMP2输出,以及第三比较处理CMPR3,该第三比较处理CMPR3将与在积累期间后的传输期间输出至输出节点的光电二极管PD1的积累电荷与电荷积累部212的积累电荷的相加电荷对应的电压信号所相应的数字化后的第三比较结果信号 SCMP3输出。
而且,固态摄像装置10包括存储器控制部240,该存储器控制部240 根据比较器221的比较结果信号的状态(在本实施方式中为电平),控制对于存储器部的访问。
于是,存储器控制部240根据第一比较处理CMPR1的第一比较结果信号SCMP1的状态(输出电平),控制是否将与第二比较处理CMPR2的第二比较结果信号SCMP2对应的数据写入存储器部230。
具体而言,在第一比较处理期间PCMPR1内,第一比较处理PCMPR1 的第一比较结果信号SCMP1的电平已从第一电平(例如低电平)变化为第二电平(高电平)的情况下,存储器控制部240禁止将与第二比较处理CMPR2 的第二比较结果信号SCMP2对应的数据写入存储器部230。
另一方面,在第一比较处理期间PCMPR1内,第一比较处理CMPR1 的第一比较结果信号SCMP1的电平仍为第一电平(低电平)而未变化的情况下,存储器控制部240允许将与第二比较处理CMPR2的第二比较结果信号 SCMP2对应的数据写入存储器部230。
而且,存储器控制部240根据第一比较处理及第二比较处理的第一比较结果信号及第二比较结果信号的状态,控制是否将与第三比较处理的第三比较结果信号对应的数据写入第一存储器231。
具体而言,在第二比较处理期间PCMPR2内,第二比较处理CMPR2 的第二比较结果信号SCMP2的电平仍为第二电平(高电平)而未变化的情况下,存储器控制部240允许将与第三比较处理CMPR3的第三比较结果信号 SCMP3对应的数据写入(覆盖)第一存储器231。
因此,根据本第一实施方式的固态摄像装置10,因为实时地利用在积累期间从光电二极管溢出的电荷,所以可实现大动态范围化、高帧率化,而且可高效地访问存储器。
另外,根据本发明,可实质上实现大动态范围化、高帧率化,可高效地访问存储器,而且能够降低噪声,最大限度地扩大有效像素区域,并可最大限度地提高性价比。
另外,根据本第一实施方式的固态摄像装置10,能够防止结构复杂化,并防止布局上的面积效率下降。
另外,本第一实施方式的固态摄像装置10具有第一衬底(上衬底)110 与第二衬底(下衬底)120的层叠构造。
因此,在本第一实施方式中,基本上仅利用NMOS系的元件来形成第一衬底110侧,以及利用像素阵列来最大限度地扩大有效像素区域,由此,能够最大限度地提高性价比。
(第二实施方式)
图30是用以对本发明第二实施方式的固态摄像装置进行说明的图,且是表示时间戳ADC模式动作与线性ADC模式动作的选择处理的一例的图。
本第二实施方式的固态摄像装置10A与所述第一实施方式的固态摄像装置10的不同点如下所述。
在第一实施方式的固态摄像装置10中,时间戳(TS)ADC模式动作与线性(Lin)ADC模式动作连续进行。
相对于此,在本第二实施方式的固态摄像装置10A中,能够根据照度而选择性地进行时间戳(TS)ADC模式动作与线性(Lin)ADC模式动作。
在图21的例子中,在通常照度的情况下(ST51),时间戳ADC模式动作与线性ADC模式动作连续进行(ST52)。在此情况下,在线性ADC模式下进行HCG模式与LCG模式的动作(ST53、ST54)。
在并非为通常照度的照度非常(极其)高的情况下(ST51、ST55),因为电荷从光电二极管PD1溢流至浮置扩散层FD1的概率高,所以仅进行时间戳ADC模式动作(ST56)。
在并非为通常照度且照度并非非常(极其)高,而是照度非常(极其) 低的情况下(ST51、ST55、ST57),因为电荷从光电二极管PD1溢流至浮置扩散层FD1的概率极低,所以仅进行线性ADC模式动作(ST58)。
根据本第二实施方式,当然能够获得与所述第一实施方式的效果相同的效果,而且可实现读取处理的高速化、低耗电化。
(第三实施方式)
图31是表示本发明第三实施方式的固态摄像装置的像素的结构例的图。
本第三实施方式的固态摄像装置10B与所述第一实施方式的固态摄像装置10的不同点如下所述。
在本第三实施方式的固态摄像装置10B中,作为电流源的电流晶体管 IC1-Tr并非配置在第一衬底110侧,而是配置在例如第二衬底120侧的AD转换部220的输入侧。
根据本第三实施方式,能够获得与所述第一实施方式的效果相同的效果。
以上说明的固态摄像装置10、10A、10B能够作为摄像装置而应用于数码相机或摄像机、便携终端、或者监控用相机、医疗用内窥镜用相机等电子设备。
图32是表示搭载有如下相机***的电子设备的结构的一例的图,该相机***应用了本发明实施方式的固态摄像装置。
如图32所示,本电子设备300包括可应用本实施方式的固态摄像装置 10的CMOS图像传感器310。
而且,电子设备300包括将入射光引导至该CMOS图像传感器310的像素区域(使被拍摄体像成像)的光学***(透镜等)320。
电子设备300包括对CMOS图像传感器310的输出信号进行处理的信号处理电路(PRC)330。
信号处理电路330对CMOS图像传感器310的输出信号实施特定的信号处理。
由信号处理电路330处理后的图像信号可作为动态图像而显示在包含液晶显示器等的监视器中,或也可输出至打印机,另外,可采用各种形态,例如直接记录于存储卡等存储介质。
如上所述,通过搭载所述固态摄像装置10、10A、10B作为CMOS图像传感器310,可提供高性能、小型、低成本的相机***。
而且,能够实现使用于在相机的设置条件方面存在安装尺寸、可连接的线缆条数、线缆长度、设置高度等限制的用途的例如监控用相机、医疗用内窥镜用相机等电子设备。
主要元件符号说明
10、10A、10B:固态摄像装置
20:像素部
30:垂直扫描电路
40:输出电路
41:IO缓冲器
50:时序控制电路
60:读取部
110:第一衬底
120:第二衬底
200:数字像素
210:光电转换读取部
211:输出缓冲部
212:电荷积累部
220:AD转换部
221:比较器
222:计数器
230、MEM:存储器部
231:第一存储器(Mem1)
232:第二存储器(Mem2)
240:存储器控制部
241:写入控制部、标志位存储单元
242:NOR电路
300:电子设备
310:CMOS图像传感器
320:光学***
330:信号处理电路(PRC)
1101:第一衬底面
1102:第二衬底面
2101:n层(第一导电型半导体层)
2102:n-层
2103:n层
2104、2106:p+层
2105、2110、2113:p层
2107:第一p层(第二导电型半导体层)
2108:第二p层(第二导电型半导体层)
2109:p-层
2111、2115:栅极电极
2112、2114:n+层
A、B、C:信号(AD转换传递曲线)
BMP:微凸块
CG1-Tr:积累晶体管
CS1:积累电容器
C221:输入侧耦合电容器
C222:计数器(CNT)
DC:固定电压
DCG、RST、TG、VBNPIX:控制信号
DC1、DC2、DC3:固定基准电压
EXP1、EXP2、EXP3:例
FD、FD1:浮置扩散层
FLG_CLR:清除信号
FLG_SAMP:标志采样信号
H:HCG模式的处理期间
HCG:高转换增益
IC1-Tr:电流晶体管
L:光
LCG:低转换增益
LSGN1:信号线
MCL:微透镜
MOR:模式转变区域
ND1:输出节点
ND2:读取节点
ND3:连接节点
OVP:溢流路径
PD、PD1:光电二极管
PI:积累期间
PXLC:数字像素单元
Qfd、Qpd:电荷量
Qp:经过光转换的电子的总量
RAMP:斜波信号
RST1-Tr:复位晶体管
SA、S241:信号、输出信号
SB:信号
SCMP:比较结果信号
SCMP1:第一比较结果信号
SF1-Tr:源极跟随晶体管
SPL:分离层
ST1~ST8、ST11~ST16、ST21~ST23、ST31~ST33、ST41~ST49、ST51~ ST58:步骤
SW-RST:复位开关
Tint:积累时间
TG1-Tr:传输晶体管
t1、t2、t3:时刻
Vdd:电源线
VDD:电源电压
VFDini、VFDsat:电平
VRAMP:斜波基准电压
VREF:参考电压
VREFramp:斜波电压
VREFrst、VREFsat:电压电平
VSL:电压信号
VSS:基准电位
WC:写入控制器
X、Z:方向