CN111354783B - 一种半导体器件及其制备方法 - Google Patents
一种半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN111354783B CN111354783B CN201811575174.5A CN201811575174A CN111354783B CN 111354783 B CN111354783 B CN 111354783B CN 201811575174 A CN201811575174 A CN 201811575174A CN 111354783 B CN111354783 B CN 111354783B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- dielectric layer
- semiconductor device
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 206
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 431
- 239000011241 protective layer Substances 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000004070 electrodeposition Methods 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims description 77
- 239000002184 metal Substances 0.000 claims description 77
- 239000000463 material Substances 0.000 claims description 31
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 239000002356 single layer Substances 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 238000006386 neutralization reaction Methods 0.000 claims 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 10
- 230000005669 field effect Effects 0.000 description 12
- 239000011368 organic material Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000005336 cracking Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910010272 inorganic material Inorganic materials 0.000 description 8
- 239000011147 inorganic material Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000006911 nucleation Effects 0.000 description 5
- 238000010899 nucleation Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000003877 atomic layer epitaxy Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000004050 hot filament vapor deposition Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明实施例公开了一种半导体器件及其制备方法，其中，半导体器件包括衬底；位于衬底基板的多层半导体层；位于多层半导体层远离衬底一侧的多个电极；位于多层半导体层远离衬底一侧的至少一层介质层，介质层覆盖电极的上表面和侧面、以及相邻两个电极之间的多层半导体层；介质层中形成有与电极位置对应的多个电极台阶区；位于介质层远离多层半导体层一侧的保护层，保护层至少覆盖部分电极台阶区。通过保护层覆盖介质层中的部分电极台阶区，保证介质层中受到应力较大的区域有保护层进行保护，避免介质层中受到应力较大的区域产生裂缝，并且在介质层中受到应力较大的区域产生裂缝时保护层可以覆盖裂缝，避免水汽进入半导体器件。
Description
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种半导体器件及其制备方法。
背景技术
半导体器件在使用中可能遭受潮湿环境，如果半导体器件表面有裂缝，通过裂缝会形成水气进入到半导体器件内部的通路。湿气进入到半导体器件内部，在电场、温度等作用下，与半导体器件内部发生物理化学反应，导致半导体器件内部出现缺陷或者直接导致器件内部短路烧毁。
发明内容
有鉴于此，本发明实施例提供一种半导体器件及其制备方法，以解决现有技术中水汽进入半导体器件对半导体器件造成损伤的技术问题。
第一方面，本发明实施例提供了一种半导体器件，包括：
衬底；
位于所述衬底一侧的多层半导体层；
位于所述多层半导体层远离所述衬底一侧的多个电极；
位于所述多层半导体层远离所述衬底一侧的至少一层介质层，所述介质层覆盖所述电极的上表面和侧面、以及相邻两个所述电极之间的多层半导体层；所述介质层中形成有与所述电极位置对应的多个电极台阶区；
位于所述介质层远离所述多层半导体层一侧的保护层，所述保护层至少覆盖部分所述电极台阶区。
可选的，所述保护层包括多个第一电极台阶区保护层，每个所述第一电极台阶区保护层覆盖一个所述电极台阶区。
可选的，所述介质层包括覆盖每个电极侧面的侧面介质层和覆盖所述电极上表面的上表面介质层；
每个所述第一电极台阶区保护层包括覆盖部分所述侧面介质层的侧面电极台阶区保护层和覆盖部分所述上表面介质层的上表面电极台阶区保护层；
所述侧面介质层的延伸长度为L1，，所述侧面电极台阶区保护层的延伸长度为L2，所述上表面电极台阶区保护层的延伸长度为L3，其中，L2≥L1/3，L3≥L2。
可选的，所述保护层包括多个第二电极台阶区保护层，每个所述第二电极台阶区保护层覆盖同一个电极对应的两个电极台阶区。
可选的，所述保护层覆盖所述介质层。
可选的，所述多个电极包括源极、栅极和漏极，所述栅极位于所述源极和所述漏极之间；
所述半导体器件还包括位于所述栅极和所述漏极之间的栅极金属场板；
所述介质层包括第一介质层和第二介质层，所述第一介质层覆盖所述源极、栅极和漏极的上表面和侧面、所述源极和所述栅极之间的多层半导体层以及所述栅极和所述漏极之间的多层半导体层；
所述第二介质层覆盖所述栅极金属场板和所述第一介质层；
所述第二介质层中形成有与所述栅极金属场板对应的场板台阶区，所述场板台阶区覆盖所述栅极金属场板；
所述保护层包括场板台阶区保护层，所述场板台阶区保护层至少覆盖所述场板台阶区靠近所述漏极的一侧。
可选的，所述场板台阶区保护层覆盖所述场板台阶区。
可选的，所述保护层包括金属保护层。
可选的，所述金属保护层包括单层金属层或者至少两层金属层组成的复合金属层；
当所述金属保护层包括单层金属层时，所述单层金属层的制备材料包括钛、铂和钽中的至少一种；
当所述金属保护层包括至少两层金属层组成的复合金属层时，靠近所述介质层一侧的第一金属层的制备材料包括钛、铂和钽中的至少一种，远离所述介质层一侧的第二金属层的制备材料包括镍、钨和钛中的至少一种。
可选的，所述保护层包括有机材料层和无机材料层的叠层结构；其中，所述有机材料层位于靠近所述介质层的一侧，所述无机材料层位于所述有机材料层远离所述介质层的一侧。
可选的，在垂直所述衬底的方向上，所述保护层的厚度为d，其中，d<100nm。
第二方面，本发明实施例还提供了一种半导体器件的制备方法，包括：
提供衬底；
在所述衬底一侧制备多层半导层；
在所述多层半导体层远离所述衬底的一侧制备多个电极；
在所述多层半导体层远离所述衬底的一侧制备至少一层介质层，所述介质层覆盖所述电极的上表面和侧面、以及相邻两个所述电极之间的多层半导体层；所述介质层中形成有与所述电极位置对应的多个电极台阶区；
在所述介质层远离所述多层半导体层的一侧制备保护层，所述保护层至少覆盖部分所述电极台阶区。
本发明实施例提供的半导体器件及其制备方法，依次包括衬底、多层半导体层、多个电极、至少一层介质层和保护层，介质层中形成有与电极位置对应的多个电极台阶区，保护层至少覆盖部分介质层中的电极台阶区，保证介质层中受到应力较大的区域有保护层进行保护，避免介质层中受到应力较大的区域产生裂缝，并且在介质层中受到应力较大的区域产生裂缝时保护层可以覆盖裂缝，避免水汽通过裂缝进入半导体器件，保证半导体器件性能稳定。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。
图1是本发明实施例提供的一种半导体器件的结构示意图；
图2是本发明实施例提供的另一种半导体器件的结构示意图；
图3是本发明实施例提供的另一种半导体器件的结构示意图；
图4是本发明实施例提供的另一种半导体器件的结构示意图；
图5是本发明实施例提供的另一种半导体器件的结构示意图；
图6是本发明实施例提供的另一种半导体器件的结构示意图；
图7是本发明实施例提供的另一种半导体器件的结构示意图；
图8是本发明实施例提供的一种半导体器件的制备方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。
本发明实施例提供一种半导体器件，包括衬底；位于衬底一侧的多层半导体层；位于多层半导体层远离衬底一侧的多个电极；位于多层半导体层所述衬底一侧的至少一层介质层，介质层覆盖电极的上表面和侧面、以及相邻两个电极之间的多层半导体层；介质层中形成有与电极位置对应的多个电极台阶区；位于介质层远离多层半导体层一侧的保护层，保护层至少覆盖部分电极台阶区。采用上述技术方案，通过保护层覆盖介质层中的部分电极台阶区，保证介质层中受到应力较大的区域均有保护层进行保护，避免介质层中受到应力较大的区域产生裂缝，并且在介质层中受到应力较大的区域产生裂缝时保护层可以覆盖裂缝，避免水汽通过裂缝进入半导体器件，保证半导体器件性能稳定。
以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。
图1是本发明实施例提供的一种半导体器件的结构示意图，如图1所示，本发明实施例提供的半导体器件可以包括：
衬底10；
位于衬底10一侧的多层半导体层20；
位于多层半导体层20远离衬底10一侧的多个电极30；
位于多层半导体层20远离衬底10一侧的至少一层介质层40，介质层40覆盖电极30的上表面和侧面、以及相邻两个电极30之间的多层半导体层20；介质层40中形成有与电极30位置对应的多个电极台阶区401；
位于介质层40远离多层半导体层20一侧的保护层50，保护层50至少覆盖部分电极台阶区401。
示例性的，衬底10的材料可以为Si、SiC或者蓝宝石。多层半导体层20位于衬底10一侧，多层半导体层20具体可以为III-V族化合物的半导体材料，也可以为硅或者其他半导体材料，本发明实施例对此不进行限定。
如图1所示，由于电极30的存在，电极30在多层半导体层20远离衬底10一侧的表面形成凸起，当介质层40覆盖电极30的上表面和侧面以及相邻两个电极30之间的多层半导体层20时，介质层40中对应电极30的位置形成电极台阶区401，电极台阶区401对应位置处的介质层40受到的应力较大，产生裂缝的风险比较大，因此本发明实施例创造性地在介质层40远离多层半导体层20一侧形成有保护层50，保护层50至少覆盖部分电极台阶区401，如此可以保证介质层40中受到应力较大的区域，即电极台阶区401位置处有保护层50进行保护，降低电极台阶区401位置处受到的应力，可以避免在电极台阶区401位置处产生裂缝；并且即使在电极台阶区401位置产生裂缝时，保护层50还可以覆盖裂缝，避免水汽通过裂纹进入半导体器件，保证半导体器件免受水汽的污染，保证半导体器件性能稳定。
可以理解的是，电极30的上表面为电极30远离多层半导体层20一侧的表面，对应的，电极30的下表面为靠近多层半导体层20一侧的表面，电极30的侧面为连接电极30的上表面和电极30的下表面的两个平面。
综上，本发明实施例提供的半导体器件，通过在介质层远离多层半导体层一侧形成有保护层，保护层至少覆盖部分介质层中受到应力较大的区域，即电极台阶区，如此可以保证电极台阶区位置处存在保护层进行保护，可以降低电极台阶区位置处受到的应力，避免在电极台阶区位置处产生裂缝；并且即使在电极台阶区位置产生裂缝时，保护层还可以覆盖裂缝，避免水汽通过裂纹进入半导体器件，保证半导体器件免受水汽的污染，保证半导体器件性能稳定。
继续参考图1所示，本发明实施例提供的保护层50可以包括多个第一电极台阶区保护层501，每个第一电极台阶区保护层501覆盖一个电极台阶区401，保证每个电极台阶区401均可以被一个第一电极台阶区保护层501进行保护，降低每个电极台阶区401产生裂纹的可能性，同时在电极台阶区401产生裂缝时，第一电极台阶区保护层501还可以覆盖裂缝，避免水汽通过裂纹进入半导体器件，保证半导体器件免受水汽的污染，保证半导体器件性能稳定。
可选的，继续参考图1所示，介质层40包括覆盖每个电极30侧面的侧面介质层402和覆盖电极30上表面的上表面介质层403；每个第一电极台阶区保护层501包括覆盖部分侧面介质层402的侧面电极台阶区保护层5011和覆盖部分上表面介质层403的上表面电极台阶区保护层5012；其中，侧面介质层402的延伸长度为L1，侧面电极台阶区保护层5011的延伸长度为L2，上表面电极台阶区保护层5012的延伸长度为L3，其中，L2≥L1/3，L3≥L2。
示例性的，设置侧面介质层402的延伸长度L1和侧面电极台阶区保护层5011的延伸长度L2满足L2≥L1/3，可以保证侧面电极台阶区保护层5011充分覆盖电极台阶区401中的侧面介质层402；设置侧面电极台阶区保护层5011的延伸长度为L2与上表面电极台阶区保护层5012的延伸长度L3满足L3≥L2，保证上表面电极台阶区保护层5012充分覆盖电极台阶区401中的上面介质层403，保证每个电极台阶区保护层501可以充分覆盖一个电极台阶区401，保证每个电极台阶区401均可以被一个电极台阶区保护层501充分进行保护，降低每个电极台阶区401产生裂纹的可能性，同时在电极台阶区401产生裂缝时，电极台阶区保护层501还可以充分覆盖裂缝，避免水汽进入通过裂纹半导体器件，保证半导体器件免受水汽的污染，保证半导体器件性能稳定。同时，合理设置侧面介质层402的延伸长度L1，上表面介质层403的延伸长度L2，侧面电极台阶区保护层5011的延伸长度L3和上表面电极台阶区保护层5012的延伸长度L4，还与介质层40和保护层50的制备工艺匹配，保证侧面介质层402、上表面介质层403、侧面电极台阶区保护层5011和上表面电极台阶区保护层5012的制备工艺简单。
图2是本发明实施例提供的另一种半导体器件的结构示意图，如图2所示，本发明实施例提供的半导体器件中保护层50还可以包括多个第二电极台阶区保护层502，每个第二电极台阶区保护层502覆盖同一个电极对应的两个电极台阶区。
示例性的，如图2所示，区别于图1中每个第一电极台阶区保护层501覆盖一个电极台阶区401的方案，图2中的每个第二电极台阶区保护层502覆盖同一个电极30对应的两个电极台阶区401，如此不仅保证每个电极台阶区401均可以被第二电极台阶区保护层502进行覆盖保护，保证半导体器件性能稳定；同时相比于第一电极台阶区保护层501来说，第二电极台阶区保护层502制备工艺简单。
图3是本发明实施例提供的另一种半导体器件的结构示意图，图3以保护层50同时包括第一电极台阶区保护层501和第二电极台阶区保护层502为例进行说明。如图3所示，每个第一电极台阶区保护层501覆盖一个电极台阶区401，每个第二电极台阶区保护层502覆盖同一个电极30对应的两个电极台阶区401，保证每个电极台阶区401均可以被第一电极台阶区501或者第二电极台阶区保护层502进行覆盖保护，保证半导体器件性能稳定。
图4是本发明实施例提供的另一种半导体器件的结构示意图，如图4所示，图4以整层设置的保护层50为例进行说明。如图4所示，整层设置的保护层50同时覆盖多个电极台阶区401，不仅保证每个电极台阶区401均可以被整层设置的保护层50进行覆盖保护，保证半导体器件性能稳定；同时还可以对介质层40提供良好的机械保护。
图5是本发明实施例提供的另一种半导体器件的结构示意图，如图5所示，本发明实施例提供的半导体器件中多个电极30可以包括源极30S、栅极30G和漏极30D，栅极30G位于源极30S和漏极30D之间；
半导体器件还包括位于栅极30G和漏极30D之间的栅极金属场板60；
介质层40包括第一介质层41和第二介质层42，第一介质层41覆盖源极30S、栅极30G和漏极30D的上表面和侧面、源极30S和栅极30G之间的多层半导体层20以及栅极30G和漏极30D之间的多层半导体层20；
第二介质层42覆盖栅极金属场板60和第一介质层41；
第二介质层42中形成有与栅极金属场板60对应的场板台阶区404，场板台阶区404覆盖栅极金属场板60；
保护层50包括场板台阶区保护层503，场板台阶区保护层503至少覆盖所述场板台阶区404靠近漏极30D的一侧。
示例性的，如图5所示，由于栅极金属场板60的存在，栅极金属场板60在第一介质层41远离栅极30G一侧的表面形成凸起，当第二介质层42覆盖第一介质层41和栅极金属场板60时，第二介质层42中对应栅极金属场板60的位置形成场板台阶区404，场板台阶区404对应位置处的第二介质层42受到的应力较大，因此本发明实施例创造性地在第二介质层42远离第一介质层41的一侧形成有保护层50，保护层50包括场板台阶区保护层503，场板台阶区保护层503至少覆盖场板台阶区404靠近漏极30D的一侧，因为场板台阶区404中靠近漏极30D的一侧受到的应力最大，如此可以保证因设置栅极金属场板60造成第二介质层42中受到应力较大的区域，即场板台阶区404靠近漏极30D的一侧位置处有场板台阶区保护层503进行保护，可以避免在场板台阶区404靠近漏极30D的一侧位置处产生裂缝；并且即使在场板台阶区404靠近漏极30D的一侧位置产生裂缝时，场板台阶区保护层503还可以覆盖裂缝，避免水汽通过裂纹进入半导体器件，保证半导体器件免受水汽的污染，保证半导体器件性能稳定。
示例性的，源极30S、栅极30G和漏极30D位于多层半导体层20上远离衬底10的一侧，栅极30G位于源极30S和漏极30D之间，如图5所示。可选的，源极30S、漏极30D与多层半导体层20形成欧姆接触，栅极30G与多层半导体层20形成肖特基接触。可选的，源极30S和漏极30D的材质可以为Ni、Ti、Al、Au等金属中的一种或多种的组合，栅极30G的材质可以为Ni、Pt、Pb、Au等金属中的一种或多种的组合。栅极30G可以是单层金属栅极，也可以是双层金属的叠层或多层栅极结构，例如，多层栅极结构可以在栅极与多层半导体层20之间设置一层绝缘介质(例如SiO2)的MIS结构(图中未示出)。可选的，栅极30G的形状可以为矩形(图中未示出)；还可以为T型，如图5所示，即栅极30G的部分位于多层半导体层20中，保证栅极30G与多层半导体层20的肖特基接触良好。
图6是本发明实施例提供的另一种半导体器件的结构示意图，如图6所示，本发明实施例提供的半导体器件中，场板台阶区保护层503可以覆盖整个场板台阶区404。如图6所示，场板台阶区保护层503可以覆盖整个场板台阶区404，可以减少整个场板台阶区404受到的应力，避免在整个场板台阶区404位置处产生裂缝；并且即使在整个场板台阶区404位置产生裂缝时，场板台阶区保护层503还可以覆盖裂缝，避免水汽通过裂纹进入半导体器件，保证半导体器件免受水汽的污染，保证半导体器件性能稳定。
可选的，本发明实施例提供的保护层50可以为金属保护层。设置保护层50为金属保护层，不仅可以保证对介质层40中受到应力较大的区域进行保护，避免介质层40中受到应力较大的区域产生裂缝，并且在介质层40中受到应力较大的区域产生裂缝时保护层可以覆盖裂缝，避免水汽通过裂缝进入半导体器件，保证半导体器件性能稳定；同时，由于金属散热性能好，设置保护层50为金属保护层，金属保护层还可以将半导体工作过程中产生的热量散出去，保证半导体器件的散热性能良好。
可选的，当保护层50为金属保护层时，金属保护层可以包括单层金属层或者至少两层金属层组成的复合金属层(图中未示出)；
当金属保护层包括单层金属层时，单层金属层的制备材料包括钛、铂和钽中的至少一种，保证单层的金属保护层与介质层40的贴合性较好，保证保护层50可以对介质层进行良好的保护。
当金属保护层包括至少两层金属层组成的复合金属层时，靠近介质层40一侧的第一金属层的制备材料包括钛、铂和钽中的至少一种，远离介质层40一侧的第二金属层的制备材料包括铬、钨和锰中的至少一种。设置靠近介质层40一侧的第一金属层的制备材料包括钛、铂和钽中的至少一种，保证单层的金属保护层与介质层40的贴合性较好，保证保护层50可以对介质层进行良好的保护；设置远离介质层40一侧的第二金属层的制备材料包括铬、钨和锰中的至少一种，保证第二金属层具备较大的硬度，保证第二金属层可以对介质层40的机械性保护效果良好。
可选的，本发明实施例提供的保护层50可以包括有机材料层和无机材料层的叠层结构(图中未示出)，其中，有机材料层位于靠近介质层40的一侧，无机材料层位于有机材料层远离介质层的一侧。设置保护层50包括有机材料层和无机材料层的叠层结构，同时设置有机材料层位于靠近介质层40的一侧，无机材料层位于有机材料层远离介质层的一侧，通过有机材料层对介质层40中受到应力较大的区域进行保护，避免介质层40中受到应力较大的区域产生裂缝；并且在介质层40中受到应力较大的区域产生裂缝时有机材料层和无机材料层的叠层结构可以覆盖裂缝，无机材料层的防水性能优良，避免水汽通过裂缝进入半导体器件，保证半导体器件性能稳定。
继续参考图1所示，在垂直衬底10的方向上，保护层50的厚度为d，其中，d<100nm。设置保护层50的厚度较小，一方面可以保证保护层50与介质层40的贴合效果较好，避免较厚的保护层可能发生的翘曲现象，增强半导体器件的稳定性；另一方便还可以保证半导体器件的体积较小，符合半导体器件轻薄化的发展趋势。
可选的，继续参考图2-图6所示，本发明实施例提供的多层半导体层20可以包括位于衬底10上的成核层201；位于成核层201远离衬底10一侧的缓冲层202；位于缓冲层202远离成核层201一侧的沟道层203；位于沟道层203远离缓冲层202一侧的势垒层204。
示例性的，成核层201和缓冲层202的材料可以为氮化物，具体可以为GaN或AlN或其他氮化物，也可以为硅或者其他半导体材料。成核层201和缓冲层202可以用于匹配衬底10的材料和外延沟道层203。沟道层203的材料可以为GaN或者InAlN，也可以为硅或者其他半导体材料。势垒层204位于沟道层203上方，势垒层204的材料可以是包括镓类化合物半导体材料或氮类化物半导体材料，例如InxAlyGazN1-x-y-z，其中，0≤x≤1，0≤y≤1，0≤z≤1。可选的，沟道层203和势垒层204组成半导体异质结结构，在沟道层203和势垒层204的界面处形成高浓度二维电子气；可选的，势垒层204的材料还可以为也可以为硅或者其他半导体材料。因此，本发明实施例提供的多层半导体层20可以为III-V族化合物的半导体材料，也可以为硅或者其他半导体材料，本发明实施例对此不进行限定。
需要说明的是，图1-图6均以多层半导体层20为III-V族化合物的半导体层为例进行说明，可以理解的是，当多层半导体层20为III-V族化合物的半导体层时，栅极30G直接与多层半导体层20形成肖特基接触。由于本发明实施例提供的技术方案是通过增设保护层，对介质层中受到应力较大的区域进行保护的角度来改善半导体器件的性能的，因此，本发明实施例提供的半导体器件的多层半导体层还可以为硅或者其他半导体材料。图7是本发明实施例提供的另一种半导体器件的结构示意图，如图7所示，当多层半导体层20为硅材料时，多层半导体层20与栅极30G之间还设置有介质层70，介质层70中形成有凹槽，栅极30G通过凹槽与多层半导体层20形成肖特基接触，保证降低半导体器件的栅极漏电，提升半导体器件的输出功率。应该理解，本发明实施例是从半导体器件结构设计的角度来改善半导体器件的防水效果。所述半导体器件包括但不限制于：工作在高电压大电流环境下的大功率氮化镓高电子迁移率晶体管(High Electron Mobility Transistor，简称HEMT)、绝缘衬底上的硅(Silicon-On-Insulator，简称SOI)结构的晶体管、砷化镓(GaAs)基的晶体管以及金属氧化层半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，简称MOSFET)、金属绝缘层半导体场效应晶体管(Metal-Semiconductor Field-EffectTransistor，简称MISFET)、双异质结场效应晶体管(Double Heterojunction Field-Effect Transistor，简称DHFET)、结型场效应晶体管(Junction Field-EffectTransistor，简称JFET)，金属半导体场效应晶体管(Metal-Semiconductor Field-EffectTransistor，简称MESFET)，金属绝缘层半导体异质结场效应晶体管(Metal-SemiconductorHeterojunction Field-Effect Transistor，简称MISHFET)或者其他场效应晶体管。
可以理解地，本发明的多个电极30至少有2个，例如可以是二极管也可以是三极管，每个电极30的保护层50可以相同也可以不同，每个电极30的保护层50相同时可以简化制备工艺，每个电极30的保护层50不同时，可以根据不同电极的特定结构设计相应的保护层结构，保护效果更好。
基于同一发明构思，本发明实施例还提供了一种半导体器件的制备方法，如图8所示，本发明实施例提供的半导体器件的制备方法可以包括：
S110、提供衬底。
示例性的，衬底的材料可以为Si、SiC或者蓝宝石，还可以是其他适合生长半导体材料的材料。衬底的制备方法可以是常压化学气相沉积法、亚常压化学气相沉积法、金属有机化合物气相沉淀法、低压力化学气相沉积法、高密度等离子体化学气相沉积法、超高真空化学气相沉积法、等离子体增强化学气相沉积法、触媒化学气相沉积法、混合物理化学气相沉积法、快速热化学气相沉积法、气相外延法、脉冲激光沉积法、原子层外延法、分子束外延法、溅射法或蒸发法。
S120、在所述衬底一侧制备多层半导体层。
示例性的，多层半导体层位于衬底一侧，多层半导体层具体可以为III-V族化合物的半导体材料，也可以为硅或者其他半导体材料，本发明实施例对此不进行限定。。
S130、在所述多层半导体层远离所述衬底的一侧制备多个电极。
示例性的，多个电极可以包括源极、栅极和漏极。源极与漏极与多层半导体层形成欧姆接触，栅极与多层半导体层形成肖特基接触。可选的，源极和漏极的材质可以为Ni、Ti、Al、Au等金属中的一种或多种的组合，栅极的材质可以为Ni、Pt、Pb、Au等金属中的一种或多种的组合。栅极可以是单层金属栅极，也可以是双层金属的叠层或多层栅极结构。可选的，栅极的形状可以为矩形，还可以为T型。
S140、在所述多层半导体层远离所述衬底的一侧制备至少一层介质层，所述介质层覆盖所述电极的上表面和侧面、以及相邻两个所述电极之间的多层半导体层；所述介质层中形成有与所述电极位置对应的多个电极台阶区。
示例性的，介质层覆盖电极的上表面和侧面、以及相邻两个电极之间的多层半导体层，对电极以及多层半导体层进行绝缘防护。可选的，介质层的材料可以包括硅的氧化物或者碳化物，本发明实施例对此不进行限定。
同时，由于电极的存在，电极在多层半导体层远离衬底一侧的表面形成凸起，当介质层覆盖电极的上表面和侧面以及相邻两个电极之间的多层半导体层时，介质层中对应电极的位置形成电极台阶区，电极台阶区对应位置处的介质层受到的应力较大。
S150、在所述介质层远离所述多层半导体层的一侧制备保护层，所述保护层至少覆盖部分所述电极台阶区。
示例性的，在介质层远离多层半导体层的一侧制备保护层，通过保护层对介质层进行保护，保护层覆盖介质层中受到应力较大部分的区域，即保护层至少覆盖介质层中的电极台阶区，如此可以降低电极台阶区受到的应力，降低电极台阶区发生裂缝的可能性，并且在电极台阶区发生裂缝时，保护层还可以覆盖裂缝，避免外界环境中的水汽通过该裂缝进入半导体器件，增强半导体器件的稳定性。
综上，本发明实施例提供的半导体器件的制备方法，通过在介质层远离多层半导体层一侧形成有保护层，保护层至少覆盖介质层中受到应力较大的区域，即电极台阶区，如此可以保证电极台阶区位置处存在保护层进行保护，可以降低电极台阶区位置处受到的应力，避免在电极台阶区位置处产生裂缝；并且即使在电极台阶区位置产生裂缝时，保护层还可以覆盖裂缝，避免水汽通过裂纹进入半导体器件，保证半导体器件免受水汽的污染，保证半导体器件性能稳定。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种半导体器件，其特征在于，包括：
衬底；
位于所述衬底一侧的多层半导体层；
位于所述多层半导体层远离所述衬底一侧的多个电极；
位于所述多层半导体层远离所述衬底一侧的至少一层介质层，所述介质层覆盖所述电极的上表面和侧面、以及相邻两个所述电极之间的多层半导体层；所述介质层中形成有与所述电极位置对应的多个电极台阶区；
位于所述介质层远离所述多层半导体层一侧的保护层，所述保护层至少覆盖部分所述电极台阶区，所述保护层是应力中和层，用以降低所述电极台阶区受到的应力；
所述保护层包括金属保护层。
2.根据权利要求1所述的半导体器件，其特征在于，所述保护层包括多个第一电极台阶区保护层，每个所述第一电极台阶区保护层覆盖一个所述电极台阶区。
3.根据权利要求2所述的半导体器件，其特征在于，所述介质层包括覆盖每个电极侧面的侧面介质层和覆盖所述电极上表面的上表面介质层；
每个所述第一电极台阶区保护层包括覆盖部分所述侧面介质层的侧面电极台阶区保护层和覆盖部分所述上表面介质层的上表面电极台阶区保护层；
所述侧面介质层的延伸长度为L1，所述侧面电极台阶区保护层的延伸长度为L2，所述上表面电极台阶区保护层的延伸长度为L3，其中，L2≥L1/3，L3≥L2。
4.根据权利要求1所述的半导体器件，其特征在于，所述保护层包括多个第二电极台阶区保护层，每个所述第二电极台阶区保护层覆盖同一个电极对应的两个电极台阶区。
5.根据权利要求1所述的半导体器件，其特征在于，所述保护层覆盖所述介质层。
6.根据权利要求1所述的半导体器件，其特征在于，所述多个电极包括源极、栅极和漏极，所述栅极位于所述源极和所述漏极之间；
所述半导体器件还包括位于所述栅极和所述漏极之间的金属场板；
所述介质层包括第一介质层和第二介质层，所述第一介质层覆盖所述源极、栅极和漏极的上表面和侧面、所述源极和所述栅极之间的多层半导体层以及所述栅极和所述漏极之间的多层半导体层；
所述第二介质层覆盖所述金属场板和所述第一介质层；
所述第二介质层中形成有与所述金属场板对应的场板台阶区，所述场板台阶区覆盖所述金属场板；
所述保护层包括场板台阶区保护层，所述场板台阶区保护层至少覆盖所述场板台阶区靠近所述漏极的一侧。
7.根据权利要求6所述的半导体器件，其特征在于，所述场板台阶区保护层覆盖所述场板台阶区。
8.根据权利要求1所述的半导体器件，其特征在于，所述金属保护层包括单层金属层或者至少两层金属层组成的复合金属层；
当所述金属保护层包括单层金属层时，所述单层金属层的制备材料包括钛、铂和钽中的至少一种；
当所述金属保护层包括至少两层金属层组成的复合金属层时，靠近所述介质层一侧的第一金属层的制备材料包括钛、铂和钽中的至少一种，远离所述介质层一侧的第二金属层的制备材料包括镍、钨和钛中的至少一种。
9.根据权利要求1-7任一项所述的半导体器件，其特征在于，在垂直所述衬底的方向上，所述保护层的厚度为d，其中，d<100nm。
10.一种半导体器件的制备方法，其特征在于，包括：
提供衬底；
在所述衬底一侧制备多层半导体层；
在所述多层半导体层远离所述衬底的一侧制备多个电极；
在所述多层半导体层远离所述衬底的一侧制备至少一层介质层，所述介质层覆盖所述电极的上表面和侧面、以及相邻两个所述电极之间的多层半导体层；所述介质层中形成有与所述电极位置对应的多个电极台阶区；
在所述介质层远离所述多层半导体层的一侧制备保护层，所述保护层至少覆盖部分所述电极台阶区，所述保护层是应力中和层，用以降低所述电极台阶区受到的应力；
所述保护层包括金属保护层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811575174.5A CN111354783B (zh) | 2018-12-21 | 2018-12-21 | 一种半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811575174.5A CN111354783B (zh) | 2018-12-21 | 2018-12-21 | 一种半导体器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111354783A CN111354783A (zh) | 2020-06-30 |
| CN111354783B true CN111354783B (zh) | 2024-02-20 |
Family
ID=71195358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811575174.5A Active CN111354783B (zh) | 2018-12-21 | 2018-12-21 | 一种半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111354783B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112185839B (zh) * | 2020-10-27 | 2022-11-18 | 上海华虹宏力半导体制造有限公司 | 钝化层测试结构 |
| CN115207215A (zh) * | 2022-07-21 | 2022-10-18 | 北京知存科技有限公司 | 半导体器件及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107425051A (zh) * | 2017-07-19 | 2017-12-01 | 苏州能讯高能半导体有限公司 | 一种半导体器件及其制备方法 |
| CN107785428A (zh) * | 2016-08-30 | 2018-03-09 | 无锡华润上华科技有限公司 | 具有分离式平面场板结构的半导体器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7332795B2 (en) * | 2004-05-22 | 2008-02-19 | Cree, Inc. | Dielectric passivation for semiconductor devices |
| DE102007030021B4 (de) * | 2007-06-29 | 2010-04-01 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Feldeffekttransistor, der ein verspanntes Kanalgebiet aufweist und Halbleiterstruktur |
-
2018
- 2018-12-21 CN CN201811575174.5A patent/CN111354783B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107785428A (zh) * | 2016-08-30 | 2018-03-09 | 无锡华润上华科技有限公司 | 具有分离式平面场板结构的半导体器件及其制造方法 |
| CN107425051A (zh) * | 2017-07-19 | 2017-12-01 | 苏州能讯高能半导体有限公司 | 一种半导体器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111354783A (zh) | 2020-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5200936B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| CN106910724B (zh) | 一种半导体器件 | |
| JP5707786B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US8278688B2 (en) | Compound semiconductor device and manufacturing method thereof | |
| TWI512993B (zh) | 電晶體與其形成方法與半導體元件 | |
| US20220231157A1 (en) | Semiconductor device, method of manufacturing the same, and semiconductor package structure | |
| JP5306438B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| EP3657549B1 (en) | Hemt transistor with adjusted gate-source distance, and manufacturing method thereof | |
| WO2020255259A1 (ja) | 半導体装置およびその製造方法 | |
| CN111354783B (zh) | 一种半导体器件及其制备方法 | |
| KR20130014861A (ko) | 고 전자 이동도 트랜지스터 및 그 제조방법 | |
| US9917187B2 (en) | Semiconductor device and manufacturing method | |
| CN112103337B (zh) | 一种半导体器件及其制备方法 | |
| CN111627988B (zh) | 一种半导体器件及其制备方法 | |
| CN114127955A (zh) | 半导体装置及其制造方法 | |
| US10784336B2 (en) | Gallium nitride high electron mobility transistor and gate structure thereof | |
| JP5673501B2 (ja) | 化合物半導体装置 | |
| TWI681561B (zh) | 氮化鎵電晶體元件之結構及其製造方法 | |
| CN110690275A (zh) | 半导体装置及其制造方法 | |
| CN112736136B (zh) | 一种半导体器件及其制备方法 | |
| TW201933490A (zh) | 半導體裝置及其製造方法 | |
| WO2017110267A1 (ja) | トランジスタ、半導体装置、電子機器、およびトランジスタの製造方法 | |
| KR20150030283A (ko) | 전력 반도체 소자 | |
| CN114695512A (zh) | 一种半导体器件及其制备方法 | |
| CN113130642A (zh) | 基于AlN基板的p沟道增强型GaN/AlN异质结场效应管及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |