CN111354321A - 一种电平处理电路、栅极驱动电路、显示装置 - Google Patents
一种电平处理电路、栅极驱动电路、显示装置 Download PDFInfo
- Publication number
- CN111354321A CN111354321A CN202010195461.4A CN202010195461A CN111354321A CN 111354321 A CN111354321 A CN 111354321A CN 202010195461 A CN202010195461 A CN 202010195461A CN 111354321 A CN111354321 A CN 111354321A
- Authority
- CN
- China
- Prior art keywords
- circuit
- voltage
- switch
- node
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明实施例提供一种电平处理电路、栅极驱动电路、显示装置，涉及显示技术领域，可解决在低温环境下关机时，显示装置出现LPS横纹现象的问题。一种电平处理电路包括电压侦测电路、开关选择电路、XAO电路；电压侦测电路配置为：若第一电压大于等于第二电压，则将高电平输出至开关选择电路；若第一电压小于第二电压，则将低电平输出至开关选择电路；开关选择电路包括并联的第一开关和第二开关，第二开关包括串联的第一子开关和第一电阻；开关选择电路配置为：若电压侦测电路输出高电平，则第一开关打开，将高电平输出至XAO电路；若电压侦测电路输出低电平，则第一子开关打开，将低电平输出至XAO电路。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种电平处理电路、栅极驱动电路、显示装置。
背景技术
目前，在对高刷新率、高分辨率产品进行测试时，例如在-5℃温度下，每隔3秒对显示装置进行一次开机和关机动作。
在低温环境下由于薄膜晶体管的寄生二极管的反向关断时间、反向关断电压等参数发生变化，使得显示装置的液晶等效电容CLC和存储电容CS的残留电荷无法在短时间内通过薄膜晶体管释放干净，随着时间推移会慢慢累积，从而表现出极限功率序列(LimitPower Sequence，简称LPS)横纹(图1)的现象。即，子像素包括的薄膜晶体管在低温环境中的性能变差，电子迁移率相应变差，从而显示屏不同位置产生不同程度的电荷残留现象，进而造成显示装置的显示屏出现LPS横纹现象。
而在正常环境温度(例如25℃环境温度下)，每隔3s对显示装置进行一次开机和关机动作的实验，显示装置并不会出现LPS横纹现象。
发明内容
本发明的实施例提供一种电平处理电路、栅极驱动电路、显示装置，可解决在低温环境下关机时，显示装置出现LPS横纹现象的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种电平处理电路，包括电压侦测电路、开关选择电路、以及XAO电路；所述电压侦测电路配置为：若第一电压大于等于第二电压，则将高电平输出至所述开关选择电路；若所述第一电压小于第二电压，则将低电平输出至所述开关选择电路；所述开关选择电路包括并联的第一开关和第二开关，所述第二开关包括串联的第一子开关和第一电阻；所述开关选择电路配置为：若所述电压侦测电路输出高电平，则所述第一开关打开，将所述高电平输出至所述XAO电路；若所述电压侦测电路输出低电平，则所述第一子开关打开，将所述低电平输出至所述XAO电路。
可选的，所述电压侦测电路包括第一输入电路、第二输入电路、以及比较器；所述第一输入电路与第一电压端、第二电压端、第一节点连接；所述第二输入电路与所述第一电压端、所述第二电压端、以及第二节点连接；所述比较器与所述第一节点、第二节点、所述第二电压端、数字电压源、以及所述开关选择电路连接。
可选的，所述第一输入电路包括第二电阻和第三电阻；所述第二电阻与所述第一电压端、所述第一节点连接；所述第三电阻与所述第二电压端、所述第一节点连接。
可选的，所述第二输入电路包括第四电阻、第五电阻、第六电阻、稳压器；所述第四电阻与第三节点连接，且通过第四节点与所述第二节点连接；所述第五电阻与所述第三节点、所述第二电压端连接；所述第六电阻与所述第一电压端连接，且通过所述第四节点与所述第二节点连接；所述稳压器与所述第四节点、所述第二电压端连接。
可选的，所述稳压器的电压为所述第一电压端的电压的60％～80％。
可选的，所述电平处理电路还包括放大电路；所述放大电路与第一信号端、所述开关选择电路的输出端、低电压端、以及所述XAO电路的输入端连接。
可选的，所述放大电路包括第一电容、第二电容、第一晶体管、第二晶体管；所述第一电容与所述第一信号端、所述第一晶体管的栅极连接；所述第一晶体管的第一极与所述开关选择电路的输出端连接、第二极与所述XAO电路的输入端连接；所述第二电容与所述第一信号端、所述第二晶体管的栅极连接；所述第二晶体管的第一极与所述低电压端连接、第二极与所述XAO电路的输入端连接。
第二方面，提供一种栅极驱动电路，包括移位寄存器、第一方面所述的电平处理电路；所述移位寄存器与所述电平处理电路连接，以接收所述电平处理电路处理的时钟信号。
第三方面，提供一种显示装置，包括第二方面所述的栅极驱动电路。
可选的，所述显示装置还包括显示面板，所述显示面板包括多根栅线；所述栅极驱动电路与至少一根栅线连接。
本发明实施例提供一种电平处理电路、栅极驱动电路、显示装置，电平处理电路包括电压侦测电路、开关选择电路、XAO电路。在低温环境下，电压侦测电路向开关选择电路输出高电平VGH，控制第一子开关导通，由于第一子开关还串联有第一电阻R1，在关机后，显示面板内的液晶等效电容CLC和存储电容CS通过薄膜晶体管保持较长的放电时间，以解决静电残留的问题，进而解决LPS横纹等画质问题；在其他温度环境下，电压侦测电路向开关选择电路输出低电平VGL，在关机时，使得显示面板内的液晶等效电容CLC和存储电容CS通过薄膜晶体管正常放电。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种LSP横纹现象；
图2为本发明实施例提供的一种电平处理电路图；
图3为本发明实施例提供的一种开关选择电路的示意图；
图4为本发明实施例提供的一种开关选择电路的时序图；
图5为本发明实施例提供的一种栅极驱动电路与显示面板的连接图。
附图标记：
10-电压侦测电路；11-第一输入电路；12-第二输入电路；13-比较器；20-开关选择电路；1-第一开关；2-第一子开关；30-XAO电路。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
显示装置包括阵列基板，阵列基板包括显示区和位于显示区***的周边区，显示区包括多个子像素、栅线、数据线等。子像素包括像素电路，像素电路可以包括作为开关元件的薄膜晶体管、像素电极、公共电极等。周边区包括栅极驱动(Gate Driver on Array，简称GOA)电路，GOA电路包括多个级联的移位寄存器。每个移位寄存器通常包括多个薄膜晶体管以及电容，每个移位寄存器的输出端向栅线输出扫描信号。例如，每个移位寄存器连接显示区域中的一根或多根栅线，以在预定时刻向该栅线提供栅极扫描信号。
GOA电路的输入信号包括时钟信号CLK、开启信号STV(即移位触发信号SR_IN)、高电平信号VGH和低电平信号VGL等。时钟信号CLK根据需要可以包括第一时钟信号CLK1和第二时钟信号CLK2，GOA电路利用接收的时钟信号CLK产生扫描信号。根据移位寄存器单元的电路结构的不同，输入至移位寄存器单元的时钟信号不局限于两个，可以为一个或多个。
在阵列基板中，多根栅线和多根数据线可以交叉排布，以限定出多个子像素。薄膜晶体管作为子像素中的开关元件，分别与栅线、数据线、以及像素电极连接。薄膜晶体管受栅线上的栅极扫描信号的控制，将数据线上的数据信号施加至像素电极上，像素电极与公共电极之间形成压差，从而控制液晶分子的偏转，以实现显示。
针对背景技术中提出的LPS横纹的现象，目前常用的方法为通过高电平VGH增加滤波电容，来减缓高电平VGH在对显示装置关机时的放电速率。
然而，发明人发现，此种方法存在多个缺点：第一，电容需要增加到一定数量才能起到效果，这样增大印制电路板(Printed Circuit Board，简称PCB)的空间，电容用量加大，成本上升较多；第二，通过增加电容的方法往往需要增加到较大容量才会有效果，这样在开机的时候，由于大电容充电：I_charge＝C*dV/dt，模拟电压源(AVDD)及输入电压瞬间会被拉低，若AVDD和输入电压被拉得太低，会启动低电压锁定(UVLO)，导致开机时出现显示异常(abnormal display，简称AD)现象，而且AD不能自动恢复。
基于此，本发明实施例提供一种电平处理电路，如图2所示，包括电压侦测电路10、开关选择电路20、以及XAO电路30。
电压侦测电路10配置为：若第一电压大于等于第二电压，则将高电平VGH输出至开关选择电路20；若第一电压小于第二电压，则将低电平VGL输出至开关选择电路20。
开关选择电路20包括并联的第一开关1和第二开关，第二开关包括串联的第一子开关2和第一电阻R1；开关选择电路20配置为：若电压侦测电路10输出高电平VGH，则第一开关1打开，将高电平VGH输出至XAO电路30；若电压侦测电路10输出低电平，则第一子开关2打开，将低电平输出至所述XAO电路30。
在一些实施例中，如图2所示，电压侦测电路10包括第一输入电路11、第二输入电路12、以及比较器13。
第一输入电路11与第一电压端VGH、第二电压端VSS、第一节点a连接。其中，第一输入电路11包括第二电阻R2和第三电阻R3。第二电阻R2与第一电压端VGH、第一节点a连接；第三电阻R3与第二电压端VSS、第一节点a连接。
第二输入电路12与第一电压端VGH、第二电压端VSS、以及第二节点b连接。其中，第二输入电路12与第一电压端VGH、第二电压端VSS、以及第二节点b连接。第二输入电路12包括第四电阻R4、第五电阻R5、第六电阻R6、稳压器R7。
第四电阻R4与第三节点c连接，且通过第四节点d与第二节点b连接；第五电阻R5与第三节点c、第二电压端VSS连接；第六电阻R6与第一电压端VGH连接，且通过第四节点d与第二节点b连接；稳压器U1与第四节点d、第二电压端VSS连接。比较器13与第一节点a、第二节点b、第二电压端VSS、数字电压源DVDD、以及开关选择电路20连接。
在此基础上，电压侦测电路10还可以包括第三电容C1，第三电容C1与数字电压源DVDD连接。第三电容C1可以起到抗干扰的作用。
电压侦测电路10的工作过程为：比较器13的正输入端V+接收第一输入电路11输出的第一电压V1、负输入端V-接收第二输入电路12输出的第二电压V2；比较器13通过比较第一电压V1和第二电压V2的大小，从而向开关选择电路20输出高电平VGH或低电平VGL。
其中，第一电压
第二电压
Vref为稳压器U1的参考电压，根据实际情况，Vref的取值可以为2.5±0.1V。
此处，可以通过设置R2和R3的取值，来决定第二电压V2的取值。第二电压V2可以为放电电压，其取值为高电平VGH的60％～80％倍。
假设第二电压V2＝80％VGH，则第一电压V1大于或等于第二电压V2，即为
第一电压V1小于第二电压V2，即为
开关选择电路20接收到电压侦测电路10发送的信号后，其工作过程为：根据真值公式：
开关选择电路20输出VGH_G。
此处，开关选择电路20的输入端S、第一开关1、第一子开关2构成了如图3所示的联动开关，若电压侦测电路10向开关选择电路20输入高电平VGH，则输入端S与第一开关1键合，使得第一开关1导通；若电压侦测电路10向开关选择电路20输入高电平VGL，则输入端S与第一子开关2键合，使得第一子开关2导通。
如图4所示，由于第一子开关2还串联有第一电阻R1，在关机后，与第一输入电路11和第二输入电路12连接的第一电压端VGH的电压降低、与比较器13连接的数字电压源DVDD的电压降低。显示面板内的液晶等效电容CLC和存储电容CS通过薄膜晶体管保持较长的放电时间，以解决静电残留的问题，进而解决LPS横纹等画质问题。
其中，在低温环境下(例如-5℃以下)，可以使第一子开关2导通，从而延长液晶等效电容CLC和存储电容CS的放电时间；在其他温度环境下，可以使第一开关1导通，使液晶等效电容CLC和存储电容CS正常放电。如图4所示，第一子开关2导通时的放电时间大于第一开关1导通时的放电时间。
XAO电路30的工作过程为：XAO电路30接收到开关选择电路20输出的信号后，输出时钟信号CLK，时钟信号CLK用于驱动GOA电路。
本发明实施例提供一种电平处理电路，电平处理电路包括电压侦测电路10、开关选择电路20、XAO电路30。在低温环境下，电压侦测电路10向开关选择电路20输出高电平VGH，控制第一子开关2导通，由于第一子开关2还串联有第一电阻R1，在关机后，显示面板内的液晶等效电容CLC和存储电容CS通过薄膜晶体管保持较长的放电时间，以解决静电残留的问题，进而解决LPS横纹等画质问题；在其他温度环境下，电压侦测电路10向开关选择电路20输出低电平VGL，在关机时，使得显示面板内的液晶等效电容CLC和存储电容CS通过薄膜晶体管正常放电。
可选的，电平处理电路还包括放大电路40；放大电路40与第一信号端CLK-I、开关选择电路20的输出端LVG-H、低电压端LVG-L、以及XAO电路30的输入端连接。
在一些实施例中，放大电路40包括第一电容C2、第二电容C3、第一晶体管Q1、第二晶体管Q2；第一电容C2与第一信号端CLK-I、第一晶体管Q1的栅极连接。
第一晶体管Q1的第一极与开关选择电路20的输出端连接、第二极与XAO电路30的输入端连接。第二电容C3与第一信号端CLK-I、第二晶体管Q2的栅极连接。第二晶体管Q2的第一极与低电压端LVG-L连接、第二极与XAO电路30的输入端连接。
第一晶体管Q1和第二晶体管Q2的第一极可以是源极、第二极是漏极；或者，第一晶体管Q1和第二晶体管Q2的第一极可以是漏极、第二极是源极。
本发明实施例中，通过放大电路40将输入至XAO电路30的电压放大至适用于显示面板显示的电压，以确保显示面板正常显示。本发明实施例还提供一种GOA电路。如图5所示，GOA电路包括移位寄存器50以及上述任一实施例所述的电平处理电路。移位寄存器20包括级联的多个移位寄存单元，每个移位寄存单元包括输出电路，输出电路与显示面板中的薄膜晶体管的一根或多根栅线连接，以在预定时刻向该栅线提供栅极扫描信号。以显示面板为液晶显示面板为例，薄膜晶体管的源极与数据线Vdata连接、漏极与像素电极电连接。
此处，显示面板可以是液晶显示面板、有机电致发光二极管(OrganicLight-Emitting Diode，简称OLED)显示面板等。OLED显示面板至少包括开关晶体管、驱动晶体管、以及存储电容。
若显示面板为OLED显示面板，则输出电路与显示面板中的开关晶体管的栅极连接。
本发明实施例还提供一种GOA电路，所述GOA电路包括电平处理电路，电平处理电路包括电压侦测电路10、开关选择电路20、XAO电路30。在低温环境下，电压侦测电路10向开关选择电路20输出高电平VGH，控制第一子开关2导通，由于第一子开关2还串联有第一电阻R1，在关机后，显示面板内的液晶等效电容CLC和存储电容CS通过薄膜晶体管保持较长的放电时间，以解决静电残留的问题，进而解决LPS横纹等画质问题；在其他温度环境下，电压侦测电路10向开关选择电路20输出低电平VGL，在关机时，使得显示面板内的液晶等效电容CLC和存储电容CS通过薄膜晶体管正常放电。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种电平处理电路，其特征在于，包括电压侦测电路、开关选择电路、以及XAO电路；
所述电压侦测电路配置为：若第一电压大于等于第二电压，则将高电平输出至所述开关选择电路；若所述第一电压小于第二电压，则将低电平输出至所述开关选择电路；
所述开关选择电路包括并联的第一开关和第二开关，所述第二开关包括串联的第一子开关和第一电阻；所述开关选择电路配置为：若所述电压侦测电路输出高电平，则所述第一开关打开，将所述高电平输出至所述XAO电路；若所述电压侦测电路输出低电平，则所述第一子开关打开，将所述低电平输出至所述XAO电路。
2.根据权利要求1所述的电平处理电路，其特征在于，
所述电压侦测电路包括第一输入电路、第二输入电路、以及比较器；
所述第一输入电路与第一电压端、第二电压端、第一节点连接；
所述第二输入电路与所述第一电压端、所述第二电压端、以及第二节点连接；
所述比较器与所述第一节点、第二节点、所述第二电压端、数字电压源、以及所述开关选择电路连接。
3.根据权利要求2所述的电平处理电路，其特征在于，
所述第一输入电路包括第二电阻和第三电阻；
所述第二电阻与所述第一电压端、所述第一节点连接；
所述第三电阻与所述第二电压端、所述第一节点连接。
4.根据权利要求2所述的电平处理电路，其特征在于，
所述第二输入电路包括第四电阻、第五电阻、第六电阻、稳压器；
所述第四电阻与第三节点连接，且通过第四节点与所述第二节点连接；
所述第五电阻与所述第三节点、所述第二电压端连接；
所述第六电阻与所述第一电压端连接，且通过所述第四节点与所述第二节点连接；
所述稳压器与所述第四节点、所述第二电压端连接。
5.根据权利要求4所述的电平处理电路，其特征在于，所述稳压器的电压为所述第一电压端的电压的60％～80％。
6.根据权利要求1-5任一项所述的电平处理电路，其特征在于，所述电平处理电路还包括放大电路；
所述放大电路与第一信号端、所述开关选择电路的输出端、低电压端、以及所述XAO电路的输入端连接。
7.根据权利要求6所述的电平处理电路，其特征在于，所述放大电路包括第一电容、第二电容、第一晶体管、第二晶体管；
所述第一电容与所述第一信号端、所述第一晶体管的栅极连接；
所述第一晶体管的第一极与所述开关选择电路的输出端连接、第二极与所述XAO电路的输入端连接；
所述第二电容与所述第一信号端、所述第二晶体管的栅极连接；
所述第二晶体管的第一极与所述低电压端连接、第二极与所述XAO电路的输入端连接。
8.一种栅极驱动电路，其特征在于，包括移位寄存器、权利要求1-7任一项所述的电平处理电路；
所述移位寄存器与所述电平处理电路连接，以接收所述电平处理电路处理的时钟信号。
9.一种显示装置，其特征在于，包括权利要求8所述的栅极驱动电路。
10.根据权利要求9所述的显示装置，其特征在于，所述显示装置还包括显示面板，所述显示面板包括多根栅线；
所述栅极驱动电路与至少一根栅线连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010195461.4A CN111354321B (zh) | 2020-03-19 | 2020-03-19 | 一种电平处理电路、栅极驱动电路、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010195461.4A CN111354321B (zh) | 2020-03-19 | 2020-03-19 | 一种电平处理电路、栅极驱动电路、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111354321A true CN111354321A (zh) | 2020-06-30 |
| CN111354321B CN111354321B (zh) | 2022-03-25 |
Family
ID=71196239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010195461.4A Active CN111354321B (zh) | 2020-03-19 | 2020-03-19 | 一种电平处理电路、栅极驱动电路、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111354321B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101320171A (zh) * | 2007-06-08 | 2008-12-10 | 群康科技(深圳)有限公司 | 液晶显示器及改善其关机残影的方法 |
| US20130069921A1 (en) * | 2010-07-09 | 2013-03-21 | Yuhichi Saitoh | Liquid crystal display device |
| CN103236234A (zh) * | 2013-04-28 | 2013-08-07 | 合肥京东方光电科技有限公司 | 一种栅极驱动器及显示装置 |
| CN105513549A (zh) * | 2015-12-29 | 2016-04-20 | 深圳市华星光电技术有限公司 | 用于消除液晶显示器关机残影的电路及液晶显示器 |
| CN105845069A (zh) * | 2016-06-17 | 2016-08-10 | 京东方科技集团股份有限公司 | 一种关机残影消除电路及其驱动方法、显示装置 |
| CN106952628A (zh) * | 2017-05-05 | 2017-07-14 | 惠科股份有限公司 | 一种残影消除电路及显示装置 |
| CN107424577A (zh) * | 2017-08-15 | 2017-12-01 | 京东方科技集团股份有限公司 | 一种显示驱动电路、显示装置及其驱动方法 |
| CN107784990A (zh) * | 2017-10-31 | 2018-03-09 | 京东方科技集团股份有限公司 | 液晶显示面板的放电方法、放电调节电路和显示装置 |
| CN108510932A (zh) * | 2018-03-30 | 2018-09-07 | 京东方科技集团股份有限公司 | 一种电平转换芯片及其控制方法、关机驱动电路 |
| CN108962119A (zh) * | 2018-08-01 | 2018-12-07 | 京东方科技集团股份有限公司 | 电平转移电路及其驱动方法、显示装置 |
| CN109785788A (zh) * | 2019-03-29 | 2019-05-21 | 京东方科技集团股份有限公司 | 电平处理电路、栅极驱动电路及显示装置 |
| CN110599977A (zh) * | 2019-09-18 | 2019-12-20 | 福州京东方光电科技有限公司 | 关机残影消除电路及显示装置 |
-
2020
- 2020-03-19 CN CN202010195461.4A patent/CN111354321B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101320171A (zh) * | 2007-06-08 | 2008-12-10 | 群康科技(深圳)有限公司 | 液晶显示器及改善其关机残影的方法 |
| US20130069921A1 (en) * | 2010-07-09 | 2013-03-21 | Yuhichi Saitoh | Liquid crystal display device |
| CN103236234A (zh) * | 2013-04-28 | 2013-08-07 | 合肥京东方光电科技有限公司 | 一种栅极驱动器及显示装置 |
| CN105513549A (zh) * | 2015-12-29 | 2016-04-20 | 深圳市华星光电技术有限公司 | 用于消除液晶显示器关机残影的电路及液晶显示器 |
| CN105845069A (zh) * | 2016-06-17 | 2016-08-10 | 京东方科技集团股份有限公司 | 一种关机残影消除电路及其驱动方法、显示装置 |
| CN106952628A (zh) * | 2017-05-05 | 2017-07-14 | 惠科股份有限公司 | 一种残影消除电路及显示装置 |
| CN107424577A (zh) * | 2017-08-15 | 2017-12-01 | 京东方科技集团股份有限公司 | 一种显示驱动电路、显示装置及其驱动方法 |
| CN107784990A (zh) * | 2017-10-31 | 2018-03-09 | 京东方科技集团股份有限公司 | 液晶显示面板的放电方法、放电调节电路和显示装置 |
| CN108510932A (zh) * | 2018-03-30 | 2018-09-07 | 京东方科技集团股份有限公司 | 一种电平转换芯片及其控制方法、关机驱动电路 |
| CN108962119A (zh) * | 2018-08-01 | 2018-12-07 | 京东方科技集团股份有限公司 | 电平转移电路及其驱动方法、显示装置 |
| CN109785788A (zh) * | 2019-03-29 | 2019-05-21 | 京东方科技集团股份有限公司 | 电平处理电路、栅极驱动电路及显示装置 |
| CN110599977A (zh) * | 2019-09-18 | 2019-12-20 | 福州京东方光电科技有限公司 | 关机残影消除电路及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111354321B (zh) | 2022-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10978114B2 (en) | Shift register unit, gate driving circuit, display device and driving method to reduce noise | |
| CN107578741B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
| US11011088B2 (en) | Shift register unit, driving method, gate drive circuit, and display device | |
| US11263951B2 (en) | Shift register unit and driving method thereof, gate driving circuit, and display device | |
| US10916214B2 (en) | Electrical level processing circuit, gate driving circuit and display device | |
| US10170068B2 (en) | Gate driving circuit, array substrate, display panel and driving method | |
| US8155261B2 (en) | Shift register and gate driver therefor | |
| US11217148B2 (en) | Shift register unit, driving method, gate driver on array and display device | |
| US10210944B2 (en) | Inverter and method for driving the inverter, gate on array unit and gate on array circuit | |
| US10930361B2 (en) | Voltage control circuit, shift register unit and display device | |
| US11823629B2 (en) | Shift register unit and driving method therefor, gate driving circuit and display device | |
| US20100067646A1 (en) | Shift register with embedded bidirectional scanning function | |
| US20140064439A1 (en) | Shift Register Unit, Shift Register And Display Apparatus | |
| CN111971737B (zh) | 移位寄存器单元、栅极驱动电路、显示装置及驱动方法 | |
| US20210035516A1 (en) | Shift register and method for driving the same, gate driving circuit, and display device | |
| US7375724B2 (en) | Liquid crystal display and ESD protection circuit thereof | |
| US11062654B2 (en) | Shift register unit, gate driving circuit, display device and driving method | |
| CN106920526B (zh) | 移位寄存器及其驱动方法和栅极驱动电路 | |
| US11004526B2 (en) | Shift register, gate drive circuit and display panel | |
| US20190213968A1 (en) | Array substrate, method for driving the same, and display apparatus | |
| US11232763B2 (en) | Shift register and driving method for compensating for linear pattern appearing on display device | |
| US10971102B2 (en) | Shift register unit and driving method, gate driving circuit, and display device | |
| CN114999557A (zh) | 移位寄存器及其驱动方法、栅极驱动电路 | |
| US11705085B2 (en) | Gate driving circuit and display panel | |
| US10854163B2 (en) | Display device suppressing display failure caused by residual charge |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |