CN111352758A - 具有解锁除错功能的电子装置 - Google Patents

Abstract

一种具有解锁除错功能的电子装置，包括除错模块与控制模块。除错模块产生解锁信号，其中解锁信号以波型形式或封包形式产生。控制模块包括比对单元与除错单元。比对单元耦接除错模块，接收解锁信号，并将解锁信号与预设参数进行比对，产生解锁控制信号。除错单元耦接比对单元与除错模块，接收解锁控制信号，以对除错单元解锁，使除错单元与除错模块通信，以便对控制模块进行除错操作。

Description

具有解锁除错功能的电子装置

技术领域

本发明关于一种电子装置，特别是关于一种具有解锁除错功能的电子装置。

背景技术

一般来说，在微控制器(Micro Controller Unit,MCU)***中会设置除错单元，以便于开发人员可在微控制器***制造完成后，通过除错工具与微控制器***的除错单元连接及通信，以对微控制器***进行除错。

在现行微控制器***的架构下，微控制器***中的除错单元可分为保护(Secure)部分与未保护(Non-secure)部分。其中，保护部分为开发人员将其开发的除错程序烧录至除错单元的部分，而未保护部分为开发人员以外的人员可将其开发除错程序烧录至除错单元的部分。为了要避免除错单元的保护部分的内容被随意更动，在将除错程序烧录至除错单元后，开发人员会通过设定的方式将保护部分的除错功能锁定，使得开发人员以外的人员仅能使用除错单元的未保护部分对微控制器***进行除错，或将其开发除错程序烧录至除错单元的未保护部分。

然而，在除错单元的保护部分被锁定后，若是无法对已锁定的保护部分进行解锁，使得开发人员无法修改保护部分的内容，以及无法使用保护部分的除错功能对微控制器***进行除错，而造成使用上的不便。因此，微控制器的除错单元的解锁仍有改善的空间。

发明内容

本发明在于提供一种具有解锁除错功能的电子装置，藉以有效地解锁此电子装置的除错功能，并增加解锁上的安全性及使用上的便利性。

本发明提供一种具有解锁除错功能的电子装置，其包括除错模块与控制模块。除错模块产生解锁信号，其中解锁信号以波型形式或封包形式产生。控制模块包括比对单元与除错单元。比对单元耦接除错模块，接收解锁信号，并将解锁信号与预设参数进行比对，产生解锁控制信号。除错单元耦接比对单元与除错模块，接收解锁控制信号，以对除错单元解锁，使除错单元与除错模块通信，以便对控制模块进行除错操作。

在本发明的一实施例中，当解锁信号以波型形式产生时，解锁信号包括解锁数据信号与解锁时脉信号。

在本发明的一实施例中，当比对单元接收解锁数据信号与解锁时脉信号时，依据解锁数据信号与解锁时脉信号的对应关系，产生比对参数，并将比对参数与预设参数进行比对，以产生解锁控制信号。

在本发明的一实施例中，上述比对参数依据解锁数据信号与解锁时脉信号的正缘对应而产生。

在本发明的一实施例中，上述比对参数依据解锁数据信号与解锁时脉信号的负缘对应而产生。

在本发明的一实施例中，上述比对参数包括标头、密码及结尾验证码。

在本发明的一实施例中，当解锁信号以封包形式产生时，解锁信号具有比对参数，其中比对参数设置于封包的一区段中。

在本发明的一实施例中，当比对单元接收解锁信号时，比对单元于上述区段中取得比对参数，并将比对参数与预设参数进行比对，以产生解锁控制信号。

在本发明的一实施例中，上述比对参数为明文或密文。

在本发明的一实施例中，上述区段为封包中未使用的区段。

在本发明的一实施例中，上述控制模块更包括储存单元。储存单元耦接比对单元，储存预设参数。

在本发明的一实施例中，上述除错模块通过第一通信接口与比对单元耦接及通过第二通信接口与除错单元耦接，其中第一通信接口与第二通信接口为相同或不同。

在本发明的一实施例中，当该解锁信号以该封包形式产生时，上述第一通信接口与第二通信接口为联合测试工作群组标准接口或串行线除错接口。

本发明所揭露的具有解锁除错功能的电子装置，通过除错模块以波型形式或封包形式产生解锁信号，且比对单元将解锁信号与预设参数进行比对，以产生对应的解锁控制信号给除错单元，使得除错单元据以进行解锁。接着，在除错单元处于解锁状态的情况下，除错单元可以与除错模块进行通信，以便除错模块可以通过储存单元对控制模块进行除错操作。如此一来，可有效地解锁具有解锁除错功能的电子装置的除错功能，并增加解锁上的安全性及使用上的便利性。

附图说明

图1为依据本发明的一实施例的具有解锁除错功能的电子装置的示意图。

图2为依据本发明的一实施例的解锁数据信号、解锁时脉信号与比对参数的对应关系示意图。

图3为依据本发明的另一实施例的解锁数据信号、解锁时脉信号与比对参数的对应关系示意图。

图4为依据本发明的一实施例的解锁信号以封包形式产生的示意图。

附图标号：

100～具有解锁功能的电子装置；

110～除错模块；

120～控制模块；

130～比对单元；

140～除错单元；

150～储存单元；

400～封包；

402、404、406、410～区段；

US～解锁信号；

UCS～解锁控制信号；

DATA～解锁数据信号；

CLK～解锁时脉信号；

CP1、CP2～比对参数。

具体实施方式

在以下所列举的各实施例中，将以相同的标号代表相同或相似的元件或组件。

图1为依据本发明的一实施例的电子装置的方块图。请参考图1，本实施例的具有解锁除错功能的电子装置100包括除错模块110与控制模块120。除错模块110产生解锁信号US，其中解锁信号US以波型形式产生或以封包形式产生。

也就是说，上述解锁信号为波型信号或是封包信号。并且，使用者可以通过使用者接口操作输入解锁指令给除错模块110，使得除错模块110可以依据解锁指令而产生对应的解锁信号US。

控制模块120包括比对单元130与除错单元140。比对单元130耦接除错模块110，接收解锁信号，并将解锁信号US与预设参数进行比对，产生解锁控制信号USC。

也就是说，当比对单元130接收到解锁信号US时，比对单元130会对解锁信号US进行分析，以取得解锁信号US中的比对参数，再将比对参数与预设参数进行比对，以产生对应的解锁控制信号USC。

举例来说，当比对参数与预设参数相同时，表示解锁信号US具有正确的解锁信息，比对单元130产生例如高逻辑准位的解锁控制信号USC。当比对参数与预设参数不同时，表示解锁信号US不具有正确的解锁信息，比对单元130产生例如低逻辑准位的解锁控制信号UCS。

进一步来说，当比对参数与预设参数不同时，比对单元130除了产生低逻辑准位的解锁控制信号UCS之外，比对单元130也会对比对参数与预设参数不同的比对不同的次数进行计数，以产生计数值并记录此计数值。接着，比对单元130会接收下一次的解锁信号US，以再次对比对参数与预设参数进行比对。并且，当比对单元130判断出上述计数值到达预设计数值(例如5次)时，比对单元130会持续产生低逻辑准位的解锁控制信号UCS，以保持控制模块120处于锁定状态。

也就是说，本实施例是在比对单元130连续比对出比对参数与预设参数不同的情况下，且比对单元130判断出比对不同的次数达到预设计数值时，比对单元130才会使解锁控制信号UCS持续维持在低逻辑准位，以保持控制模块120处于锁定状态。

另外，假设上述计数值未到达预设计数值且比对单元130接收到下一次的解锁信号US。此时，当比对单元130比对出解锁信号US的比对参数与预设参数相同时，比对单元130除了产生高逻辑准位的解锁控制信号UCS外，比对单元130也可将上述计数值进行重置，使得比对单元130可以重新对上述计数值进行计数，进而增加使用上的便利性。

除错单元140耦接比对单元130与除错模块110，接收解锁控制信号UCS，以对除错单元140解锁，且在储存单元140解锁后，使除错单元140与除错模块110通信，以便对控制模块120进行除错操作。

举例来说，当除错单元140接收到低逻辑准位的解锁控制信号UCS时，表示解锁控制信UCS对应的解锁信号US中不具有正确的解锁信息，除错单元140不会进行解锁，使得除错单元140仍处于锁定状态。在除错单元140处于锁定状态的情况下，除错单元140不会与除错模块110进行通信，也就是除错模块110无法对除错单元140进行存取，且无法通过除错单元140对控制模块120进行除错操作。

当除错单元140接收到高逻辑准位的解锁控制信号UCS时，表示解锁控制信UCS对应的解锁信号US中具有正确的解锁信息，除错单元140会进行解锁，使得除错单元140处于解锁状态。在除错单元140处于解锁状态的情况下，除错单元140可与除错模块110进行通信，也就是除错模块110可对除错单元140进行存取，以便通过除错单元140对控制模块120进行除错操作。

在本发明的实施例中，除错模块110例如通过第一通信接口(未图示)与比对单元130耦接及通过第二通信接口(未图示)与除错单元140耦接，使得除错模块110可以分别通过第一通信接口及第二通信接口与比对单元130及除错单元140进行通信，以便进行数据的传输。在本实施例中，上述第一通信接口(即比对单元130的通信接口)可能与第二通信接口(即除错单元140的通信接口)相同或不同，也可能是特有的(proprietary)接口。

在一实施例中，当解锁信号US以波型形式产生且第一通信接口与第二通信接口都例如为联合测试工作群组(Joint Test Action Group，以下简称JTAG)标准接口或串行线除错(Serial Wire Debug，以下简称SWD)接口时，第一通信接口(即比对单元130的通信接口)仅线路与JTAG标准接口或SWD接口复用，但解锁信号US的波型本身不是JTAG或SWD所规范的。在另一实施例中，当解锁信号US以封包形式产生时，上述第一通信接口与第二通信接口都例如是JTAG标准接口或SWD接口，亦即解锁信号US的封包格式为JTAG或SWD所规范的。另外，在本发明的实施例中，控制模块120例如为微控制器(Microcontroller unit,MCU)。

此外，在本发明的实施例中，前述预设参数例如是储存于比对单元130的暂存器中，亦即比对单元130需要使用预设参数时，可对比对单元130的暂存器进行存取，以取得预设参数。上述预设参数储存于比对单元130的暂存器仅为本发明的实施例的一种实施范例，但本发明的实施例不限于此。

在另一实施例中，图1的控制模块120更包括储存单元150。储存单元150耦接比对单元130，用以储存预设参数。并且，当比对单元130需要使用预设参数时，可对储存单元150进行存取，以取得预设参数。其中，储存单元150例如为随机存取存储器(Random AccessMemory,RAM)或只读存储器(Read-Only Memory,ROM)等。

上述已说明本实施例的具有解锁除错功能的电子装置100的内部元件、各元件之间的连接关系及其对应的操作，以下将列举其他实施例，对除错模块120的解锁信号US的产生方式进行详细说明。

图2为依据本发明的一实施例的解锁数据信号、解锁时脉信号与比对参数的对应关系示意图。图3为依据本发明的另一实施例的解锁数据信号、解锁时脉信号与比对参数的对应关系示意图。在本发明的实施例中，当除错模块110的解锁信号US以波型形式产生时，除错模块110的解锁信号US可以包括解锁数据信号DATA与解锁时脉信号CLK，如图2或图3所示。其中，解锁数据信号DATA中的密码可以直接编码在数位的波型中。

并且，当比对单元130接收解锁数据信号DATA与解锁时脉信号CLK时，比对单元130可以依据解锁数据信号DATA与解锁时脉信号CLK的对应关系，产生比对参数CP1。接着，比对单元130将比对参数CP1与预设参数进行比对，以产生解锁控制信号UCS。

进一步来说，在一实施例中，上述比对参数CP1可以依据解锁数据信号DATA与解锁时脉信号CLK的正缘对应而产生，如图2所示。也就是说，比对单元130例如可设置有多个移位暂存器(Shift Register)，且这些移位暂存器依序串联连接，并可以依据解锁时脉信号CLK的正缘进行触发，以对移位暂存器所接收的解锁数据信号DATA进行截取操作。

当解锁时脉信号CLK由低逻辑准位转换至高逻辑准位(即解锁时脉信号CLK的正缘)时，比对单元130可以通过上述多个移位暂存器依据解锁时脉信号CLK的正缘进行触发，对解锁数据信号DATA的当前逻辑准位进行截取，以产生对应的输出信号。

举例来说，当解锁时脉信号CLK由低逻辑准位转换至高逻辑准位(即解锁时脉信号CLK的正缘)，且解锁数据信号DATA的当前逻辑准位为高逻辑准位时，移位暂存器所截取的对应的输出信号为高逻辑准位。当解锁时脉信号CLK由低逻辑准位转换至高逻辑准位(即解锁时脉信号CLK的正缘)，且解锁数据信号DATA的当前逻辑准位为低逻辑准位时，则移位暂存器所截取的对应的输出信号为低逻辑准位。

因此，在图2中，移位暂存器将前述对应的输出信号依序输出，且比对单元130将上述移位暂存器所输出的输出信号组合后，即为比对参数CP1，例如“101101001…”。接着，比对单元130将此比对参数CP1“101101001…”与预设参数进行比对，以确认比对参数CP1是否与预设参数相同，例如确认比对参数CP1的数值或波型是否与预设参数所设置的数值或波型相同，进而产生对应的解锁控制信号UCS。

在另一实施例中，上述比对参数CP1可以依据解锁数据信号DATA与解锁时脉信号CLK的负缘对应而产生，如图3所示。也就是说，比对单元130例如可设置有多个移位暂存器，且这些移位暂存器依序串联连接，可以依据解锁时脉信号CLK的负缘进行触发，以对移位暂存器所接收的解锁数据信号DATA进行截取操作。

当解锁时脉信号CLK由高逻辑准位转换至低逻辑准位(即解锁时脉信号CLK的负缘)时，比对单元130可以通过上述多个移位暂存器依据解锁时脉信号CLK的负缘进行触发，对解锁数据信号DATA的当前逻辑准位进行截取，以产生对应的输出信号。

举例来说，当解锁时脉信号CLK由高逻辑准位转换至低逻辑准位时，解锁数据信号DATA的当前逻辑准位为高逻辑准位，则移位暂存器所截取的对应的输出信号为高逻辑准位。当解锁时脉信号CLK由高逻辑准位转换至低逻辑准位时，解锁数据信号DATA的当前逻辑准位为低逻辑准位，则移位暂存器所截取的对应的输出信号为低逻辑准位。

因此，在图3中，移位暂存器将前述对应的输出信号依序输出，且比对单元130将移位暂存器所输出的输出信号组合后，即为比对参数CP1，例如“101101001…”。接着，比对单元130将此比对参数CP1“101101001…”与预设参数进行比对，以确认比对参数CP1是否与预设参数相同，例如确认比对参数CP1的数值或波型是否与预设参数所设置的数值或波型相同，进而产生对应的解锁控制信号UCS。

另外，在其他实施例中，前述比对参数CP1的结构可以包括标头(Header)(或开始位元(start bit))、密码及结尾验证码(Checksum)。也就是说，当比对单元130取得如图2或图3的比对参数CP1“101101001…”时，比对单元130会对比对参数CP1进行分析，以区分出比对参数CP1中的标头(或开始位元)、密码及结尾验证码。

假设比对参数CP1为16位元(bit)，标头(或开始位元)占用比对参数CP1的前4位元，且标头(或开始位元)例如是“1011”，结尾验证码例如占用比对参数CP1的最后4位元，则密码占用比对参数CP1的剩余8位元。

接着，比对单元130会将包括标头(或开始位元)、密码及结尾验证码的比对参数CP1与预设参数所设置的标头(或开始位元)、密码及结尾验证码进行比对，以确认比对参数CP1的结构是否与预设参数的结构相同，进而产生对应的解锁控制信号UCS。

在上述实施例中，比对参数CPI的位元数以16位元为例、标头(或开始位元)的位元数以4位元为例、结尾验证码的位元数以4位元、密码的位元数以8位元为例，此仅为本发明的实施例的一种实施范例。然而，本发明的实施例不限于此，使用者可视其需求调整比对参数CP1的位元数、标头(或开始位元)的位元数、结尾验证码的位元数，密码的位元数，且调整后的位元数的实施方式仍属于本发明的保护范围。

图4为依据本发明的一实施例的解锁信号以封包形式产生的示意图。在本发明的实施例中，当除错模块110的解锁信号US以封包形式产生(例如JTAG或SWD)时，除错模块110的解锁信号US可以具有比对参数CP2，其中比对参数CP2设置于封包400的区段410中，如图4所示。其中，封包400的封包格式例如为JTAG或SWD所规范的。

进一步来说，上述区段410为封包400中未使用的区段。举例来说，假设封包400例如包括区段402、404、406、410。其中，上述区段402、404、406、410分别占用封包400的位元数可相同或不同。并且，区段402、404、406、410所占用的位元数可由使用者视其需求调整或由通信接口的传输协定所定义。

另外，区段402用于设置封包400的标头，区段404用于设置封包400中欲传送的数据信息，区段406用于设置封包400的结尾验证码，区段410为未使用的区段，例如为封包400的数据格式中的保留(Reserved)区段。在本发明的实施例中，区段410所示的位置仅为本发明的一种实施范例，不用于限制本发明的实施例。区段410也可以位于区段402中，即标头中的保留区段，或是区段410也可以位于区段404中，即数据区段中的保留区段。因此，在本发明的实施例中，在解锁信号US输出前，除错模块110会将比对参数CP2设置于封包400的区段410中，再将解锁信号US以封包形式产生并输出。

接着，当比对单元130接收解锁信号US时，比对单元130会对解锁信号US进行分析，以于封包400的区段410中取得比对参数CP2。接着，比对单元130将比对参数CP2与预设参数进行比对，以确认比对参数CP2是否与预设参数相同，进而产生对应的解锁控制信号UCS。

在一实施例中，比对参数CP2例如为明文。也就是说，使用者通过使用者接口将比对参数CP2输入至除错模块110，除错模块110不会对比对参数CP2进行加密，并将未经加密的比对参数CP2直接设置于封包400的区段410中，再将封包400作为解锁信号US输出。

在另一实施例中，比对参数CP2例如为密文。也就是说，使用者通过使用者接口将比对参数CP2输入至除错模块110，除错模块110会先将比对参数CP2进行加密，再将经加密后的比对参数CP2设置于封包400的区段410中，再将封包400作为解锁信号US输出。如此一来，本实施例可以增加解锁上的安全性。

综上所述，本发明所揭露的具有解锁除错功能的电子装置，通过除错模块以波型形式或封包形式产生解锁信号，且比对单元将解锁信号与预设参数进行比对，以产生对应的解锁控制信号给除错单元，使得除错单元据以进行解锁。接着，在除错单元处于解锁状态的情况下，除错单元可以与除错模块进行通信，以便除错模块可以通过储存单元对控制模块进行除错操作。如此一来，可有效地解锁具有解锁除错功能的电子装置的除错功能，并增加解锁上的安全性及使用上的便利性。

本发明虽以实施例揭露如上，然其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种具有解锁除错功能的电子装置，其特征在于，包括：

一除错模块，产生一解锁信号，所述解锁信号以一波型形式或一封包形式产生；以及

一控制模块，包括：

一比对单元，耦接所述除错模块，接收所述解锁信号，并将所述解锁信号与一预设参数进行比对，产生一解锁控制信号；以及

一除错单元，耦接所述比对单元与所述除错模块，接收所述解锁控制信号，以对所述除错单元解锁，使所述除错单元与所述除错模块通信，以便对所述控制模块进行除错操作。

2.根据权利要求1所述的具有解锁除错功能的电子装置，其特征在于，当所述解锁信号以所述波型形式产生时，所述解锁信号包括一解锁数据信号与一解锁时脉信号。

3.根据权利要求2所述的具有解锁除错功能的电子装置，其特征在于，当所述比对单元接收所述解锁数据信号与所述解锁时脉信号时，依据所述解锁数据信号与所述解锁时脉信号的对应关系，产生一比对参数，并将所述比对参数与所述预设参数进行比对，以产生所述解锁控制信号。

4.根据权利要求3所述的具有解锁除错功能的电子装置，其特征在于，所述比对参数依据所述解锁数据信号与所述解锁时脉信号的正缘对应而产生。

5.根据权利要求3所述的具有解锁除错功能的电子装置，其特征在于，所述比对参数依据所述解锁数据信号与所述解锁时脉信号的负缘对应而产生。

6.根据权利要求3所述的具有解锁除错功能的电子装置，其特征在于，所述比对参数包括一标头、一密码及一结尾验证码。

7.根据权利要求1所述的具有解锁除错功能的电子装置，其特征在于，当所述解锁信号以所述封包形式产生时，所述解锁信号具有一比对参数，其中所述比对参数设置于一封包的一区段中。

8.根据权利要求7所述的具有解锁除错功能的电子装置，其特征在于，所述区段为所述封包中未使用的区段。

9.根据权利要求1所述的具有解锁除错功能的电子装置，其特征在于，所述控制模块更包括：

一储存单元，耦接所述比对单元，储存所述预设参数。

10.根据权利要求1所述的具有解锁除错功能的电子装置，其特征在于，所述除错模块通过一第一通信接口与所述比对单元耦接及通过一第二通信接口与所述除错单元耦接，其中所述第一通信接口与所述第二通信接口为相同或不同。

Images