CN111342778B - 电容放大电路 - Google Patents

电容放大电路 Download PDF

Info

Publication number
CN111342778B
CN111342778B CN201811552625.3A CN201811552625A CN111342778B CN 111342778 B CN111342778 B CN 111342778B CN 201811552625 A CN201811552625 A CN 201811552625A CN 111342778 B CN111342778 B CN 111342778B
Authority
CN
China
Prior art keywords
transistor
current
coupled
capacitor
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811552625.3A
Other languages
English (en)
Other versions
CN111342778A (zh
Inventor
柯柏州
柯圣安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UPI Semiconductor Corp
Original Assignee
UPI Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UPI Semiconductor Corp filed Critical UPI Semiconductor Corp
Priority to CN201811552625.3A priority Critical patent/CN111342778B/zh
Priority to TW108145645A priority patent/TW202025623A/zh
Publication of CN111342778A publication Critical patent/CN111342778A/zh
Application granted granted Critical
Publication of CN111342778B publication Critical patent/CN111342778B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/42Amplifiers with two or more amplifying elements having their dc paths in series with the load, the control electrode of each element being excited by at least part of the input signal, e.g. so-called totem-pole amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开一种电容放大电路,包括放大器及电阻‑电容电路。放大器具有第一输入端、第二输入端、第一输出端及第二输出端。第一输入端接收第一输入信号且第二输入端接收第二输入信号。放大器还包括第一电流源及第二电流源。第一电流源耦接第一输出端且第二电流源耦接第二输出端。电阻‑电容电路耦接第一输出端、第二输出端及接地端。电阻‑电容电路包括电阻、电容及节点。节点位于电阻及电容之间且节点通过第二输出端耦接第二电流源。本发明可在不影响输出电压的情况下达到放大电容的效果。

Description

电容放大电路
技术领域
本发明与放大器有关,尤其是关于一种电容放大电路。
背景技术
于放大器电路中,会在放大器输出端使用电容对输出信号进行补偿。但大容值的电容元件面积相当大,一般而言,于集成电路中,常常会使用小容值的电容搭配电容放大电路来避免使用过大容值的电容,以减少集成电路晶片的面积。
然而,现有技术的电容放大电路,电路设计较为复杂、晶片面积难以缩小。此外,现有技术利用小电流通过小容值的电容,容易受到元件误差影响而导致放大后的电容值产生误差。上述问题均亟待解决。
发明内容
有鉴于此,本发明提出一种电容放大电路,以有效解决先前技术所遭遇到的上述问题。
依据本发明的一具体实施例为一种电容放大电路。于此实施例中,电容放大电路包括放大器及电阻-电容电路。放大器具有第一输入端、第二输入端、第一输出端及第二输出端。第一输入端接收第一输入信号且第二输入端接收第二输入信号。放大器还包括第一电流源及第二电流源。第一电流源耦接第一输出端且第二电流源耦接第二输出端。电阻-电容电路耦接第一输出端、第二输出端及接地端。电阻-电容电路包括电阻、电容及节点。节点位于电阻及电容之间且节点通过第二输出端耦接第二电流源。
于一实施例中,电容放大电路利用第一电流源及第二电流源使得流经电阻的电阻电流为△I,流经电容的电容电流为△I/(1+K),K为正整数,电阻电流为相关于第一输入信号及第二输入信号的差值。
于一实施例中,电阻耦接于第一输出端及第二输出端之间,电容耦接于第二输出端及接地端之间。
于一实施例中,第二电流源所提供之补偿电流为K△I/(1+K),且补偿电流是由节点流向第二电流源。
于一实施例中,第二电流源所提供的补偿电流等于流经电阻的电阻电流减去流经电容的电容电流的差值。
于一实施例中,第二电流源包括第一电流镜电路及第二电流镜电路。第一电流镜电路提供第一电流。第二电流镜电路提供第二电流,且第二电流为补偿电流与第一电流之和。第一电流镜电路耦接第一输入端;第二电流镜电路耦接第二输入端。
于一实施例中,第一电流镜电路包括第一晶体管、第二晶体管及第三晶体管,第一晶体管耦接于接地端与第三晶体管之间,第二晶体管与第三晶体管的控制端彼此对接,第二晶体管耦接第二输出端;第二电流镜电路包括第四晶体管、第五晶体管及第六晶体管,第六晶体管耦接于第四晶体管与接地端之间,第五晶体管与第六晶体管的控制端彼此对接,第五晶体管耦接于第二输出端与接地端之间。
于一实施例中,第二电流源包括第一电流镜电路及第二电流镜电路。第一电流镜电路提供第一电流。第二电流镜电路提供第二电流,且第二电流为补偿电流与第一电流之和。第一电流镜电路及第二电流镜电路同时耦接第一输入端及第二输入端。
于一实施例中,第一电流镜电路包括第一晶体管、第二晶体管、第三晶体管及第四晶体管,第一晶体管与第二晶体管彼此串接且第二晶体管耦接接地端,第三晶体管与第四晶体管的控制端彼此对接,第四晶体管耦接至第一晶体管与第二晶体管之间,第三晶体管耦接第二输出端;第二电流镜电路包括第五晶体管、第六晶体管、第七晶体管及第八晶体管,第五晶体管与第六晶体管彼此串接且第六晶体管耦接接地端,第七晶体管与第八晶体管的控制端彼此对接,第七晶体管耦接于第二输出端与接地端之间,第八晶体管之一端耦接至第五晶体管与第六晶体管之间且第八晶体管之另一端耦接接地端。
于一实施例中,电容耦接于第一输出端及第二输出端之间,电阻耦接于第二输出端及接地端之间。
于一实施例中,第二电流源所提供之补偿电流为K△I/(1+K),△I为流经电阻的电阻电流,K为正整数,由第二电流源流向节点。
于一实施例中,第二电流源所提供之补偿电流等于流经电阻的电阻电流减去流经电容的电容电流的差值。
于一实施例中,第二电流源为电流镜电路,用以产生放大K倍的电容电流做为补偿电流。
于一实施例中,电流镜电路包括第一晶体管及第二晶体管,第一晶体管与第二晶体管彼此串接且第二晶体管耦接接地端,第二输出端位于第一晶体管与第二晶体管之间,第二输出端输出补偿电流至节点。
相较于先前技术,本发明的电容放大电路设置额外的电流镜做为电流源,产生与放大器接收的两输入信号的电压差相关的输出电流,并透过在与电容耦接的节点抽/灌大部分的电流K△I/(1+K),致使流经电容的电容电流减少为△I/(1+K),而又能将流经电阻的电阻电流维持于△I,故可在不影响输出电压VCOMP的情况下达到将电容放大(1+K)倍的效果。
关于本发明的优点与精神可以通过以下的发明详述及所附图式得到进一步的了解。
附图说明
图1为根据本发明的一较佳具体实施例的电容放大电路的示意图。
图2为电阻-电容电路中的第一元件为电阻且第二元件为电容的示意图。
图3为应用图2的电容放大电路的一实施例。
图4为应用图2的电容放大电路的另一实施例。
图5为电阻-电容电路中的第一元件为电容且第二元件为电阻的示意图。
图6为应用图5的电容放大电路的一实施例。
主要元件符号说明:
1、2、3:电容放大电路
10、20、30:放大器
32:电阻-电容电路
IN1:第一输入端
IN2:第二输入端
OUT:输出端
OUT1:第一输出端
OUT2:第二输出端
CS1:第一电流源
CS2:第二电流源
320:第一元件
322:第二元件
N:节点
GND:接地端
VCOMP:输出电压
S1:第一输入信号
S2:第二输入信号
ΔV:电压差
R、KR:电阻
C:电容
K:正整数
ΔI、ΔI/(1+K)、KΔI/(1+K):电流
I、KI、(1+K)I:电流源
VF:电压随耦器
M1~M15:晶体管
CM:电流镜电路
CM1:第一电流镜电路
CM2:第二电流镜电路
IP:第一输入电流
IN:第二输入电流
Isource:第一电流
Isink:第二电流
具体实施方式
现在将详细参考本发明的示范性实施例,并在附图中说明所述示范性实施例的实例。在图式及实施方式中所使用相同或类似标号的元件/构件是用来代表相同或类似部分。
依据本发明的一具体实施例为一种电容放大电路。请参照图1,图1为此实施例中的电容放大电路的示意图。如图1所示,电容放大电路3包括放大器30及电阻-电容电路32。放大器30耦接电阻-电容电路32。
放大器30具有第一输入端IN1、第二输入端IN2、第一输出端OUT1及第二输出端OUT2。第一输入端IN1接收第一输入信号S1且第二输入端IN2接收第二输入信号S2。第一输入信号S1与第二输入信号S2之间的电压差为△V。放大器30还包括第一电流源CS1及第二电流源CS2,且第一电流源CS1及第二电流源CS2均与电压差△V有关。第一电流源CS1耦接第一输出端OUT1且第二电流源CS2耦接第二输出端OUT2。
电阻-电容电路32耦接第一输出端OUT1、第二输出端OUT2及接地端GND。电阻-电容电路32包括第一元件320、第二元件322及节点N。节点N位于第一元件320及第二元件322之间且节点N透过第二输出端OUT2耦接第二电流源CS2。
于实际应用中,第一元件320为电阻且第二元件322为电容,或是第一元件320为电容且第二元件322为电阻。此外,放大器30可以是电源转换电路中的误差放大器。若第一输入端IN1所接收的第一输入信号S1与第二输入端IN2所接收的第二输入信号S2分别为回授电压(VFB)及参考电压(VREF),则其电压差ΔV即为回授电压(VFB)与参考电压(VREF)的差值,且其输出电压为VCOMP。
请参照图2,图2为电阻-电容电路32中的第一元件320为电阻R且第二元件322为电容C的示意图。
如图2所示,第一电流源CS1耦接于第一输出端OUT1与接地端GND之间且第二电流源CS2耦接于第二输出端OUT2与接地端GND之间。电阻R耦接于第一输出端OUT1与节点N之间且电容C耦接于节点N与接地端GND之间。位于电阻R与电容C之间的节点N耦接第二输出端OUT2。
于此实施例中,第一电流源CS1所提供的电流ΔI与电压差ΔV有关,亦即电流ΔI相关于第一输入信号S1与第二输入信号S2的差值。电流ΔI透过第一输出端OUT1流向电阻R,使得流经电阻的电阻电流亦为△I。第二电流源CS2所提供的补偿电流为K△I/(1+K),K为正整数,且补偿电流K△I/(1+K)是由节点N流向第二电流源CS2。
由上述可知:当电阻电流△I流至节点N时,由于有补偿电流K△I/(1+K)由节点N流向第二电流源CS2,所以流经电容C的电容电流会等于电阻电流△I减去补偿电流K△I/(1+K)所得到的差值,亦即流经电容C的电容电流为△I/(1+K)。
原则上,放大器电路3只需将流经电阻R的电阻电流维持于△I,使得输出电压VCOMP不受影响即可。当K值愈大时,流经电容C的电容电流△I/(1+K)会相对变小,藉以达到电容放大的效果,且(1+K)即为电容放大的倍率。
请参照图3,图3为应用图4的电容放大电路的一实施例。
如图3所示,放大器30的第二电流源CS2可包括第一电流镜电路CM1及第二电流镜电路CM2。第一电流镜电路CM1耦接第一输入端IN1且未耦接第二输入端IN2;第二电流镜电路CM2耦接第二输入端IN2且未耦接第一输入端IN1。第一电流镜电路CM1用以提供第一电流Isource且第二电流镜电路CM2用以提供第二电流Isink。
第一电流镜电路CM1包括晶体管M8、M12及M13。晶体管M12及M13的闸极彼此对接。晶体管M12的一端耦接第二输出端OUT2。晶体管M8耦接于晶体管M13与接地端GND之间。第二电流镜电路CM2包括晶体管M6、M14及M15。晶体管M14及M15的闸极彼此对接。晶体管M14耦接于第二输出端OUT2与接地端GND之间。晶体管M15耦接于晶体管M6与接地端GND之间。
第一输入电流IP由晶体管M10流向晶体管M11。第二输入电流IN由晶体管M5流向晶体管M7。流经电阻R的电阻电流△I等于K(IN-IP)。第一电流镜电路CM1将第一输入电流IP放大K/(1+K)倍以提供第一电流Isource,亦即第一电流Isource等于K*IP/(1+K)。第二电流镜电路CM2将第二输入电流IN放大K/(1+K)倍以提供第二电流Isink,亦即第二电流Isink等于K*IN/(1+K)。由于补偿电流K△I/(1+K)是由节点N流向第二输出端OUT2,所以补偿电流K△I/(1+K)等于第二电流Isink减去第一电流Isource的差值。
于实际应用中,由于图3所为的电路结构需持续提供直流电流ΔI于电流镜电路中,以维持电路正常运作,故适用于直流输出放大器电路中。
请参照图4,图4为应用图2的电容放大电路之另一实施例。
如图4所示,放大器30的第二电流源CS2可包括第一电流镜电路CM1及第二电流镜电路CM2。第一电流镜电路CM1耦接第一输入端IN1及第二输入端IN2;第二电流镜电路CM2耦接第一输入端IN1及第二输入端IN2。第一电流镜电路CM1用以提供第一电流Isource且第二电流镜电路CM2用以提供第二电流Isink。
第一电流镜电路CM1包括晶体管M7、M8、M14及M15。晶体管M14及M15的闸极彼此对接。晶体管M14的一端耦接第二输出端OUT2。晶体管M15耦接至彼此串接的晶体管M7与M8之间。晶体管M8耦接至接地端GND。
第二电流镜电路CM2包括晶体管M10、M11、M16及M17。晶体管M16及M17的闸极彼此对接。晶体管M16耦接于第二输出端OUT2与接地端GND之间。晶体管M17的一端耦接至晶体管M10与M11之间且其另一端耦接至接地端GND。
第一输入电流IP由晶体管M12流向晶体管M13。第二输入电流IN由晶体管M5流向晶体管M6。流经电阻R的电阻电流△I等于K(IN-IP)。第一电流镜电路CM1将第一输入电流IP放大K/(1+K)倍以提供第一电流Isource,亦即第一电流Isource等于K*IP/(1+K)。第二电流镜电路CM2将第二输入电流IN放大K/(1+K)倍以提供第二电流Isink,亦即第二电流Isink等于K*IN/(1+K)。由于补偿电流K△I/(1+K)是由节点N流向第二输出端OUT2,所以补偿电流K△I/(1+K)等于第二电流Isink减去第一电流Isource的差值。
于实际应用中,由于第一电流镜电路CM1与第二电流镜电路CM2均有对地的晶体管(亦即晶体管M8及M11),于直流稳态状态下,输入信号的电压差ΔV为定值,直流电流为0,使得流经电阻R的电阻电流△I为0。只有在输入信号的电压差ΔV变动时,流经电阻R的电阻电流△I才会等于Gm*ΔV,故可适用于侦测输入信号持续变动的转导放大器。
请参照图5,图5为电阻-电容电路32中的第一元件320为电容C且第二元件322为电阻R的示意图。
如图5所示,第一电流源CS1耦接于第一输出端OUT1与接地端GND之间且第二电流源CS2耦接于第二输出端OUT2与接地端GND之间。电容C耦接于第一输出端OUT1与节点N之间且电阻R耦接于节点N与接地端GND之间。位于电容C与电阻R之间的节点N耦接第二输出端OUT2。
于此实施例中,第一电流源CS1通过第一输出端OUT1提供至电容C的电容电流为ΔI/(1+K),为了让流经电阻R的电阻电流维持于△I,使得输出电压VCOMP不受影响,第二电流源CS2所提供的补偿电流是由节点N流向第二电流源CS2且补偿电流为电阻电流△I与电容电流ΔI/(1+K)的差值,亦即补偿电流为K△I/(1+K),K为正整数。
实际上,电阻电流△I与电压差ΔV有关,亦即电流ΔI相关于第一输入信号S1与第二输入信号S2的差值。
由于流经电阻R的电阻电流维持于△I,使得输出电压VCOMP不受影响。当K值愈大时,流经电容C的电容电流△I/(1+K)会相对变小,藉以达到电容放大的效果,且(1+K)即为电容放大的倍率。
请参照图6,图6为应用图5的电容放大电路的一实施例。
如图6所示,放大器30的第二电流源CS2为电流镜电路CM。电流镜电路CM包括彼此串接的晶体管M6及M8。由于第一输出端OUT1输出至电容C的电容电流△I/(1+K)小于电阻电流△I/(1+K),放大器30透过电流镜电路CM将电容电流△I/(1+K)放大K倍后做为补偿电流K△I/(1+K),并通过位于晶体管M6及M8之间的第二输出端OUT2将补偿电流K△I/(1+K)输出至节点N,使得流经电阻R的电阻电流等于电容电流△I/(1+K)与电容电流△I/(1+K)之和,故可将电阻电流维持于△I,以确保输出电压VCOMP不受影响。
相较于现有技术,本发明的电容放大电路设置额外的电流镜做为电流源,产生与放大器接收的两输入信号的电压差相关的输出电流,并透过在与电容耦接的节点抽/灌大部分的电流K△I/(1+K),致使流经电容的电容电流减少为△I/(1+K),而又能将流经电阻的电阻电流维持于△I,故可在不影响输出电压VCOMP的情况下达到将电容放大(1+K)倍的效果。

Claims (13)

1.一种电容放大电路,其特征在于,上述电容放大电路包括:
放大器,具有第一输入端、第二输入端、第一输出端及第二输出端,上述第一输入端接收第一输入信号,上述第二输入端接收第二输入信号,上述放大器还包括第一电流源及第二电流源,上述第一电流源耦接上述第一输出端,上述第二电流源耦接上述第二输出端;以及
电阻-电容电路,耦接上述第一输出端、上述第二输出端及接地端,上述电阻-电容电路包括电阻、电容及节点,上述节点位于上述电阻及上述电容之间且上述节点通过上述第二输出端耦接上述第二电流源,上述第二电流源包括:
第一电流镜电路,提供第一电流;以及
第二电流镜电路,提供第二电流,且上述第二电流为补偿电流与上述第一电流之和。
2.如权利要求1所述的电容放大电路,其特征在于,上述电容放大电路利用上述第一电流源及上述第二电流源使得流经上述电阻的电阻电流为△I,流经上述电容的电容电流为△I/(1+K),K为正整数,上述电阻电流为相关于上述第一输入信号及上述第二输入信号的差值。
3.如权利要求1所述的电容放大电路,其特征在于,上述电阻耦接于上述第一输出端及上述第二输出端之间,上述电容耦接于上述第二输出端及上述接地端之间。
4.如权利要求3所述的电容放大电路,其特征在于,上述补偿电流为K△I/(1+K),且上述补偿电流是由上述节点流向上述第二电流源。
5.如权利要求3所述的电容放大电路,其特征在于,上述补偿电流等于流经上述电阻的电阻电流减去流经上述电容的电容电流的差值。
6.如权利要求1所述的电容放大电路,其特征在于,上述第一电流镜电路包括第一晶体管、第二晶体管及第三晶体管,上述第一晶体管耦接于上述接地端与上述第三晶体管之间,上述第二晶体管与上述第三晶体管的控制端彼此对接,上述第二晶体管耦接上述第二输出端;上述第二电流镜电路包括第四晶体管、第五晶体管及第六晶体管,第六晶体管耦接于上述第四晶体管与接地端之间,上述第五晶体管与上述第六晶体管的控制端彼此对接,第五晶体管耦接于上述第二输出端与上述接地端之间。
7.一种电容放大电路,其特征在于,上述电容放大电路包括:
放大器,具有第一输入端、第二输入端、第一输出端及第二输出端,上述第一输入端接收第一输入信号,上述第二输入端接收第二输入信号,上述放大器还包括第一电流源及第二电流源,上述第一电流源耦接上述第一输出端,上述第二电流源耦接上述第二输出端;以及
电阻-电容电路,耦接上述第一输出端、上述第二输出端及接地端,上述电阻-电容电路包括电阻、电容及节点,上述节点位于上述电阻及上述电容之间且上述节点通过上述第二输出端耦接上述第二电流源,上述第二电流源包括:
第一电流镜电路,提供第一电流;以及
第二电流镜电路,提供第二电流,且上述第二电流为补偿电流与上述第一电流之和。
8.如权利要求7所述的电容放大电路,其特征在于,上述第一电流镜电路包括第一晶体管、第二晶体管、第三晶体管及第四晶体管,上述第一晶体管与上述第二晶体管彼此串接且上述第二晶体管耦接上述接地端,上述第三晶体管与上述第四晶体管的控制端彼此对接,上述第四晶体管耦接至上述第一晶体管与上述第二晶体管之间,上述第三晶体管耦接上述第二输出端;上述第二电流镜电路包括第五晶体管、第六晶体管、第七晶体管及第八晶体管,上述第五晶体管与上述第六晶体管彼此串接且上述第六晶体管耦接上述接地端,上述第七晶体管与上述第八晶体管的控制端彼此对接,上述第七晶体管耦接于上述第二输出端与上述接地端之间,上述第八晶体管之一端耦接至上述第五晶体管与上述第六晶体管之间且上述第八晶体管之另一端耦接上述接地端。
9.一种电容放大电路,其特征在于,上述电容放大电路包括:
放大器,具有第一输入端、第二输入端、第一输出端及第二输出端,上述第一输入端接收第一输入信号,上述第二输入端接收第二输入信号,上述放大器还包括第一电流源及第二电流源,上述第一电流源耦接上述第一输出端,上述第二电流源耦接上述第二输出端;以及
电阻-电容电路,耦接上述第一输出端、上述第二输出端及接地端,上述电阻-电容电路包括电阻、电容及节点,上述节点位于上述电阻及上述电容之间且上述节点通过上述第二输出端耦接上述第二电流源,上述电容耦接于上述第一输出端及上述第二输出端之间,上述电阻耦接于上述第二输出端及上述接地端之间。
10.如权利要求9所述的电容放大电路,其特征在于,上述第二电流源所提供的补偿电流为K△I/(1+K),△I为流经上述电阻的电阻电流,K为正整数,由上述第二电流源流向上述节点。
11.如权利要求9所述的电容放大电路,其特征在于,其中上述第二电流源所提供之补偿电流等于流经上述电阻的电阻电流减去流经上述电容的电容电流的差值。
12.如权利要求10所述的电容放大电路,其特征在于,上述第二电流源为电流镜电路,用以将流经上述电容的电容电流放大K倍后做为上述补偿电流。
13.如权利要求12所述的电容放大电路,其特征在于,其中上述电流镜电路包括第一晶体管及第二晶体管,上述第一晶体管与上述第二晶体管彼此串接且上述第二晶体管耦接上述接地端,上述第二输出端位于上述第一晶体管与上述第二晶体管之间,上述第二输出端输出上述补偿电流至上述节点。
CN201811552625.3A 2018-12-19 2018-12-19 电容放大电路 Active CN111342778B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811552625.3A CN111342778B (zh) 2018-12-19 2018-12-19 电容放大电路
TW108145645A TW202025623A (zh) 2018-12-19 2019-12-13 電容放大電路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811552625.3A CN111342778B (zh) 2018-12-19 2018-12-19 电容放大电路

Publications (2)

Publication Number Publication Date
CN111342778A CN111342778A (zh) 2020-06-26
CN111342778B true CN111342778B (zh) 2024-02-20

Family

ID=71185112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811552625.3A Active CN111342778B (zh) 2018-12-19 2018-12-19 电容放大电路

Country Status (2)

Country Link
CN (1) CN111342778B (zh)
TW (1) TW202025623A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200529551A (en) * 2004-02-27 2005-09-01 Leadtrend Tech Corp Capacitor amplifying circuit
TW201340596A (zh) * 2012-03-16 2013-10-01 Upi Semiconductor Corp 電容放大電路及其操作方法
CN104883039A (zh) * 2014-02-27 2015-09-02 通嘉科技股份有限公司 应用于电源转换器内控制器的电容放大电路及其操作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200529551A (en) * 2004-02-27 2005-09-01 Leadtrend Tech Corp Capacitor amplifying circuit
TW201340596A (zh) * 2012-03-16 2013-10-01 Upi Semiconductor Corp 電容放大電路及其操作方法
CN104883039A (zh) * 2014-02-27 2015-09-02 通嘉科技股份有限公司 应用于电源转换器内控制器的电容放大电路及其操作方法

Also Published As

Publication number Publication date
CN111342778A (zh) 2020-06-26
TW202025623A (zh) 2020-07-01

Similar Documents

Publication Publication Date Title
US7030686B2 (en) Constant voltage circuit with phase compensation
EP2839579B1 (en) High side current sense amplifier
US7253679B2 (en) Operational amplifier and method for canceling offset voltage of operational amplifier
US10411664B2 (en) Chopper-stabilized amplifier with analog-driven level shifter
CN109388170B (zh) 电压调节器
US7317358B2 (en) Differential amplifier circuit
JP4699856B2 (ja) 電流発生回路及び電圧発生回路
KR101407924B1 (ko) Ldo 전압 레귤레이터
US6879212B2 (en) Operational amplifier having large output current with low supply voltage
US11334102B2 (en) Power supply circuitry
JP6582594B2 (ja) 演算増幅回路
JP6413715B2 (ja) 増幅装置およびオフセット電圧補正方法
CN105759889A (zh) 恒流电路以及具有其的传感器装置
CN111342778B (zh) 电容放大电路
KR20180071988A (ko) 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어
KR20180071989A (ko) 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어
US7135920B2 (en) Method and circuit for facilitating control of AC coupling in an amplifier circuit
US11476812B2 (en) Amplifying apparatus
JP7192075B2 (ja) 電流検出アンプ
CN110262617B (zh) Ldo前置补偿电路
KR20180071702A (ko) 평형 출력 레일-투-레일 2세대 전류 컨베이어
US20030132793A1 (en) Signal amplitude limiting circuit and filter circuit
JP6820175B2 (ja) 差動増幅器およびボルテージフォロア回路
CN117938097A (zh) D类放大电路
US20100060324A1 (en) Voltage/current conversion circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant