CN111313870A - 一种基于相位补偿的窄脉冲精密时延同步方法及装置 - Google Patents
一种基于相位补偿的窄脉冲精密时延同步方法及装置 Download PDFInfo
- Publication number
- CN111313870A CN111313870A CN201911128266.3A CN201911128266A CN111313870A CN 111313870 A CN111313870 A CN 111313870A CN 201911128266 A CN201911128266 A CN 201911128266A CN 111313870 A CN111313870 A CN 111313870A
- Authority
- CN
- China
- Prior art keywords
- pulse
- clock
- control unit
- synchronous
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
本发明公开了一种基于相位补偿的窄脉冲精密时延同步方法及装置，涉及精密加工、医疗、科研等技术领域。该方法包括：对输入的窄脉冲信号进行处理，得到同步控制信号和脉冲同步时钟；将本地时钟和脉冲同步时钟输入时钟发生器，产生脉冲跟随输出时钟和本地倍频输出时钟；本地倍频输出时钟输入IDELAY控制，产生脉冲跟随输出时钟输入进位链，然后输出进入内部IDELAY资源，用于对输入的窄脉冲和产生的跟随时钟进行精密时钟同步控制；通过上面产生的同步时钟进行时钟转换，产生所需要的输出时钟。再利用FPGA内部资源实现对输出时钟进行延时控制、输出时钟的脉宽控制、不同时钟选择输出。
Description
技术领域
本发明涉及精密加工、医疗、科研等技术领域，特别是涉及一种激光脉冲精密延时同步控制方法。
背景技术
在激光器精密控制和激光核物理、等离子体物理学、电力放电等领域所涉及的超快现象、大型精密物理实验中，由于受到各分***固有时延、信号传输线缆长度有微小的差异影响，造成多路触发信号存在延时，无法同步到达。而该类实验研究的一个重要特征是时域上常常对各路信号的触发时间有严格要求，这就需要采用延时同步控制装置在触发信号在进入各路***之前，根据各路***其自身的固有时延做出预先延迟。其中，延时精度是延时同步机制最重要的技术指标，这就要求对各分***的动作时序进行精确的同步控制。
一般来说，实现延时方式分为专用和通用两大类。专用的延迟单元采用模拟器件实现，特点是延迟精度高，可以达到10ps级别，但是动态范围较小(小于50ns)；而通用数字延迟单元一般采用可编程逻辑器件实现，利用计数器可实现较大的延时动态范围，但缺点是受器件工作频率限制，精度较低(一般5ns)。同时，由于计数器是在外触发信号到来时开始计数，但外触发信号与本地时钟之间的相位关系是随机的，最大抖动值接近1个时钟周期，而计数延时输出与时钟的相位关系是确定的，使得延时输出与外触发信号存在较大抖动。并且，输入的信号经过逻辑电路处理后有一定的时延，使得外触发信号和输出信号延时比较大。
发明内容
为了克服上述现有技术的不足，本发明提供了一种基于相位补偿的窄脉冲精密时延同步方法及装置。所述方法通过窄脉冲控制单元对窄脉冲进行同步信号控制，另外利用PLL产生同步时钟，然后采用IDELAY和进位链对输入的脉冲和产生的时钟进行精密同步控制。通过延时同步脉冲控制单元，实现了脉冲延时输出和脉宽的控制。通过本发明所有的设计都集成在一片FPGA中，电路简单可靠，集成度高，功耗小。
为达到上述目的，本发明提供一种基于相位补偿的窄脉冲精密时延同步方法及装置。
一种基于相位补偿的窄脉冲精密时延同步方法，所述方法在一片FPGA种实现，包括对输入的窄脉冲信号进行处理，得到同步控制信号和脉冲同步控制时钟；
通过将本地时钟和脉冲同步时钟输入时钟发生器，产生脉冲跟随输出时钟和本地倍频输出时钟；
采用本地倍频输出时钟输入IDELAY控制，将产生脉冲跟随输出时钟输入进位链，然后输出进入内部IDELAY资源，用于对输入的窄脉冲和产生的跟随时钟进行精密时钟同步控制。
通过上面产生的同步时钟进行时钟转换，产生所需要的输出时钟；另外，通过利用FPGA内部资源实现的延时链对输出时钟进行延时控制，通过利用FPGA内部资源实现的脉宽链实现对输出时钟的脉宽控制，通过FPGA的不同IO接口实现不同时钟选择输出；频率设置值、延时设置值和脉宽设置值分别通过相应的寄存器进行设置；
通过FPGA内部资源产生通信总线，实现上述寄存器的配置，从而产生所需要的各种延时同步时钟。
可选地，所述时钟发生器为PLL，其内部设置为最小输出Jitter模式。
另外，根据上述的精密时延同步的方法，本发明还提出一种基于相位补偿的窄脉冲精密时延同步装置；所述装置包括：
用于对输入的窄脉冲进行同步信号上报的窄脉冲控制单元；
用于对窄脉冲时钟进行跟随输出和本地时钟倍频输出的时钟发生器；
用于对输入脉冲和产生的时钟进行精密时钟同步控制的输入同步控制单元；
用于产生不同频率、不同输出延时、不同脉宽的时钟的延时同步脉冲控制单元；
用于选择不同的脉冲输出的脉冲输出控制单元；
用于设置频率值的频率控制单元；
用于设置延时值的Td控制单元；以及，
用于设置脉宽值的Tw控制单元；
所述频率控制单元、Td控制单元和Tw控制单元分别与所述延时同步脉冲控制单元电连接；
所述输入同步控制单元由IDELAY和进位链组成；
所述延时同步脉冲控制单元，由时钟转换器、延时链和计数链组成；
所述窄脉冲控制单元、输入同步控制单元、延时同步控制单元、脉冲输出控制单元顺序电连接；所述窄脉冲控制单元、时钟发生器、输入同步控制单元依次电连接；频率控制单元、Td控制单元和Tw控制单元相应电连接到控制信息输入单元。
可选地，所述装置还包括控制信息输入单元，所述控制信息输入单元对频率控制单元、Td控制单元和Tw控制单元进行控制。
可选地，所述窄脉冲控制单元，其同步信号上报包括脉冲触发、多重相位触发器触发采样和ADC采样同步上报方式。
可选地，所述时钟发生器还包括PLL输入的本地时钟是高精度的晶振，PLL大于等于一个。
可选地，所述时钟发生器还包括PLL输入的本地时钟是高精度的200M LVDS差分时钟，输出的时钟为500M。
可选地，所述频率控制单元、Td控制单元、Tw控制单元和脉冲输出控制单元还包括但不限于单通道的延时脉冲信息控制，可以控制多通道脉冲设置信息。
可选地，所述脉冲输出控制单元还包括输出的脉冲用来选择激光脉冲，可以是同频的脉冲，也可以是降频的脉冲。
可选地，所述延时同步脉冲控制单元，还包括时钟转换单元、延时链和脉宽链。其中所述的延时链包括IDELAY链、进位链、触发器链和计数链的方式实现的延时链。
综上所述，由于采用了上述技术方案，本发明的有益效果是：
本发明对输入的窄脉冲进行同步控制和跟随，利用FPGA内部资源，实现对输出脉冲延时、脉宽和频率进行控制，达到各种场景应用的目的。所有的设计都集成在一片FPGA中，电路简单可靠，集成度高，功耗小。
附图说明
图1为本发明的窄脉冲精密时延同步原理框图。
图2为本发明的窄脉冲精密时延同步装置的结构示意图。
图3为本发明的进位链逻辑电路设计框图。
图4为本发明的多级链路时延时序图。
具体实施方式
本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。
以下结合附图，对本发明上述的和另外的技术特征和优点进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的部分实施例，而不是全部实施例。
为了克服上述现有技术的不足，本发明提供了一种基于相位补偿的窄脉冲精密时延同步方法及装置。通过窄脉冲控制单元对窄脉冲进行同步信号控制，另外利用PLL产生同步时钟，然后采用IDELAY和进位链对输入的脉冲和产生的时钟进行精密同步控制。通过延时同步脉冲控制单元，实现了脉冲延时输出和脉宽的控制。本发明所有的设计都集成在一片FPGA中，电路简单可靠，集成度高，功耗小。
一种基于相位补偿的窄脉冲精密时延同步方法，所述方法在一片FPGA种实现，包括对输入的窄脉冲信号进行处理，得到同步控制信号和脉冲同步控制时钟；
通过将本地时钟和脉冲同步时钟输入时钟发生器，产生脉冲跟随输出时钟和本地倍频输出时钟；
采用本地倍频输出时钟输入IDELAY控制，将产生脉冲跟随输出时钟输入进位链，然后输出进入内部IDELAY资源，用于对输入的窄脉冲和产生的跟随时钟进行精密时钟同步控制。
通过上面产生的同步时钟进行时钟转换，产生所需要的输出时钟；另外，通过利用FPGA内部资源实现的延时链对输出时钟进行延时控制，通过利用FPGA内部资源实现的脉宽链实现对输出时钟的脉宽控制，通过FPGA的不同IO接口实现不同时钟选择输出；频率设置值、延时设置值和脉宽设置值分别通过相应的寄存器进行设置；
通过FPGA内部资源产生通信总线，实现上述寄存器的配置，从而产生所需要的各种延时同步时钟。
所述时钟发生器为PLL，其内部设置为最小输出Jitter模式。
另外，根据上述的精密时延同步的方法，本发明还提出一种基于相位补偿的窄脉冲精密时延同步装置；所述装置包括：
用于对输入的窄脉冲进行同步信号上报的窄脉冲控制单元；
用于对窄脉冲时钟进行跟随输出和本地时钟倍频输出的时钟发生器；
用于对输入脉冲和产生的时钟进行精密时钟同步控制的输入同步控制单元；
用于产生不同频率、不同输出延时、不同脉宽的时钟的延时同步脉冲控制单元；
用于选择不同的脉冲输出的脉冲输出控制单元；
用于设置频率值的频率控制单元；
用于设置延时值的Td控制单元；以及，
用于设置脉宽值的Tw控制单元；
所述频率控制单元、Td控制单元和Tw控制单元分别与所述延时同步脉冲控制单元电连接；
所述输入同步控制单元由IDELAY和进位链组成；
所述延时同步脉冲控制单元，由时钟转换器、延时链和计数链组成；
所述窄脉冲控制单元、输入同步控制单元、延时同步控制单元、脉冲输出控制单元顺序电连接；所述窄脉冲控制单元、时钟发生器、输入同步控制单元依次电连接；频率控制单元、Td控制单元和Tw控制单元相应电连接到控制信息输入单元。
所述装置还包括控制信息输入单元，所述的控制信息输入单元对频率控制单元、Td控制单元和Tw控制单元进行控制。
所述窄脉冲控制单元，其同步信号上报包括脉冲触发、多重相位触发器触发采样和ADC采样同步上报方式。
所述时钟发生器还包括PLL输入的本地时钟是高精度的晶振，PLL大于等于一个。
所述时钟发生器还包括PLL输入的本地时钟是高精度的200M LVDS差分时钟，输出的时钟为500M。
所述频率控制单元、Td控制单元、Tw控制单元和脉冲输出控制单元还包括但不限于单通道的延时脉冲信息控制，可以控制多通道脉冲设置信息。
所述脉冲输出控制单元还包括输出的脉冲用来选择激光脉冲，可以是同频的脉冲，也可以是降频的脉冲。
所述延时同步脉冲控制单元，还包括时钟转换单元、延时链和脉宽链；其中所述的延时链包括IDELAY链、进位链、触发器链和计数链的方式实现的延时链。
如图1所示，一种基于相位补偿的窄脉冲精密时延同步原理框图。该***通过窄脉冲控制单元对窄脉冲进行同步信号控制，另外利用PLL产生同步时钟，然后采用IDELAY和进位链对输入的脉冲和产生的时钟进行精密同步控制。通过延时同步脉冲控制单元，实现了脉冲延时输出和脉宽的控制。最后，通过脉冲输出控制单元实现了脉冲的控制输出。
如图2所示，是窄脉冲精密时延同步装置的结构示意图。本装置的一种具体实施方法如下：包括脉冲控制单元PLUSE_CTRL、锁相环PLL、同步控制单元SYNC_CTRL、延时脉冲同步控制单元DELAY_SYNC_CTRL、脉冲输出选择MUX、Td\Tw控制单元Td\Tw ctrl unit和串口UART。所有的模块都是利用FPGA的内部逻辑资源实现。通过利用PLL和逻辑电路，实现脉冲输入信号的同步控制，输入的差分信号为LVDS接口，时钟频率为200M。其次，通过利用内部的IDELAY[1:N]和CARRY4[1:N]资源实现链路延时的精密补偿，其中N≥1，根据具体的实施情况决定。另外，CLK SWITCH[1:N]用来实现不同的输出脉冲转换，其中N≥1，根据需要输出的接口数量决定；DELAY CHAIN[1:N]用来实现精密的DELAY控制，其中N≥1，根据具体的实施情况决定；PW CHAIN[1:N]用来实现精密的脉宽控制，其中N≥1，根据具体的实施情况决定。最后，通过MUX资源实现脉冲输出的选择控制。
如图3所示，是进位链逻辑电路设计框图。由多个CARRY单元进行链路连接，通过利用进位链实现精密的延时控制。其中，N≥1，根据具体的实施情况决定。
如图4所示，是时钟经过不同数量的链路延时时序关系图。经过的链路越大，时延越大，时延的倍数和链路的数量成正比关系。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步的详细说明，应当理解，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围。特别指出，对于本领域技术人员来说，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种基于相位补偿的窄脉冲精密时延同步方法，其特征在于，所述方法在一片FPGA中实现，包括：
对输入的窄脉冲信号进行处理，得到同步控制信号和脉冲同步时钟；
通过将本地时钟和脉冲同步时钟输入时钟发生器，产生脉冲跟随输出时钟和本地倍频输出时钟；
采用本地倍频输出时钟输入IDELAY控制，产生脉冲跟随输出时钟输入进位链，然后输出进入内部IDELAY资源，用于对输入的窄脉冲和产生的跟随时钟进行精密时钟同步控制；
通过上面产生的同步时钟进行时钟转换，产生所需要的输出时钟；另外，通过利用FPGA内部资源实现的时钟转换产生不同频率的时钟，通过利用FPGA内部资源实现的延时链对输出时钟进行延时控制，通过利用FPGA内部资源实现的脉宽链实现对输出时钟的脉宽控制，通过FPGA的不同IO接口实现不同时钟选择输出；频率设置值、延时设置值和脉宽设置值分别通过相应的寄存器进行设置；
通过FPGA内部资源产生通信总线，实现上述寄存器的配置，从而产生所需要的各种延时同步时钟。
2.根据权利要求1所述的一种基于相位补偿的窄脉冲精密时延同步方法，其特征在于，所述时钟发生器为PLL，其内部设置为最小输出Jitter模式。
3.一种基于相位补偿的窄脉冲精密时延同步装置，其特征在于，包括:
用于对输入的窄脉冲进行同步信号上报的窄脉冲控制单元；
用于对窄脉冲时钟进行跟随输出和本地时钟倍频输出的时钟发生器；
用于对输入脉冲和产生的时钟进行精密时钟同步控制的输入同步控制单元；
用于产生不同频率、不同输出延时、不同脉宽的时钟的延时同步脉冲控制单元；
用于选择不同的脉冲输出的脉冲输出控制单元；
用于设置频率值的频率控制单元；
用于设置延时值的Td控制单元；以及，
用于设置脉宽值的Tw控制单元；
所述频率控制单元、Td控制单元和Tw控制单元分别与所述延时同步脉冲控制单元电连接；
所述输入同步控制单元由IDELAY和进位链组成；
所述延时同步脉冲控制单元，由时钟转换器、延时链和计数链组成；
所述窄脉冲控制单元、输入同步控制单元、延时同步控制单元、脉冲输出控制单元顺序电连接；所述窄脉冲控制单元、时钟发生器、输入同步控制单元依次电连接；频率控制单元、Td控制单元和Tw控制单元相应电连接到控制信息输入单元。
4.根据权利要求3所述的一种基于相位补偿的窄脉冲精密时延同步装置，其特征在于，还包括控制信息输入单元，所述控制信息输入单元对频率控制单元、Td控制单元和Tw控制单元进行控制。
5.根据权利要求3所述的一种基于相位补偿的窄脉冲精密时延同步装置，其特征在于，所述窄脉冲控制单元，其同步信号上报包括脉冲触发、多重相位触发器触发采样和ADC采样同步上报方式。
6.根据权利要求3所述的一种基于相位补偿的窄脉冲精密时延同步装置，其特征在于，所述时钟发生器还包括PLL输入的本地时钟是高精度的晶振，PLL大于等于一个。
7.根据权利要求6所述的一种基于相位补偿的窄脉冲精密时延同步装置，其特征在于，所述时钟发生器还包括PLL输入的本地时钟是高精度的200M LVDS差分时钟，输出的时钟为500M。
8.根据权利要求3所述的一种基于相位补偿的窄脉冲精密时延同步装置，其特征在于，所述频率控制单元、Td控制单元、Tw控制单元和脉冲输出控制单元还包括但不限于单通道的延时脉冲信息控制，可以控制多通道脉冲设置信息。
9.根据权利要求3所述的一种基于相位补偿的窄脉冲精密时延同步装置，其特征在于，所述脉冲输出控制单元还包括输出的脉冲用来选择激光脉冲，可以是同频的脉冲，也可以是降频的脉冲。
10.根据权利要求3所述的一种基于相位补偿的窄脉冲精密时延同步装置，其特征在于，所述延时同步脉冲控制单元包括时钟转换单元、延时链和脉宽链；其中所述延时链包括IDELAY链、进位链、触发器链和计数链的方式实现的延时链。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911128266.3A CN111313870A (zh) | 2019-11-18 | 2019-11-18 | 一种基于相位补偿的窄脉冲精密时延同步方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911128266.3A CN111313870A (zh) | 2019-11-18 | 2019-11-18 | 一种基于相位补偿的窄脉冲精密时延同步方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111313870A true CN111313870A (zh) | 2020-06-19 |
Family
ID=71150861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911128266.3A Pending CN111313870A (zh) | 2019-11-18 | 2019-11-18 | 一种基于相位补偿的窄脉冲精密时延同步方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111313870A (zh) |
-
2019
- 2019-11-18 CN CN201911128266.3A patent/CN111313870A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108599743A (zh) | 一种基于相位补偿的精密数字延时同步方法 | |
| US8837639B2 (en) | Parallel synchronizing cell with improved mean time between failures | |
| CN105656456B (zh) | 一种高速高精度数字脉冲发生电路及脉冲发生方法 | |
| CN109032498B (zh) | 一种多fpga的多通道采集***的波形量化同步方法 | |
| US8471607B1 (en) | High-speed frequency divider architecture | |
| CN110649922B (zh) | 一种数字时钟倍频器 | |
| CN103731136B (zh) | 基于延时信号的顺序等效采样电路及采样方法 | |
| CN109753481B (zh) | 动态相位切换***及动态相位切换方法 | |
| CN105227257B (zh) | 一种改进型时钟同步镜像延迟电路 | |
| CN105067896B (zh) | 一种异频相位重合模糊区特征脉冲检测***及检测方法 | |
| CN111147053B (zh) | 无毛刺时钟切换电路 | |
| CN110955179B (zh) | 一种基于pci总线的双通道共享时钟触发调延装置 | |
| CN102790605B (zh) | 异步信号同步器 | |
| CN105242903B (zh) | 随机数生成装置和方法 | |
| CN108540128B (zh) | 一种时钟分频电路及其分频方法 | |
| EP3350928B1 (en) | High-speed programmable clock divider | |
| CN210807207U (zh) | 一种基于相位补偿的窄脉冲精密时延同步装置 | |
| CN111313870A (zh) | 一种基于相位补偿的窄脉冲精密时延同步方法及装置 | |
| KR101828104B1 (ko) | 고속 신호 처리를 위한 dac 장치들 사이의 동기화 방법 및 시스템 | |
| CN105245235A (zh) | 一种基于时钟调相的串并转换电路 | |
| EP0461291A1 (en) | Clock generation in a multi-chip computersystem | |
| KR102022645B1 (ko) | 반도체 집적 회로 및 클럭 동기화 방법 | |
| CN115800968A (zh) | 一种基于时钟插补法的低抖动延时方法及*** | |
| CN221008137U (zh) | 时钟同步电路及测试机 | |
| EP4293907A1 (en) | Clock generator circuit, corresponding device and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |