CN111309482A - 矿机控制器任务分配***、装置及其可存储介质 - Google Patents

矿机控制器任务分配***、装置及其可存储介质 Download PDF

Info

Publication number
CN111309482A
CN111309482A CN202010110301.5A CN202010110301A CN111309482A CN 111309482 A CN111309482 A CN 111309482A CN 202010110301 A CN202010110301 A CN 202010110301A CN 111309482 A CN111309482 A CN 111309482A
Authority
CN
China
Prior art keywords
task
unit
memory
sending
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010110301.5A
Other languages
English (en)
Other versions
CN111309482B (zh
Inventor
杭炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Ebang Communication Technology Co Ltd
Original Assignee
Zhejiang Ebang Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Ebang Communication Technology Co Ltd filed Critical Zhejiang Ebang Communication Technology Co Ltd
Priority to CN202010110301.5A priority Critical patent/CN111309482B/zh
Publication of CN111309482A publication Critical patent/CN111309482A/zh
Application granted granted Critical
Publication of CN111309482B publication Critical patent/CN111309482B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H04L67/1097—Protocols in which an application is distributed across nodes in the network for distributed storage of data in networks, e.g. transport arrangements for network file system [NFS], storage area networks [SAN] or network attached storage [NAS]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/50—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using hash chains, e.g. blockchains or hash trees
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer And Data Communications (AREA)
  • Stored Programmes (AREA)

Abstract

本申请公开了一种矿机控制器任务分配***、装置及其可存储介质，包括：任务接收单元，用于通过CPU接口控制模块接收任务数据；任务存储单元，用于通过控制模块判断任务归属通道，并且写入到相应通道的内存中；任务发送单元，用于获取对应内存中的任务数据，按照其所在的发送模块发送到对应下行端口；任务输出单元，用于在各下行端口接受任务发送单元数据后，接收任务计算结果并写入到对应端口的内存中，以轮询模式获取各个内存中的任务计算结果作为输出内容。在本申请实施例中，使用本***中的内存结构，只要内存有余量，单个通道的任务接收与发送可以同时进行，减少了CPU的等待时间，增加了CPU任务下发的工作效率。

Description

矿机控制器任务分配***、装置及其可存储介质
技术领域
本申请涉及软件任务分配技术领域，尤其涉及一种矿机控制器任务分配***、装置及其可存储介质。
背景技术
区块链是分布式数据存储、点对点传输、共识机制、加密算法等计算机技术的新型应用模式。区块链矿机是对区块链进行快速哈希计算的工具；而矿机控制器就是区块链计算任务发送和计算结果接收的控制装置。
目前的技术中，对于任务分配，尤其是大量的任务分配过程中，占用CPU大量进程，很容易导致发送不及时，甚至后台计算任务出错的情况。
发明内容
为了解决上述技术问题，本申请实施例提供一种矿机控制器任务分配***、装置及其可存储介质。
本申请实施例第一方面提供了一种矿机控制器任务分配***，可包括：
任务接收单元，用于通过CPU接口控制模块接收任务数据；
任务存储单元，用于通过控制模块判断任务归属通道，并且写入到相应通道的内存中；
任务发送单元，用于获取对应内存中的任务数据，按照其所在的发送模块发送到对应下行端口；
任务输出单元，用于在各下行端口接受任务发送单元数据后，接收任务计算结果并写入到对应端口的内存中，以轮询模式获取各个内存中的任务计算结果作为输出内容。
进一步地，所述归属通道设置有多个，每个归属通道均设置有memory单元；
所述memory单元用于存储任务内容，根据任务字节数将对应通道的内存进行分片。
进一步地，所述memory单元分片时，单个任务命令不超过n字节，将内存分成m个片选地址，每片n字节，内存空间分配为m x n。
进一步地，每片所述片选地址包括：
地址序号单元；
存储地址单元，与所述地址序号单元对应；
任务内容单元，内置有任务内容，与存储地址单元对应。
进一步地，所述存储地址单元中，存储地址0内存储该条命令的发送模式，存储地址1内存储该条命令的长度，存储地址其他地址内存储任务的内容。
进一步地，所述任务发送单元包括：
更新单元，通过控制模块读取存储的任务数据并对当前地址块的任务进行分配发送更新；
发送模式单元，用于发送任务内容，包括单次发送模式单元和N_TIME发送模式单元；所述单次发送模式单元限定该条任务只发送一次；所述N_TIME发送模式单元限定该条任务需要发送N次。
进一步地，所述单次发送模式单元发送完成一次后读取的地址序号单元加1，再发送下一个地址序号单元的任务。
进一步地，所述N_TIME发送模式单元每次发送任务时，判定是否需要重新计算，若需要重新计算，对任务的特定字节进行替换，发送完成N次后读取的地址序号单元加1，再发送下一个地址序号单元的任务，否则直接发送。
本申请实施例第二方面，本申请实施例提供了一种矿机控制器任务分配装置，包括存储器和处理器，所述存储器上存储有计算机可执行指令，所述处理器运行所述存储器上的计算机可执行指令时实现第一方面的***。
第三方面，本申请实施例提供了一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时，实现上述第一方面的***。
在本申请实施例中，使用本***中的内存结构，只要内存有余量，单个通道的任务接收与发送可以同时进行，减少了CPU的等待时间，增加了CPU任务下发的工作效率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的***模块图；
图2是本申请实施例提供的***流程图；
图3是内存空间分配示意图；
图4是任务发送单元的流程图；
图5是任务发送字节处理流程示意图；
图6是本申请实施例提供的一种分配装置的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在此本申请说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本申请。如在本申请说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
如在本说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
本申请提出了一种基于FPGA的矿机控制器任务分配的实现方法，整个方法思路包括四个部分，任务的接收、任务的存储分配、任务的发送、任务计算结果的接收回传。
其中，FPGA通过CPU接口控制模块接收任务数据，通过控制模块判断任务归属通道，并且写入到相应通道的内存中；各通道发送模块读取对应内存中的任务数据，按照其发送模块发送到对应下行端口；各下行端口接收任务计算结果并写入到对应端口的的内存中，CPU通CPU接口控制模块以轮询的模式来读取各个内存中的任务计算结果。
为了实现上述方法，如图1所示，本申请实施例提供一张矿机控制器任务分配***，包括：任务接收单元310、任务存储单元320、任务发送单元330、任务输出单元340。
上述的任务接收单元310，用于利用FPGA通过CPU接口控制模块接收任务数据。
上述的任务存储单元320，用于通过控制模块判断任务归属通道，并且写入到相应通道的内存中。
在整个***中，归属通道设置有多个，每个归属通道均设置有memory单元。memory单元用于存储任务内容，根据任务字节数将对应通道的内存进行分片。
具体地，memory单元分片时，单个任务命令不超过n字节，将内存分成m个片选地址，每片n字节，内存空间分配为m x n。
如图3所示的内容，每片片选地址包括：
地址序号单元321；
存储地址单元322，与所述地址序号单元对应；
存储地址0内存储该条命令的发送模式和发送次数，存储地址1内存储该条命令的长度，存储地址的其他地址内存储任务的内容。
任务内容单元323，内置有任务内容，与存储地址单元322对应。
使用该结构只要内存有余量，单个通道的任务接收与发送可以同时进行，减少了CPU的等待时间，增加了CPU任务下发的工作效率。
任务存储单元320在接收到任务数据之后，需要立即根据所接收的内容选取相应通道以及其内部对应的片选地址。
上述的任务发送单元330，用于获取对应内存中的任务数据，按照其所在的发送模块发送到对应下行端口。
作为一个具体的实施例，任务发送单元330中设置有了更新单元331通过控制模块读取存储的任务数据并对当前地址块的任务进行分配发送更新；
发送模式单元332，用于发送任务内容，包括单次发送模式单元和N_TIME发送模式单元；所述单次发送模式单元限定该条任务只发送一次，单次发送模式单元发送完成一次后读取的地址序号单元加1，再发送下一个地址序号单元的任务。
N_TIME发送模式单元限定该条任务需要发送N次，N_TIME发送模式单元每次发送任务时，判定是否需要重新计算，若需要重新计算，对任务的特定字节进行替换，发送完成N次后读取的地址序号单元加1，再发送下一个地址序号单元的任务，否则直接发送。
发送任务由FPGA基于初始任务通过特定算法自己产生并向下行芯片发送，不需要每个任务都有CPU发送给FPGA再由FPGA发送给下行芯片；该模式对任务分配与发送进行了加速，同时释放了CPU进程，大大减少了N个通道情况任务的发送时间，避免了下行计算芯片因任务发送超时而产生的计算错误和重复计算，从而影响效率；同时也增加了CPU接收处理任务计算结果的时间，避免因处理计算结果时间不够而产生的任务结果丢失的情况；
上述的任务输出单元340，用于在各下行端口接受任务发送单元数据后，接收任务计算结果并写入到对应端口的内存中，以轮询模式获取各个内存中的任务计算结果作为输出内容。
图6是本申请实施例提供的一种分配装置的结构示意图。该对象检测设备4000包括处理器41，还可以包括输入装置42、输出装置43和存储器44。该输入装置42、输出装置43、存储器44和处理器41之间通过总线相互连接。
存储器包括但不限于是随机存储记忆体(random access memory，RAM)、只读存储器(read至only memory，ROM)、可擦除可编程只读存储器(erasable programmable readonly memory，EPROM)、或便携式只读存储器(compact disc read至only memory，CD至ROM)，该存储器用于相关指令及数据。
输入装置用于输入数据和/或信号，以及输出装置用于输出数据和/或信号。输出装置和输入装置可以是独立的器件，也可以是一个整体的器件。
处理器可以包括是一个或多个处理器，例如包括一个或多个中央处理器(centralprocessing unit，CPU)，在处理器是一个CPU的情况下，该CPU可以是单核CPU，也可以是多核CPU。处理器还可以包括一个或多个专用处理器，专用处理器可以包括GPU、FPGA等，用于进行加速处理。
存储器用于存储网络设备的程序代码和数据。
处理器用于调用该存储器中的程序代码和数据，执行上述方法实施例中的步骤。具体可参见方法实施例中的描述，在此不再赘述。
可以理解的是，图6仅仅示出了对象检测设备的简化设计。在实际应用中，动作识别装置还可以分别包含必要的其他元件，包含但不限于任意数量的输入/输出装置、处理器、控制器、存储器等，而所有可以实现本申请实施例的动作识别装置都在本申请的保护范围之内。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的***、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的***、装置和方法，可以通过其它的方式实现。例如，该单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如，多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。所显示或讨论的相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。该计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行该计算机程序指令时，全部或部分地产生按照本申请实施例的流程或功能。该计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。该计算机指令可以存储在计算机可读存储介质中，或者通过该计算机可读存储介质进行传输。该计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(digital subscriber line，DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。该计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。该可用介质可以是只读存储器(read至onlymemory，ROM)，或随机存储存储器(random access memory，RAM)，或磁性介质，例如，软盘、硬盘、磁带、磁碟、或光介质，例如，数字通用光盘(digital versatile disc，DVD)、或者半导体介质，例如，固态硬盘(solid state disk，SSD)等。
以上详细描述了本发明的优选实施方式，但是本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种等同变换(如数量、形状、位置等)，这些等同变换均属于本发明的保护。

Claims (10)

1.一种矿机控制器任务分配***，其特征在于，包括：
任务接收单元，用于通过CPU接口控制模块接收任务数据；
任务存储单元，用于通过控制模块判断任务归属通道，并且写入到相应通道的内存中；
任务发送单元，用于获取对应内存中的任务数据，按照其所在的发送模块发送到对应下行端口；
任务输出单元，用于在各下行端口接受任务发送单元数据后，接收任务计算结果并写入到对应端口的内存中，以轮询模式获取各个内存中的任务计算结果作为输出内容。
2.根据权利要求1所述的矿机控制器任务分配***，其特征在于，
所述归属通道设置有多个，每个归属通道均设置有memory单元；
所述memory单元用于存储任务内容，根据任务字节数将对应通道的内存进行分片。
3.根据权利要求2所述的矿机控制器任务分配***，其特征在于，
所述memory单元分片时，单个任务命令不超过n字节，将内存分成m个片选地址，每片n字节，内存空间分配为m x n。
4.根据权利要求3所述的矿机控制器任务分配***，其特征在于，
每片所述片选地址包括：
地址序号单元；
存储地址单元，与所述地址序号单元对应；
任务内容单元，内置有任务内容，与存储地址单元对应。
5.根据权利要求4所述的矿机控制器任务分配***，其特征在于，
所述存储地址单元中，存储地址0内存储该条命令的发送模式，存储地址1地址内存储该条命令的长度，存储地址其他地址内存储任务的内容。
6.根据权利要求2所述的矿机控制器任务分配***，其特征在于，
所述任务发送单元包括：
更新单元，通过控制模块读取存储的任务数据并对当前地址块的任务进行分配发送更新；
发送模式单元，用于发送任务内容，包括单次发送模式单元和N_TIME发送模式单元；所述单次发送模式单元限定该条任务只发送一次；所述N_TIME发送模式单元限定该条任务需要发送N次。
7.根据权利要求6所述的矿机控制器任务分配***，其特征在于，
所述单次发送模式单元发送完成一次后读取的地址序号单元加1，再发送下一个地址序号单元的任务。
8.根据权利要求6所述的矿机控制器任务分配***，其特征在于，
所述N_TIME发送模式单元每次发送任务时，判定是否需要重新计算，若需要重新计算，对任务的特定字节进行替换，发送完成N次后读取的地址序号单元加1，再发送下一个地址序号单元的任务，否则直接发送。
9.一种矿机控制器任务分配装置，其特征在于，包括存储器和处理器，所述存储器上存储有计算机可执行指令，所述处理器运行所述存储器上的计算机可执行指令时实现权利要求1-8任意一项所述的***。
10.一种计算机可读存储介质，其特征在于，其上存储有计算机程序，该计算机程序被处理器执行时，实现上述权利要求1-8任意一项所述的***。
CN202010110301.5A 2020-02-20 2020-02-20 基于哈希算法的区块链任务分配***、装置及可存储介质 Active CN111309482B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010110301.5A CN111309482B (zh) 2020-02-20 2020-02-20 基于哈希算法的区块链任务分配***、装置及可存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010110301.5A CN111309482B (zh) 2020-02-20 2020-02-20 基于哈希算法的区块链任务分配***、装置及可存储介质

Publications (2)

Publication Number Publication Date
CN111309482A true CN111309482A (zh) 2020-06-19
CN111309482B CN111309482B (zh) 2023-08-15

Family

ID=71156513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010110301.5A Active CN111309482B (zh) 2020-02-20 2020-02-20 基于哈希算法的区块链任务分配***、装置及可存储介质

Country Status (1)

Country Link
CN (1) CN111309482B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111817838A (zh) * 2020-07-16 2020-10-23 浙江亿邦通信科技有限公司 一种数据交叉的处理***及其方法

Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000009522A (ko) * 1998-07-25 2000-02-15 김기형 멀티 타스크 기능을 수행하는 마이컴 프로그래머블 콘트롤러 및그 제어 방법
US20130086332A1 (en) * 2010-05-18 2013-04-04 Lsi Corporation Task Queuing in a Multi-Flow Network Processor Architecture
CN105868388A (zh) * 2016-04-14 2016-08-17 中国人民大学 一种基于fpga的内存olap查询优化方法
CN105868025A (zh) * 2016-03-30 2016-08-17 华中科技大学 一种解决大数据处理***中内存资源激烈竞争的***
CN105991270A (zh) * 2015-02-11 2016-10-05 电信科学技术研究院 一种降低干扰的方法和设备
CN106407008A (zh) * 2016-08-31 2017-02-15 北京比特大陆科技有限公司 挖矿业务处理方法、装置和***
WO2017070900A1 (zh) * 2015-10-29 2017-05-04 华为技术有限公司 多核数字信号处理***中处理任务的方法和装置
CN107145556A (zh) * 2017-04-28 2017-09-08 安徽博约信息科技股份有限公司 通用的分布式采集***
CN107491373A (zh) * 2017-08-09 2017-12-19 杭州迪普科技股份有限公司 一种任务栈溢出监测方法及***
CN107562549A (zh) * 2017-08-21 2018-01-09 西安电子科技大学 基于片上总线和共享内存的异构众核asip架构
WO2018018896A1 (zh) * 2016-07-29 2018-02-01 华为技术有限公司 内存管理装置和方法
CN107832901A (zh) * 2017-07-28 2018-03-23 平安科技（深圳）有限公司 任务分配方法、装置、终端设备及存储介质
CN108681520A (zh) * 2018-06-28 2018-10-19 北京比特大陆科技有限公司 一种数据处理模组、电路、算力板、矿机以及挖矿***
CN109144718A (zh) * 2018-07-06 2019-01-04 北京比特大陆科技有限公司 一种内存分配方法、内存释放方法以及相关设备
CN109144690A (zh) * 2018-07-06 2019-01-04 麒麟合盛网络技术股份有限公司 任务处理方法和装置
CN109308280A (zh) * 2017-07-26 2019-02-05 杭州华为数字技术有限公司 数据处理方法和相关设备
CN109582246A (zh) * 2018-12-06 2019-04-05 深圳市网心科技有限公司 基于矿机的数据访问方法、装置、***及可读存储介质
US20190220384A1 (en) * 2018-01-18 2019-07-18 Dell Products L.P. Method, device, and computer readable medium for tracing computing system
CN110046104A (zh) * 2017-12-28 2019-07-23 慧荣科技股份有限公司 记忆卡控制器、记忆卡、方法以及电子装置
JP2019144540A (ja) * 2018-02-23 2019-08-29 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． プログラム可能なデータストレージデバイス、及びネットワークデータストレージシステム
CN110727517A (zh) * 2019-10-12 2020-01-24 福建顶点软件股份有限公司 一种基于分区设计的内存分配方法和装置
CN110727637A (zh) * 2019-12-18 2020-01-24 广东高云半导体科技股份有限公司 Fpga芯片及电子设备
CN110764904A (zh) * 2019-09-23 2020-02-07 合肥中科类脑智能技术有限公司 一种基于fpga芯片的资源调度方法及***

Patent Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000009522A (ko) * 1998-07-25 2000-02-15 김기형 멀티 타스크 기능을 수행하는 마이컴 프로그래머블 콘트롤러 및그 제어 방법
US20130086332A1 (en) * 2010-05-18 2013-04-04 Lsi Corporation Task Queuing in a Multi-Flow Network Processor Architecture
CN105991270A (zh) * 2015-02-11 2016-10-05 电信科学技术研究院 一种降低干扰的方法和设备
WO2017070900A1 (zh) * 2015-10-29 2017-05-04 华为技术有限公司 多核数字信号处理***中处理任务的方法和装置
CN105868025A (zh) * 2016-03-30 2016-08-17 华中科技大学 一种解决大数据处理***中内存资源激烈竞争的***
CN105868388A (zh) * 2016-04-14 2016-08-17 中国人民大学 一种基于fpga的内存olap查询优化方法
WO2018018896A1 (zh) * 2016-07-29 2018-02-01 华为技术有限公司 内存管理装置和方法
CN106407008A (zh) * 2016-08-31 2017-02-15 北京比特大陆科技有限公司 挖矿业务处理方法、装置和***
CN107145556A (zh) * 2017-04-28 2017-09-08 安徽博约信息科技股份有限公司 通用的分布式采集***
CN109308280A (zh) * 2017-07-26 2019-02-05 杭州华为数字技术有限公司 数据处理方法和相关设备
CN107832901A (zh) * 2017-07-28 2018-03-23 平安科技（深圳）有限公司 任务分配方法、装置、终端设备及存储介质
CN107491373A (zh) * 2017-08-09 2017-12-19 杭州迪普科技股份有限公司 一种任务栈溢出监测方法及***
CN107562549A (zh) * 2017-08-21 2018-01-09 西安电子科技大学 基于片上总线和共享内存的异构众核asip架构
CN110046104A (zh) * 2017-12-28 2019-07-23 慧荣科技股份有限公司 记忆卡控制器、记忆卡、方法以及电子装置
US20190220384A1 (en) * 2018-01-18 2019-07-18 Dell Products L.P. Method, device, and computer readable medium for tracing computing system
JP2019144540A (ja) * 2018-02-23 2019-08-29 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． プログラム可能なデータストレージデバイス、及びネットワークデータストレージシステム
CN108681520A (zh) * 2018-06-28 2018-10-19 北京比特大陆科技有限公司 一种数据处理模组、电路、算力板、矿机以及挖矿***
CN109144690A (zh) * 2018-07-06 2019-01-04 麒麟合盛网络技术股份有限公司 任务处理方法和装置
CN109144718A (zh) * 2018-07-06 2019-01-04 北京比特大陆科技有限公司 一种内存分配方法、内存释放方法以及相关设备
CN109582246A (zh) * 2018-12-06 2019-04-05 深圳市网心科技有限公司 基于矿机的数据访问方法、装置、***及可读存储介质
CN110764904A (zh) * 2019-09-23 2020-02-07 合肥中科类脑智能技术有限公司 一种基于fpga芯片的资源调度方法及***
CN110727517A (zh) * 2019-10-12 2020-01-24 福建顶点软件股份有限公司 一种基于分区设计的内存分配方法和装置
CN110727637A (zh) * 2019-12-18 2020-01-24 广东高云半导体科技股份有限公司 Fpga芯片及电子设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
FPGADESIGNER: "FPGA基础设计（11）Verilog任务、函数、***任务、***函数_FPGADesigner" *
郑敏: "区块链共识算法研究综述", vol. 1, no. 1 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111817838A (zh) * 2020-07-16 2020-10-23 浙江亿邦通信科技有限公司 一种数据交叉的处理***及其方法

Also Published As

Publication number Publication date
CN111309482B (zh) 2023-08-15

Similar Documents

Publication Publication Date Title
CN108845863B (zh) 用于虚拟机与宿主机的通信方法、装置和***
CN111368013B (zh) 基于多账户的统一标识方法、***、设备和存储介质
EP3657337B1 (en) Method, apparatus, device and storage medium for accessing static random access memory
CN112100090A (zh) 数据访问请求处理方法、装置、介质及内存映射控制器
CN113836184A (zh) 一种业务持久化方法及装置
CN111309482A (zh) 矿机控制器任务分配***、装置及其可存储介质
EP3872629B1 (en) Method and apparatus for executing instructions, device, and computer readable storage medium
CN112506676B (zh) 进程间的数据传输方法、计算机设备和存储介质
CN113918233A (zh) 一种ai芯片控制方法、电子设备及ai芯片
CN116670661A (zh) 图形处理器的缓存访问方法、图形处理器及电子设备
US10678744B2 (en) Method and system for lockless interprocessor communication
CN111625281A (zh) 一种数据处理方法、装置、设备及存储介质
US6518973B1 (en) Method, system, and computer program product for efficient buffer level management of memory-buffered graphics data
CN110874297A (zh) 数据访问方法、装置和主机
CN113220608B (zh) 一种NVMe命令处理器及其处理方法
CN107291628B (zh) 访问数据存储设备的方法和装置
CN113031863B (zh) Ssd命令相关性管理方法、装置、计算机设备及存储介质
CN111651124B (zh) Ssd映射表多核分区并行重建方法、装置、设备及介质
CN115113939A (zh) 异常处理的方法、装置及电子设备
CN112231290A (zh) 一种本地日志的处理方法、装置、设备及存储介质
CN114281714A (zh) 用于内存访问的方法、装置、电子设备及存储介质
CN108874560B (zh) 进行通信的方法和通信设备
US20200133749A1 (en) Method and apparatus for transformation of mpi programs for memory centric computers
CN109213424B (zh) 并发io命令的无锁处理方法
CN111078596A (zh) Flash芯片控制方法、设备、***及可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant