CN111308161B

CN111308161B - 一种电压采样电路及方法

Info

Publication number: CN111308161B
Application number: CN202010162529.9A
Authority: CN
Inventors: 付则松; 王立龙; 胡如波; 吴旭
Original assignee: Fuzhou Rockchip Electronics Co Ltd
Current assignee: Rockchip Electronics Co Ltd
Priority date: 2020-03-10
Filing date: 2020-03-10
Publication date: 2022-04-19
Anticipated expiration: 2040-03-10
Also published as: CN111308161A

Abstract

本发明提供一种电压采样电路及方法。所述电压采样电路包括：差分输入电路，与所述功率采样电阻相连，用于对所述功率采样电阻两端的电压进行采样，以获得待采电压；信号生成电路，与所述差分输入电路相连，用于根据所述待采电压生成采样输出电压，并根据所述采样输出电压生成反馈电压Vfb；镜像差分电路，与所述差分输入电路和所述信号生成电路分别相连，用于对所述待采电压、所述反馈电压Vfb和第一偏置电压Vcom进行处理，以使Vfb‑Vcom＝Vcsp‑Vcsn。所述电压采样电路能够提升电压采样的精度。

Description

一种电压采样电路及方法

技术领域

本发明属于测量电压量领域，涉及一种采样电路，特别是涉及一种电压采样电路及方法。

背景技术

为了实现安全、便捷地测量电压，实际应用中往往利用电压采样电路将待测电路中的电压转换成采样电压。利用所述电压采样电路将所述待测电路中的电压转换成采样电压的方法包括：利用所述采样电路中的采样电阻将所述待采电压转换成采样电流；所述采样电流流经所述采样电路后再流过一转换电阻，所述转换电阻将所述采样电流转换成所述采样电压。请参阅图1，显示为目前常用的一种电压采样电路。所述电压采样电路11包括采样电阻Rcs0和Rcs1、偏置电流源Ibias0和Ibias1、转换电阻Rcso。此外，所述电压采样电路11的采样电阻路径上还存在寄生电阻Rps00和Rps01，所述寄生电阻的存在导致现有电压采样电路获得的采样电压精度较低。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种电压采样电路及方法，用于解决现有电压采样电路获得的采样电压精度较低的问题。

为实现上述目的及其他相关目的，本发明提供一种电压采样电路；所述电压采样电路通过一功率采样电阻与待采样电路相连，包括：差分输入电路，与所述功率采样电阻相连，用于对所述功率采样电阻两端的电压进行采样，以获得待采电压；所述待采电压包括所述功率采样电阻第一端的电压Vcsp和所述功率采样电阻第二端的电压Vcsn；信号生成电路，与所述差分输入电路相连，用于根据所述待采电压生成采样输出电压，并根据所述采样输出电压生成反馈电压Vfb；镜像差分电路，与所述差分输入电路和所述信号生成电路分别相连，用于对所述待采电压、所述反馈电压Vfb和第一偏置电压Vcom进行处理，以使Vfb-Vcom＝Vcsp-Vcsn。

于本发明的一实施例中，所述差分输入电路包括第一MOS管和第二MOS管；所述镜像差分电路包括第三MOS管和第四MOS管；所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管的器件类型相同，尺寸相同。

于本发明的一实施例中，所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管为N沟道MOS管；或所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管为P沟道MOS管。

于本发明的一实施例中，所述第一MOS管的栅极与所述功率采样电阻的第一端相连；所述第二MOS管的栅极与所述功率采样电阻的第二端相连。

于本发明的一实施例中，所述信号生成电路包括：偏置子电路，与所述差分输入电路相连，用于根据所述待采电压生成第二偏置电压；输出子电路，与所述偏置子电路相连，用于根据所述第二偏置电压生成所述采样输出电压；反馈子电路，与所述输出子电路相连，用于对所述采样输出电压进行处理以生成所述反馈电压。

于本发明的一实施例中，所述偏置子电路为镜像电流源电路。

于本发明的一实施例中，所述输出子电路为源极跟随子电路或放大子电路。

于本发明的一实施例中，所述反馈子电路为电阻分压电路。

于本发明的一实施例中，所述电阻分压电路包括第一电阻R0和第二电阻R1；所述采样输出电压Vcso为

其中，Ipow为所述待采电压经所述功率采样电阻Rpow转换后的电流。

本发明还提供一种电压采样方法，应用于本发明所述电压采样电路，所述电压采样方法包括：对所述功率采样电阻两端的电压进行采样，以获得待采电压；所述待采电压包括所述功率采样电阻第一端的电压Vcsp和所述功率采样电阻第二端的电压Vcsn；根据所述待采电压生成采样输出电压，并根据所述采样输出电压生成反馈电压Vfb；对所述待采电压、所述反馈电压Vfb和第一偏置电压Vcom进行处理，以使Vfb-Vcom＝Vcsp-Vcsn。

如上所述，本发明所述的电压采样电路及方法，具有以下有益效果：

所述电压采样电路不包含采样电阻，消除了采样电阻路径上寄生电阻对采样精度的影响，提升了电压采样精度；

所述电压采样电路中，偏置电流不流经所述功率采样电阻，因此所述偏置电流不会对电压采样精度产生影响；

所述电压采样电路能够工作在更低的工作电压范围内，从而拓宽了所述电压采样电路的应用范围。

附图说明

图1显示为现有电压采样电路的电路图。

图2显示为本发明所述电压采样电路于一实施例中的电路图。

图3显示为本发明所述电压采样电路于一实施例中的电路图。

图4显示为本发明所述电压采样电路于一实施例中的信号生成电路的电路图。

图5显示为本发明所述电压采样方法于一实施例中的流程图。

图6显示为本发明所述电压采样方法于一实施例中步骤S53的流程图。

元件标号说明

11 电压采样电路

12 待采样电路

2 电压采样电路

21 差分输入电路

22 镜像差分电路

23 信号生成电路

231 偏置子电路

232 输出子电路

233 反馈子电路

3 待采样电路

S51～S53 步骤

S531～S533 步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

于一些现有实施例中，利用所述电压采样电路将所述待采电压转换成采样电压的方法包括：利用所述采样电路中的采样电阻将所述待采电压转换成采样电流；所述采样电流流经所述采样电路后再流过一转换电阻，所述转换电阻将所述采样电流转换成所述采样电压。

请参阅图1，显示为目前常用的一种电压采样电路。具体地，所述电压采样电路11包括：采样电阻Rcs0和采样电阻Rcs1；偏置电流源，用于为所述电压采样电路11提供偏置电流Ibias0和偏置电流Ibias1；转换电阻Rcso，用于将采样电流转换成采样电压Vcso并输出。其中，所述采样电阻Rcs0和所述采样电阻Rcs1的电阻值相同；所述偏置电流Ibias0和所述偏置电流Ibias1的电流值相同；MOS管Q0和MOS管Q1尺寸相同，故电压值V0＝V1。

所述电压采样电路11通过功率采样电阻Rpow与待采样电路12相连，所述功率采样电阻Rpow将所述待采样电路12的待采电流Ipow转换成待采样电压并连接到所述电压采样电路11。

理想状况下，电压采样电路11不存在寄生电阻，且偏置电流Ibias0和Ibias1均不流过功率采样电阻Rpow，此时流经所述功率采样电阻Rpow的电流即为Ipow，故：(Ics+Ibias0)×Rcs0＝Ipow×Rpow+Ibias1×Rcs1。又由于Rcs0＝Rcs1，Ibias0＝Ibias1，因此

进而可以得到所述电压采样电路11输出的采样电压Vcso为：

其中，Rcso为转换电阻，用于将电流转换为输出电压。

实际应用中，所述采样电路11的采样电阻路径上还存在寄生电阻Rps00和寄生电阻Rps01，且假设Rps00＝Rps01。此时，所述电压采样电路11的实际输出采样电压Vcso为：

由上可知，由于寄生电阻的影响，现有电压采样电路获得的采样电压精度较低。而如果采用加宽走线宽度来降低寄生电阻的方式，则会导致电路中寄生电容的增加，影响采样电路的速度；如果Rps00≠Rps01，则得到采样电压精度更差。

针对这一问题，本发明提供一种电压采样电路，所述电压采样电路2通过一功率采样电阻Rpow与待采样电路3相连，所述电压采样电路包括：差分输入电路，与所述功率采样电阻相连，用于对所述功率采样电阻两端的电压进行采样，以获得待采电压；所述待采电压包括所述功率采样电阻第一端的电压Vcsp和所述功率采样电阻第二端的电压Vcsn；信号生成电路，与所述差分输入电路相连，用于根据所述待采电压生成采样输出电压，并根据所述采样输出电压生成反馈电压Vfb；镜像差分电路，与所述差分输入电路和所述信号生成电路分别相连，用于对所述待采电压、所述反馈电压Vfb和第一偏置电压Vcom进行处理，以使Vfb-Vcom＝Vcsp-Vcsn。本发明所述电压采样电路不包含采样电阻，彻底消除了采样电阻路径上寄生电阻对采样精度的影响，提升了电压采样精度。

请参阅图2和图3，于本发明的一实施例中，所述电压采样电路2通过一功率采样电阻Rpow与待采样电路3相连，所述电压采样电路2包括：

差分输入电路21，与所述功率采样电阻Rpow相连，用于对所述功率采样电阻Rpow两端的电压进行采样，以获得待采电压；所述待采电压包括所述功率采样电阻Rpow第一端的电压Vcsp和所述功率采样电阻Rpow第二端的电压Vcsn；

信号生成电路23，与所述差分输入电路21相连，用于根据所述待采电压生成采样输出电压Vcso，并根据所述采样输出电压Vcso生成反馈电压Vfb；

镜像差分电路22，与所述差分输入电路21和所述信号生成电路23分别相连，用于对所述待采电压、所述反馈电压Vfb和第一偏置电压Vcom进行处理，以使Vfb-Vcom＝Vcsp-Vcsn。

与现有电压采样电路相比，本实施例所述电压采样电路不包含采样电阻，消除了采样电阻路径上寄生电阻对采样精度的影响，提升了电压采样精度。

请参阅图1，于一些现有实施例中，Rcs0＝Rcs1，Ibias0＝Ibias1。所述电压采样电路11的电压采样精度除受寄生电阻Rps00和寄生电阻Rps01影响外，还会受到偏置电流Ibias0和偏置电流Ibias1的影响。具体地，所述偏置电流Ibias0和/或偏置电流Ibias1会流过所述功率采样电阻Rpow，此时流经所述功率采样电阻Rpow的电流为Ipow与偏置电流的叠加。所述电压采样电路11的实际输出采样电压Vcso为：

因此，现有电压采样电路中由于偏置电流流经所述功率采样电阻，进一步降低了现有电压采样电路的电压采样精度。此外，当采样电压较大时电路中的电流Ics也会增加，从而导致(Ibias0+Ics)×(Rcs0+Rps00)增加，即：电阻Rcs0和Rps00两端的电压增加，进而导致电压采样电路最小工作电压的增加。因此，对于现有电压采样电路来说，寄生电阻的存在会增大采样电路的最小工作电压，进而限制电压采样电路的应用范围。

针对上述问题，请参阅图3，于本发明的一实施例中，所述差分输入电路21包括第一MOS管M00和第二MOS管M01；所述镜像差分电路22包括第三MOS管M10和第四MOS管M11，且所述第一MOS管M00、所述第二MOS管M01、所述第三MOS管M10和所述第四MOS管M11的器件类型相同，尺寸相同。所述第一MOS管和所述第二MOS管构成第一差分对管，所述第三MOS管和所述第四MOS管构成第二差分对管。

于本实施例中，所述功率采样电阻Rpow的两端分别与所述差分输入电路21的高阻输入端(即MOS管的栅极)相连，使得偏置电流IS0和偏置电流IS1无法流经所述功率采样电阻Rpow，从而消除了偏置电流对电压采样精度的影响，提升了电压采样精度。

此外，由于本实施例所述电压采样电路不包含电阻，因此所述电压采样电路内部也不存在寄生电阻，故相对于现有电压采样电路来说，本实施例所述电压采样电路的最小工作电压低于现有电压采样电路的最小工作电压，从而扩展了所述电压采样电路的工作范围。

于本发明的一实施例中，所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管均为N沟道MOS管。由于N沟道MOS管工作时要求栅源电压大于导通电压或夹断电压，因此本实施例所述电压采样电路适用于对高电压进行采样。

于本发明的一实施例中，所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管均为P沟道MOS管。由于P沟道MOS管工作时要求栅源电压小于导通电压或夹断电压，因此本实施例所述电压采样电路适用于对低电压进行采样。

请参阅图3和图4，于本发明的一实施例中，所述信号生成电路23包括：

偏置子电路231，与所述差分输入电路21相连，用于根据所述待采电压生成第二偏置电压V2；

输出子电路232，与所述偏置子电路231的输出端相连，用于根据所述第二偏置电压V2生成所述采样输出电压Vcso；

反馈子电路233，与所述输出子电路232相连，用于对所述采样输出电压Vcso进行处理以生成所述反馈电压Vfb。

于本发明的一实施例中，所述偏置子电路231为镜像电流源电路。请参阅图4，于本实施例中，所述偏置子电路包括MOS管Mmir0和MOS管Mmir1、MOS管MNC0和MOS管MNC1、MOS管MN0和MOS管MN1。

优选地，MOS管Mmir0和MOS管Mmir1的尺寸相同，MOS管MNC0和MOS管MNC1的尺寸相同，MOS管MN0和MOS管MN1的尺寸相同，因此，电流I0＝I1。

请参阅图4，于本发明的一实施例中，所述输出子电路232为源极跟随子电路。在所述源极跟随子电路中，MOS管Msnd用于阻抗变换和电压跟随，同时实现输出端与所述偏置子电路231的隔离。

本实施例采用源极跟随子电路作为所述输出子电路，使得所述输出子电路具有高输入阻抗和低输出阻抗。

于本发明的一实施例中，所述输出子电路为放大子电路。所述放大子电路能够实现所述采样输出电压的放大输出。

于本发明的一实施例中，所述反馈子电路为电阻分压电路。

请参阅图4，于本发明的一实施例中，所述电阻分压电路包括第一电阻R0和第二电阻R1；所述采样输出电压Vcso为：

其中，Ipow为所述待采电压经所述功率采样电阻Rpow转换后的电流。于本实施例中，由于偏置电流无法流经所述功率采样电阻Rpow，因此Ipow即为流经所述功率采样电阻Rpow的总电流。

请参阅图3，于本发明的一实施例中，所述电压采样电路包括两个尺寸相同且相互匹配的差分对，为一双差分输入采样电路。于本实施例中，将所述功率采样电阻两端的采样电压直接加到所述双差分输入采样电路的高阻输入段，并结合另一路差分电路构成的采样电路把功率采样电阻两端的电压直接转换成采样输出电压，从而完成采样电压的转换过程。

于本实施例中，所述电压采样电路包括：差分输入电路、信号生成电路以及镜像差分电路。

所述差分输入电路包括第一MOS管、第二MOS管和电流源IS0组成的差分电路；所述镜像差分电路包括第三MOS管、第四MOS管和电流源IS1组成的差分电路；所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管的尺寸均相同；偏置电流IS0与偏置电流IS1也相同。所述第一MOS管的栅极与所述功率采样电阻的第一端相连；所述第二MOS管的栅极与所述功率采样电阻的第二端相连。

所述信号生成电路包括偏置子电路、输出子电路以及反馈子电路，其中，所述偏置子电路包括：MOS管Mmir0和MOS管Mmir1组成的镜像电流源电路；MOS管MNC0和MOS管MNC1、MOS管MN0和MOS管MN1组成的偏置电流源电路。所述输出子电路为包含MOS管MSnd的源极跟随子电路。所述反馈子电路为第一电阻R0和第二电阻R1串联形成的电阻分压电路。

于本实施例中，在电路处于稳态时：gm00×(Vcsp-Vcsn)＝gm10×(Vfb-Vcom)，其中gm00为所述第一MOS管的跨导，gm10为所述第三MOS管的跨导，且gm00＝gm10。进一步可以得到：Vfb＝(Vcsp-Vcsn)+Vcom。此外，对于所述反馈子电路来说，

因此，采样输出电压

如前所述，理想状况下电压采样电路的采样输出电压为：

本发明的电压采样电路中

从中除去所述第一偏置电压Vcom即可得到与理想状况下相同的采样输出电压。因此，本实施例所述电压采样电路能够实现高精度的电压采样。

于本实施例中，采用双差分对管来实现电压的高精度采样，其中一路差分输入对管用于采集待采电压以获得输入差分采样电压，另一路差分输入对管和其他偏置电路构成的负反馈电路用于实现输入差分采样电压到输出单端采样电压的转换。

本发明还提供一种电压采样方法，应用于本发明所述电压采样电路。

请参阅图5，于本发明的一实施例中，所述电压采样方法包括：

S51，对所述功率采样电阻两端的电压进行采样，以获得待采电压；所述待采电压包括所述功率采样电阻第一端的电压Vcsp和所述功率采样电阻第二端的电压Vcsn；

S52，根据所述待采电压生成采样输出电压，并根据所述采样输出电压生成反馈电压V_fb；

S53，对所述待采电压、所述反馈电压Vfb和第一偏置电压Vcom进行处理，以使Vfb-Vcom＝Vcsp-Vcsn。

本实施例所述电压采样方法无需通过采样电阻实现，因此彻底消除了采样电阻路径上寄生电阻对采样精度的影响，提升了电压采样精度。

于本发明的一实施例中，步骤S51通过差分输入电路21实现，步骤S53通过一镜像差分电路23实现。所述差分输入电路21包括第一MOS管M00和第二MOS管M01；所述镜像差分电路22包括第三MOS管M10和第四MOS管M11，且所述第一MOS管M00、所述第二MOS管M01、所述第三MOS管M10和所述第四MOS管M11的器件类型相同，尺寸相同。所述第一MOS管和所述第二MOS管构成第一差分对管，所述第三MOS管和所述第四MOS管构成第二差分对管。

于本发明的一实施例中，步骤S51和步骤S53中采用的所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管均为N沟道MOS管。由于N沟道MOS管工作时要求栅源电压大于导通电压或夹断电压，因此本实施例所述电压采样方法适用于对高电压进行采样。

于本发明的一实施例中，步骤S51和步骤S53中采用的所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管均为P沟道MOS管。由于P沟道MOS管工作时要求栅源电压小于导通电压或夹断电压，因此本实施例所述电压采样方法适用于对低电压进行采样。

于本发明的一实施例中，所述电压采样方法还包括：将所述第一MOS管的栅极与所述功率采样电阻的第一端相连；将所述第二MOS管的栅极与所述功率采样电阻的第二端相连。

请参阅图6，于本发明的一实施例中，根据所述待采电压生成采样输出电压，并根据所述采样输出电压生成反馈电压的实现方法包括：

S531，根据所述待采电压生成第二偏置电压V2；

S532，根据所述第二偏置电压V2生成所述采样输出电压Vcso；

S533，对所述输出电压Vcso进行处理以生成所述反馈电压Vfb。

于本发明的一实施例中，利用镜像电流源和偏置电流源电路实现步骤S531。所述镜像电流源电路包括MOS管Mmir0和MOS管Mmir1；所述偏置电流源包括MOS管MNC0和MOS管MNC1、MOS管MN0和MOS管MN1。优选地，MOS管Mmir0和MOS管Mmir1的尺寸相同，MOS管MNC0和MOS管MNC1的尺寸相同，MOS管MN0和MOS管MN1的尺寸相同，因此，电流I0＝I1。

于本发明的一实施例中，利用源极跟随子电路实现步骤S532。所述源极跟随子电路中，MOS管Msnd用于阻抗变换和电压跟随，同时实现输出端与所述偏置子电路231的隔离。本实施例采用源极跟随子电路作为所述输出子电路，使得所述输出子电路具有高输入阻抗和低输出阻抗。

于本发明的一实施例中，利用放大子电路实现步骤S532。所述放大子电路能够实现所述采样输出电压的放大输出。

于本发明的一实施例中，利用电阻分压电路实现步骤S533。所述电阻分压电路包括第一电阻R0和第二电阻R1；所述采样输出电压Vcso为

本发明所述的电压采样方法的保护范围不限于本实施例列举的步骤执行顺序，凡是根据本发明的原理所做的现有技术的步骤增减、步骤替换所实现的方案都包括在本发明的保护范围内。

本发明还提供一种电压采样电路，所述电压采样电路可以实现本发明所述的电压采样方法，凡是根据本发明的原理所做的现有技术的结构变形和替换，都包括在本发明的保护范围内。

本发明所述电压采样电路不包含采样电阻，消除了现有采样电路中由于连线的寄生电阻对采样精度的影响；

本发明所述电压采样电路直接把功率采样电阻两端的电压加到所述差分输入电路的高阻输入端，使得所述电压采样电路中的偏置电流无法流经所述功率采样电阻，从而消除了采样电路中的偏置电流对采样精度的影响；

本发明所述电压采样电路能够工作在更低的电压范围，拓宽了所述电压采样电路的应用场景。

综上所述，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims

1.一种电压采样电路，其特征在于，通过一功率采样电阻与待采样电路相连，所述电压采样电路包括：

差分输入电路，与所述功率采样电阻相连，用于对所述功率采样电阻两端的电压进行采样，以获得待采电压；所述待采电压包括所述功率采样电阻第一端的电压Vcsp和所述功率采样电阻第二端的电压Vcsn；

信号生成电路，与所述差分输入电路相连，用于根据所述待采电压生成采样输出电压，并根据所述采样输出电压生成反馈电压Vfb；

镜像差分电路，包括第三MOS管和第四MOS管，与所述差分输入电路和所述信号生成电路分别相连，用于对所述待采电压、所述反馈电压Vfb和第一偏置电压Vcom进行处理，以使Vfb-Vcom＝Vcsp-Vcsn；

所述差分输入电路包括第一MOS管和第二MOS管，所述镜像差分电路包括第三MOS管和第四MOS管，所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管的器件类型相同，尺寸相同，且所述第一MOS管的栅极与所述功率采样电阻的第一端相连，所述第二MOS管的栅极与所述功率采样电阻的第二端相连。

2.根据权利要求1所述电压采样电路，其特征在于：

所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管为N沟道MOS管；或

所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管为P沟道MOS管。

3.根据权利要求1所述电压采样电路，其特征在于，所述信号生成电路包括：

偏置子电路，与所述差分输入电路相连，用于根据所述待采电压生成第二偏置电压；

输出子电路，与所述偏置子电路相连，用于根据所述第二偏置电压生成所述采样输出电压；

反馈子电路，与所述输出子电路相连，用于对所述采样输出电压进行处理以生成所述反馈电压。

4.根据权利要求3所述电压采样电路，其特征在于：所述偏置子电路为镜像电流源电路。

5.根据权利要求3所述电压采样电路，其特征在于：所述输出子电路为源极跟随子电路或放大子电路。

6.根据权利要求3所述电压采样电路，其特征在于：所述反馈子电路为电阻分压电路。

7.根据权利要求6所述电压采样电路，其特征在于：

所述电阻分压电路包括第一电阻R0和第二电阻R1；

所述采样输出电压Vcso为

8.一种电压采样方法，其特征在于，应用于权利要求1至7任一项所述电压采样电路，所述电压采样方法包括：

对所述功率采样电阻两端的电压进行采样，以获得待采电压；所述待采电压包括所述功率采样电阻第一端的电压Vcsp和所述功率采样电阻第二端的电压Vcsn；

根据所述待采电压生成采样输出电压，并根据所述采样输出电压生成反馈电压Vfb；

对所述待采电压、所述反馈电压Vfb和第一偏置电压Vcom进行处理，以使Vfb-Vcom＝Vcsp-Vcsn。