CN111290461A - 电压调整器 - Google Patents

Abstract

本发明涉及一种半导体集成电路技术领域，具体涉及一种电压调整器。其包括:差动放大电路、反馈电路和电压调整输出电路；电压调整输出电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和电容；反馈电路连接电压调整器的输出端；差动放大电路包括对称连接的第一差动支路和第二差动支路；第一差动支路包括相连的第一级联放大器和第一有源负载，第二差动支路包括相连的第二级联放大器和第二有源负载；第一级联放大器的输入端连接参考电压，的第二级联放大器的输入端连接反馈电路的反馈端；第二级联放大器和第二有源负载相连的节点作为差动放大电路的输出端。本发明能够避免发生电流倒灌的问题，保证电压调整电路仍能够稳定输出。

Description

电压调整器

技术领域

本发明涉及一种半导体集成电路技术领域，具体涉及一种电压调整器。

背景技术

电压调整器在集成电路中被广泛应用，如图1所示为相关技术中的电压调整器电路原理图；相关技术中的电压调整器包括放大电路、调整电路和反馈电路。

其中，所述放大电路包括由NMOS管MN1、MN2、MN3和MN4组成的放大器本体，且放大器本体为共源共栅的差分放大器结构，PMOS管MP1、MP2、MP3和MP4组成有源负载，NMOS管MN5组成尾电流源；偏置电压端VB1连接到NMOS管MN5的栅极，偏置电压端VB2连接到NMOS管MN2和MN4的栅极，偏置电压端VB3连接到PMOS管MP2和MP4的栅极，偏置电压端VB4连接到PMOS管MP1和MP3的栅极。PMOS管MP1和MP3的源极都连接电源电压VDD。

电压调整器件由NMOS管MDRV组成，NMOS管MDRV的源极作为输出电压OUT的输出端，反馈网络由电阻R1和R2串联形成。NMOS管MN1的栅极接参考电压VREF，NMOS管MN3的栅极接由电阻R1和R2分压形成的反馈电压VFB。

电容C1连接在NMOS管MDRV的栅极和地之间，NMOS管MDRV的栅极的控制电压NGATE由NMOS管MN4的漏极输出。

现有线性稳压器通过反馈电压和参考电压的比较，调节NMOS管MDRV的开启大小，从而在输出电流变化时维持输出电压OUT的稳定，电压调整器件也称驱动管。

现有线性稳压器在实际使用中会碰到电源电压VDD产生异常跳变的情形，电源电压VDD会突然降低之后又迅速恢复。这种电源电压VDD的跳变会使输出电压OUT迅速下降，使输出负载电路不能正常工作。输出电压OUT下降的原因为：控制电压NGATE由于电容C1的作用而在跳电时能保持较大值并驱动，驱动管MDRV仍然开启，发生输出电压OUT端向电源电压VDD端的倒灌电流。

发明内容

本发明提供了一种电压调整器，可以解决相关技术中下电输出电压迅速下降，输出负载电路不能正常工作的问题。

一方面，本发明实施例提供了一种电压调整器，所述电压调整器包括:差动放大电路、反馈电路和电压调整输出电路；

所述电压调整输出电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和电容；所述第一PMOS管和第二PMOS管的源极连接电源电压端，所述第二PMOS管的栅极连接所述第二NMOS管的漏极和所述第一PMOS管的漏极，所述第二PMOS管的漏极连接所述第二NMOS管的源极、所述第一NMOS管的漏极和所述第三NMOS管的栅极，所述第一NMOS管的源极接地，所述第三NMOS管的漏极连接电源电压端，第三NMOS管的源极作为所述电压调整器的输出端；所述第一PMOS管的栅极连接第一偏置电压端，所述第一NMOS管的栅极连接第二偏置电压端，所述第二NMOS管的栅极连接所述电容的一端；

所述反馈电路连接所述电压调整器的输出端；

所述差动放大电路包括对称连接的第一差动支路和第二差动支路；所述第一差动支路包括相连的第一级联放大器和第一有源负载，所述第二差动支路包括相连的第二级联放大器和第二有源负载；

所述第一级联放大器的输入端连接参考电压VREF，所述的第二级联放大器的输入端连接反馈电路的反馈端；所述第二级联放大器和第二有源负载相连的节点作为所述差动放大电路的输出端，用于输出第一控制信号至电容的一端和第二NMOS管的栅极。

可选的，所述差动放大电路还包括尾电流源，所述尾电流源包括第八NMOS管，所述八NMOS管的漏极连接所述第一差动支路的源端和第二差动支路的源端；

所述第八NMOS管的源极接地，所述第八NMOS管的栅极连接所述第一NMOS管的栅极。

可选的，所述第一差动支路中的第一级联放大器包括第四NMOS管和第五NMOS管；所述第四NMOS管的源极为所述第一差动支路的源端，所述第四NMOS管的栅极为所述第一级联放大器的输入端，所述第四NMOS管的漏极连接所述第五NMOS管的源极，第五NMOS管的栅极连接第三偏置电压端。

可选的，所述第一有源负载包括第三PMOS管和第四PMOS管；

所述第三PMOS管的漏极和第四PMOS管的栅极均连接所述第五NMOS管的漏极，所述第三PMOS管的源极连接所述第四PMOS管的漏极，第四PMOS管的源极连接电源电压端；

所述第三PMOS管的栅极连接第四偏置电压端，所述第四PMOS管的栅极连接第一偏置电压端。

可选的，所述第二差动支路中的第二级联放大器包括第六NMOS管和第七NMOS管；所述第六NMOS管的源极为所述第二差动支路的源端，所述第六NMOS管的栅极为所述第二级联放大器的输入端，所述第六NMOS管的漏极连接所述第七NMOS管的源极，第七NMOS管的栅极连接第三偏置电压端；

可选的，所述第二有源负载包括第五PMOS管和第六PMOS管；

所述第五PMOS管的漏极连接所述第七NMOS管的漏极，所述第五PMOS管的源极连接所述第六PMOS管的漏极，第六PMOS管的源极连接电源电压端；

所述第五PMOS管的栅极连接第四偏置电压端，所述第六PMOS管的栅极连接第一偏置电压端；所述第五PMOS管的漏极为所述差动放大电路的输出端。

可选的，所述反馈电路包括第一电阻和第二电阻，所述第一电阻的一端连接所述第三NMOS管的源极，第一电阻的另一端连接第二电阻的一端，所述第二电阻的另一端接地；

所述第一电阻与第二电阻相连的节点为所述反馈电路的反馈端。

可选的，第一级联放大器和第二级联放大器均为共源共栅放大器。

本发明技术方案，至少包括如下优点：本发明在上电时第二PMOS管P2导通，电源电压端通过从第二PMOS管P2漏极输出的控制信号能够迅速地对第三NMOS管的栅极充电，从而使得第三NMOS管迅速开启，从而输出调整后的电压，上电较快。在电源电压下跳变时能够迅速断开第三NMOS，避免发生电流倒灌的问题，保证电源电压发生跳变时，电压调整电路仍能够稳定输出。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是相关技术中提供的电压调整器电路原理图；

图2是本发明一实施例提供的电压调整器电路原理图；

图3是本发明一实施例和相关技术提供的电压调整器电路在电源电压跳变时输出电压的曲线图。

100.差动放大电路，111.第一级联放大器，112.第一有源负载，121.第二级联放大器，122.第二有源负载，200.反馈电路。

具体实施方式

下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

本发明的一实施例提供一种电压调整器，参照图2，该电压调整器包括差动放大电路100、反馈电路200和电压调整输出电路。

其中差动放大电路100包括对称连接的第一差动支路和第二差动支路；第一差动支路包括相连的第一级联放大器111和第一有源负载112，即第一级联放大器111的负载端连接第一有源负载112，第一有源负载112的另一端连接电源电压端VDD；第二级联放大器121的负载端连接第二有源负载122，第二有源负载122的另一端连接电源电压端VDD。

第一级联放大器111的输入端连接参考电压VREF，的第二级联放大器121的输入端连接反馈电路200的反馈端VFB；第二级联放大器121和第二有源负载122相连的节点(即第二级联放大器121的负载端)作为差动放大电路100的输出端，用于输出第一控制信号OPA至电容C1的一端和第三NMOS管N3的栅极。

反馈电路200连接电压调整器的输出端OUT，用于将电压调整器输出的电压反馈至差动放大电路100中，使得差动放大电路100根据反馈的信号进行电压调整。

电压调整输出电路包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3和电容C1；第一PMOS管P1和第二PMOS管P2的源极连接电源电压端VDD，第二PMOS管P2的栅极连接第二NMOS管N2的漏极和第一PMOS管P1的漏极，第二PMOS管P2的漏极连接第二NMOS管N2的源极、第一NMOS管N1的漏极和第三NMOS管N3的栅极，第一NMOS管N1的源极接地，第三NMOS管N3的漏极连接电源电压端VDD，第三NMOS管N3的源极作为电压调整器的输出端OUT；第一PMOS管P1的栅极连接第一偏置电压端VB1，第一NMOS管N1的栅极连接第二偏置电压端VB2，第二NMOS管N2的栅极连接电容C1的一端。

在上述实施例的基础上，第一差动支路中的第一级联放大器111包括第四NMOS管N4和第五NMOS管N5，第一有源负载112包括第三PMOS管P3和第四PMOS管P4。

第四NMOS管N4的源极为第一差动支路的源端，第四NMOS管N4的栅极为第一级联放大器111的输入端，第四NMOS管N4的栅极用于输入参考电压VREF，第四NMOS管N4的漏极连接第五NMOS管N5的源极，第五NMOS管N5的漏极连接第三PMOS管P3的漏极和第四PMOS管P4的栅极，第五NMOS管N5的栅极连接第三偏置电压端VB3。

第三PMOS管P3的源极连接第四PMOS管P4的漏极，第四PMOS管P4的源极连接电源电压端VDD。

第三PMOS管P3的栅极连接第四偏置电压端VB4，第四PMOS管P4的栅极连接第一偏置电压端VB1。

第二差动支路中的第二级联放大器121包括第六NMOS管N6和第七NMOS管N7，第二有源负载122包括第五PMOS管P5和第六PMOS管P6。

第六NMOS管N6的源极为第二差动支路的源端，第六NMOS管N6的栅极为第二级联放大器121的输入端，第六NMOS管N6的栅极用于连接反馈电路200的反馈端VFB，第六NMOS管N6的漏极连接第七NMOS管N7的源极，第七NMOS管N7的漏极连接第五PMOS管P5的漏极，第七NMOS管N7的栅极连接第三偏置电压端VB3。

第五PMOS管P5的源极连接第六PMOS管P6的漏极，第六PMOS管P6的源极连接电源电压端VDD。

第五PMOS管P5的栅极连接第四偏置电压端VB4，第六PMOS管P6的栅极连接第一偏置电压端VB1；第五PMOS管P5的漏极为差动放大电路100的输出端，用于输出第一控制信号OPA至电容C1的一端和第二NMOS管N2的栅极。

反馈电路200包括第一电阻R1和第二电阻R2，第一电阻R1的一端连接第三NMOS管N3的源极，第一电阻R1的另一端连接第二电阻R2的一端，第二电阻R2的另一端接地；第一电阻R1与第二电阻R2相连的节点为反馈电路200的反馈端VFB。

在上述实施例的基础上，差动放大电路100还包括尾电流源，尾电流源包括第八NMOS管N8，八NMOS管的漏极连接第一差动支路的源端和第二差动支路的源端；第八NMOS管N8的源极接地，第八NMOS管N8的栅极连接第一NMOS管N1的栅极。

第一级联放大器111和第二级联放大器121均为共源共栅放大器。

可以理解的是，第一PMOS管P1的漏极输出第二控制信号DET，第二PMOS管P2的漏极输出第三控制信号NGATE。上电时第二控制信号DET为低电平，因此第二PMOS管P2导通，电源电压端VDD通过从第二PMOS管P2漏极输出的第三控制信号NGATE能够迅速地对第三NMOS管N3的栅极充电，从而使得第三NMOS管N3迅速开启，从而输出调整后的电压，上电较快。在电源电压下跳变时能够迅速断开第三NMOS。

参照图3，是本发明实施例和相关技术中电压调整器的电源电压跳变时输出电压的仿真曲线，其中：

第一曲线A，表示电源电压的曲线，横坐标为时间单位为微秒；纵坐标为电压值，单位为伏(V)；第二曲线B表示相关技术中电压调整器的输出端OUT输出电压的曲线，横坐标为时间，单位为微秒；纵坐标为电压值，单位为伏(V)，第三曲线C表示的是本发明实施例提供的电压调整器的输出端OUT输出的电压曲线，横坐标为时间，单位为微秒；纵坐标为电压值，单位为伏(V)。

结合第一曲线A、第二曲线B和第三曲线C可以看出，电源电压在1微秒至1.5微秒之间存在3.3V至0V的下跳变和从0V至3.3V的上跳变。在电源电压出现下跳变时，从第二曲线B和第三曲线C中可以看出，相关技术和本发明实施例中的压调整器的输出端输出电压均产生下跳变，但是对于本发明实施例，其产生的下跳变的幅度为47mV，下降沿宽度为2.281um；对于相关技术，其产生的下跳变幅度为273mV，下降沿宽度为896.5ns。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (8)

1.一种电压调整器，其特征在于，所述电压调整器包括:差动放大电路、反馈电路和电压调整输出电路；

所述电压调整输出电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和电容；所述第一PMOS管和第二PMOS管的源极连接电源电压端，所述第二PMOS管的栅极连接所述第二NMOS管的漏极和所述第一PMOS管的漏极，所述第二PMOS管的漏极连接所述第二NMOS管的源极、所述第一NMOS管的漏极和所述第三NMOS管的栅极；

所述第一NMOS管的源极接地，所述第三NMOS管的漏极连接电源电压端，第三NMOS管的源极作为所述电压调整器的输出端；所述第一PMOS管的栅极连接第一偏置电压端，所述第一NMOS管的栅极连接第二偏置电压端，所述第二NMOS管的栅极连接所述电容的一端；

所述反馈电路连接所述电压调整器的输出端；

所述差动放大电路包括对称连接的第一差动支路和第二差动支路；所述第一差动支路包括相连的第一级联放大器和第一有源负载，所述第二差动支路包括相连的第二级联放大器和第二有源负载；

所述第一级联放大器的输入端连接参考电压VREF，所述的第二级联放大器的输入端连接反馈电路的反馈端；所述第二级联放大器和第二有源负载相连的节点作为所述差动放大电路的输出端，用于输出第一控制信号至电容的一端和第二NMOS管的栅极。

2.如权利要求1所述的电压调整器，其特征在于，所述差动放大电路还包括尾电流源，所述尾电流源包括第八NMOS管，所述八NMOS管的漏极连接所述第一差动支路的源端和第二差动支路的源端；

所述第八NMOS管的源极接地，所述第八NMOS管的栅极连接所述第一NMOS管的栅极。

3.如权利要求2所述的电压调整器，其特征在于，所述第一差动支路中的第一级联放大器包括第四NMOS管和第五NMOS管；所述第四NMOS管的源极为所述第一差动支路的源端，所述第四NMOS管的栅极为所述第一级联放大器的输入端，所述第四NMOS管的漏极连接所述第五NMOS管的源极，第五NMOS管的栅极连接第三偏置电压端。

4.如权利要求3所述的电压调整器，其特征在于，所述第一有源负载包括第三PMOS管和第四PMOS管；

所述第三PMOS管的漏极和第四PMOS管的栅极均连接所述第五NMOS管的漏极，所述第三PMOS管的源极连接所述第四PMOS管的漏极，第四PMOS管的源极连接电源电压端；

所述第三PMOS管的栅极连接第四偏置电压端，所述第四PMOS管的栅极连接第一偏置电压端。

5.如权利要求2所述的电压调整器，其特征在于，所述第二差动支路中的第二级联放大器包括第六NMOS管和第七NMOS管；所述第六NMOS管的源极为所述第二差动支路的源端，所述第六NMOS管的栅极为所述第二级联放大器的输入端，所述第六NMOS管的漏极连接所述第七NMOS管的源极，第七NMOS管的栅极连接第三偏置电压端。

6.如权利要求5所述的电压调整器，其特征在于，所述第二有源负载包括第五PMOS管和第六PMOS管；

所述第五PMOS管的漏极连接所述第七NMOS管的漏极，所述第五PMOS管的源极连接所述第六PMOS管的漏极，第六PMOS管的源极连接电源电压端；

所述第五PMOS管的栅极连接第四偏置电压端，所述第六PMOS管的栅极连接第一偏置电压端；所述第五PMOS管的漏极为所述差动放大电路的输出端。

7.如权利要求1所述的电压调整器，其特征在于，所述反馈电路包括第一电阻和第二电阻，所述第一电阻的一端连接所述第三NMOS管的源极，第一电阻的另一端连接第二电阻的一端，所述第二电阻的另一端接地；

所述第一电阻与第二电阻相连的节点为所述反馈电路的反馈端。

8.如权利要求1所述的电压调整器，其特征在于，第一级联放大器和第二级联放大器均为共源共栅放大器。

Images