CN111277775A - 具有反向电压跟随器的像素阵列 - Google Patents

具有反向电压跟随器的像素阵列 Download PDF

Info

Publication number
CN111277775A
CN111277775A CN201911233687.2A CN201911233687A CN111277775A CN 111277775 A CN111277775 A CN 111277775A CN 201911233687 A CN201911233687 A CN 201911233687A CN 111277775 A CN111277775 A CN 111277775A
Authority
CN
China
Prior art keywords
voltage
transistor
rail
pixel
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911233687.2A
Other languages
English (en)
Other versions
CN111277775B (zh
Inventor
弗朗索瓦·阿耶尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN111277775A publication Critical patent/CN111277775A/zh
Application granted granted Critical
Publication of CN111277775B publication Critical patent/CN111277775B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本公开涉及一种像素阵列，包括：第一像素(PIX1)，包括第一晶体管，所述第一晶体管具有：被耦合到第一光电二极管的控制节点、被耦合到电压输出轨(VS)的第一主传导节点、以及被耦合到另一电压轨(VCS)的第二主传导节点；可变阻抗(404)，将所述电压输出轨(VS)耦合到所述像素阵列的第一供电轨(VDD)；和电流源(402)，将所述另一电压轨(VCS)耦合到所述像素阵列的第二供电轨(GND)，其中基于所述另一电压轨(VCS)上的电压电平来控制所述可变阻抗(404)。

Description

具有反向电压跟随器的像素阵列
技术领域
本公开总体上涉及图像传感器领域，并且特别地涉及像素阵列和驱动像素阵列的方法。
背景技术
在CMOS图像传感器中，通常使用布置在电压跟随器配置中的晶体管来读取由光电二极管产生的电压电平。例如，该晶体管的一个主电流传导节点耦合到供电轨，而另一个主传导节点耦合到输出线。例如，电流源被用于汲取输出线上的电流，并且这允许读取电压跟随器晶体管的栅极处的电压。
为了降低能耗，在本技术中希望降低图像传感器的工作电压。然而，在确保每个像素的电压跟随器晶体管的正确操作的同时降低每个像素的电源电压的电平存在技术困难。
因此，在本技术中需要一种像素阵列，在该像素阵列中可以将电源电压降低到相对较低的电平。
发明内容
在本技术中需要一种至少部分地解决现有技术中的一个或多个需求的像素阵列以及驱动像素阵列的方法。根据一个方面，提供了一种像素阵列，包括：第一像素，其包括第一晶体管，所述第一晶体管具有：被耦合到第一光电二极管的控制节点、被耦合到电压输出轨的第一主传导节点、以及被耦合到另一电压轨的第二主传导节点；可变阻抗，将所述电压输出轨耦合到所述像素阵列的第一供电轨；和电流源，将所述另一电压轨耦合到所述像素阵列的第二供电轨，基于所述另一电压轨上的电压电平控制所述可变阻抗。例如，电流源是恒定电流源。
根据一个实施方式，所述像素阵列还包括差分放大器，所述差分放大器具有耦合到所述另一电压轨的第一输入端、耦合到参考电压电平的第二输入端和耦合到所述可变阻抗的控制输入端的输出端。
根据一个实施方式，所述参考电压电平由校准电路产生，所述参考电压电平至少根据温度而变化。
根据一个实施方式，所述可变阻抗包括另一晶体管，所述另一晶体管通过其主电流传导节点耦合在所述第一供电轨和所述电压输出轨之间。
根据一个实施方式，所述像素阵列还包括第二像素，其包括第二晶体管，所述第二晶体管具有：控制节点，被耦合到第二光电二极管；第一主传导节点，被耦合到所述电压输出轨；以及第二主传导节点，被耦合到所述另一电压轨。
根据一个实施方式，所述第一像素还包括将所述第一晶体管的控制节点耦合到复位电压轨的第一另一晶体管。
根据一个实施方式，所述第一像素还包括第二另一晶体管，所述第二另一晶体管将所述第一晶体管的第一主电流传导节点耦合到所述电压输出轨，所述第二另一晶体管被配置为在所述第一像素的像素电压的读取操作期间被致使导通。
根据一个实施方式，所述第一像素还包括将所述第一晶体管的控制节点耦合到所述第一光电二极管的传输门，所述传输门被配置为在所述第一像素的像素电压的读取操作期间被致使导通。
根据另一方面，提供了一种在第一像素的读取操作期间驱动像素阵列的第一像素的方法，所述方法包括：将第一光电二极管产生的电压电平施加到所述第一像素的第一晶体管的控制节点，所述第一晶体管的第一主传导节点耦合到电压输出轨，并且所述第一晶体管的第二主传导节点耦合到另一电压轨；和调节将所述电压输出轨耦合到所述像素阵列的第一供电轨的可变阻抗，基于所述另一电压轨上的电压来调节所述可变阻抗，所述另一电压轨经由电流源耦合到所述第二供电轨。例如，电流源是恒定电流源。
根据一个实施方式，该方法还包括：在将电压电平施加到所述第一晶体管的控制节点之前，通过使所述第一像素的第一另一晶体管导通来复位所述第一晶体管的控制节点处的电压电平。
根据一个实施方式，该方法还包括在读取操作期间使所述第一像素的第二另一晶体管导通，所述第二另一晶体管将所述第一晶体管的第一主电流传导节点耦合到所述电压输出轨。
根据一个实施方式，将电压电平施加到所述第一晶体管的控制节点包括激活将所述第一晶体管的控制节点耦合到所述光电二极管的传输门。
附图说明
在参考附图通过说明而非限制的方式给出的特定实施方式的以下描述中，将详细描述上述特征和优点以及其他方面，在附图中：
图1示意性地表示像素电路的操作示例；
图2示意性地表示另一像素电路的操作示例；
图3是表示根据示例性实施方式的图2的像素电路中的电压的曲线图；
图4示意性地示出了根据本公开的示例性实施方式的像素阵列；
图5示意性地示出了根据示例性实施方式的更详细的图4的像素阵列的像素电路；
图6是示出了图5的像素电路中的信号的示例的时序图；
图7示意性地示出了根据另一示例性实施方式的图4的像素阵列的像素电路；
图8是示出了图7的像素电路中的信号的示例的时序图；
图9示意性地示出了根据本公开的另一示例性实施方式的像素阵列；以及
图10示意性地示出了根据示例性实施方式的图9的像素阵列的像素电路。
具体实施方式
在各个附图中，相似的特征已经由相似的附图标记表示。特别地，在各个实施方式之间共有的结构和/或功能特征可以具有相同的附图标记并且可以布置相同的结构、尺寸和材料属性。
为了清楚起见，仅示出和详细描述了对于理解本文所述实施方式有用的操作和元件。例如，没有详细描述用于驱动像素阵列中的像素的行和列的解码电路，这种电路对于本领域技术人员是众所周知的。
除非另外指出，否则当提及连接在一起的两个元件时，这表示没有导体以外的任何中间元件的直接连接，并且当提及链接或耦合在一起的两个元件时，这表示这两个元件可以连接，或者它们可以通过一个或多个其他元件链接或耦合。
图1示意性地表示像素电路100的操作示例。
像素电路100包括光电二极管102，该光电二极管102例如是钉扎型光电二极管，其阳极耦合到接地轨GND，并且其阴极耦合到感测节点SN。像素电路100还包括晶体管104，其控制节点耦合至感测节点SN，并被配置为作为电压跟随器进行操作。在图1示例中的晶体管104是n沟道MOS(NMOS)晶体管，其漏极连接到供电轨，该供电轨例如处于像素阵列的电源电压VDD，尽管它可以处于另一电压。晶体管104的源极连接到电压输出轨VS，该电压输出轨VS继而经由电流源106耦合到接地轨。从像素读取的像素电压例如被存储到图1中表示的采样电容器110，采样电容器110直接连接到输出电压轨VS，尽管实际上在输出电压轨VS和采样电容器110之间通常有一个开关(未显示)。
电压跟随器晶体管104在光电二极管102和电压输出轨VS之间提供适配级，该晶体管向感测节点SN呈现相对高的输入阻抗，并且向电压输出轨VS呈现相对低的输出阻抗。
由光电二极管102在感测节点SN处产生的像素电压VSENSE的读取操作所产生的电压VS等于A(VSENSE-VOFF)，其中A是感测节点SN与电压输出轨VS之间的放大率，并且VOFF是晶体管104的栅极源极电压VGS。晶体管104应该在该读取操作期间传导电流，这意味着在VSENSE的低值下读取电压将有困难，并且特别是当电压输出轨VS上的电压VSENSE-VOFF接近允许电流源106正确工作的最小电压或降至其以下时。实际上，这会导致电流源106产生的电流中的电流误差，并从而导致输出电压轨VS上的电压失配。
图2示意性地表示了另一个像素电路200的操作示例，该像素电路200与电路100相似，除了它是针对采用电压跟随器的p沟道MOS(PMOS)晶体管204的情况进行修改的之外。因此，电流源106被耦合在晶体管204的源极和供电轨之间的电流源206代替，该供电轨例如处于电源电压VDD，尽管它可以处于另一电压。
在图2的示例中，可以成功读取的电压VSENSE的最大电平受到以下事实的限制：VS不应降至VSENSE+VOFF以下，其中VOFF是晶体管204的栅极源极电压。假设电流源206应该下降至少Vcs的电压以便使其足够准确，这意味着可以读取的最高VSENSE电平例如等于VDD-Vcs-VOFF。
图3是用虚线表示图2的像素电路200中的电压VSENSE的示例和用实线表示电压VS的示例的曲线图。可以看出的是，随着电压VSENSE接近电压VS的极限(例如，在图3的示例中约为2V)时，增益下降。
因此，如果期望减小图1或图2的像素电路的电源电压电平VDD，则这将直接影响可以成功读取的像素值VSENSE的范围。
图4示意性地示出了根据本公开的示例实施方式的像素阵列400的列。尽管在图4中未示出，但是像素阵列400可以包括多个列。
图4的像素阵列400的列例如包括N个像素电路PIX1至PIXN，其中N例如至少等于2。然而，在替代实施方式中，每一列可包含单个像素电路。每个像素电路耦合在电压输出轨VS和另一电压轨VCS之间，该另一电压轨VCS例如经由电流源402耦合到接地轨GND。电压输出轨VS通过由差分放大器406控制的可变阻抗404耦合到供电轨。该供电轨例如处于像素阵列的电源电压VDD，尽管它可以处于另一电压。差分放大器406例如基于电压轨VCS上的电压来控制可变阻抗404。在图4的示例中，差分放大器406的输入端之一(在该示例中其正输入端)耦合至电压轨VCS，而其另一输入端(在该示例中其负输入端)耦合至提供参考电压VREF的校准电路(CALIB.电路)408。例如，参考电压VREF是至少根据温度而变化以提供温度补偿的电压。在替代实施方式中，参考电压VREF可以是固定的，或者可以取决于其他参数，诸如工艺、电源电压或VS。
尽管在图4中未示出，但是每个像素电路例如包括类似于图2的电路的电压跟随器晶体管。有利地，在图4中，由图2的电流源206引入的电压降不再存在于像素与供电轨VDD之间。取而代之的是，电流源402位于像素电路与接地轨之间，并且仅可变阻抗404位于像素电路与供电轨VDD之间。因此可以说电压跟随器是反相的。
该可变阻抗404由反馈回路控制。特别地，如果读取的像素电路的电压VSENSE增加，则轨VS上的电压也将增加，从而减小晶体管404两端的电压，并从而导致流过该像素电路的电压跟随器晶体管的电流下降。轨VCS上的电压因此将降低，并且晶体管404的阻抗将通过减小差分放大器406的输出电压而减小。在相反的情况下，如果读取的像素电路的电压VSENSE减小，则轨VS上的电压也将减小，从而增加晶体管404两端的电压，并从而导致流过该像素电路的电压跟随器晶体管的电流增加。轨VCS上的电压因此将增加，并且晶体管404的阻抗将通过增加差分放大器406的输出电压而增加。因此，反馈回路进行操作以独立于正被读取的像素的电压VSENSE而使电流源402两端的电压降(VCS)保持相对恒定。
图5示意性地示出了根据示例性实施方式的图4的像素阵列的像素电路PIX1。图4的其他像素电路PIX2至PIXN例如由类似电路实现。
像素电路PIX1例如与上述像素200相似，因为它包括形成电压跟随器的PMOS晶体管204。在图5的示例中，像素电路还包括复位晶体管502，复位晶体管502例如由PMOS晶体管实现，该PMOS晶体管由信号RST控制并且通过其源极/漏极节点被耦合在感测节点SN和复位电压轨VRST之间。像素电路例如还包括读取晶体管504，其由读取信号RD控制并通过其源极/漏极节点被耦合在晶体管204的源极与电压输出轨VS之间。
图6是时序图，其示出了图5的像素电路中的信号的时序的简单示例，并且尤其是信号RST、RD、VSENSE和VS的时序。
在积分时段T_INT开始之前，例如复位信号RST变低以将感测节点SN耦合到复位电压轨VRST，并且因此电压VSENSE被初始化为相对高的电平VRST。当复位信号再次变高时，积分时段T_INT开始，并且电压VSENSE基于像素所接收的光信号而开始下降。
接近积分时段T_INT的结束，例如，读取信号RD变低，导致读取晶体管502导通，并从而使电压VS达到由VSENSE的电平确定的电平。读取信号RD例如再次变高以使电平VSENSE被采样，并且复位信号RST例如也此后不久变低，以再次复位感测节点SN处的电压。尽管在图6中未示出，但是在一些实施方式中，在积分时段T_INT之前或之后的复位操作期间从感测节点读取参考电平。
图7示意性地示出了根据图5的替代实施方式的更详细的图4的像素阵列的像素电路PIX1。除了由开关702表示的传输门位于光电二极管102和感测节点SN之间并且由信号TG控制之外，图7的像素电路与图5的像素电路相似。
图8是时序图，其示出了图7的像素电路中的信号的时序的示例，并且尤其是信号RST、TG和RD的时序。在图8的示例中，未示出电压VSENSE和电压输出轨VS上的电压。
信号RST例如最初为低，从而将感测节点SN耦合到电压轨VRST上的复位电平。信号TG具有使光电二极管电压复位的高脉冲802，并在脉冲802的下降沿开始积分时段T_INT。
在读出阶段期间，例如，在时段804期间复位信号变高，以将感测节点SN与复位电压轨VRST隔离，并然后在时段804期间，读取信号RD在时段806内变高，以将电压从感测节点SN转移到电压输出轨VS。在时段806期间，信号TG包括脉冲808，该脉冲808将光电二极管电压VSENSE转移到感测节点SN。如箭头810和812所示，电压输出轨VS上的电压例如在信号TG的脉冲808之前和之后通过采样电容器(图7中未示出)被采样，以便在积分之后分别捕获参考电平和光电二极管电平。
图9示意性地示出了根据本公开的另一示例性实施方式的像素阵列900。图9的示例类似于图4的示例，除了每个像素中的电压跟随器晶体管(图9中未示出)由NMOS而不是PMOS晶体管实现。因此，图4的电流源402被位于电压轨VCS和供电轨VDD之间的电流源902代替，并且可变阻抗904而不是可变阻抗404位于电压输出轨VS与接地轨GND之间，并且由差分放大器406控制。可变阻抗904例如由NMOS晶体管实现。
图10示意性地示出了根据示例实施方式的更详细的图9的像素阵列的像素电路，该像素电路在图10中被标记为PIX1。图9的其他像素电路例如由类似电路实现。
图10的像素电路PIX1例如与上述像素100相似，因为它包括形成电压跟随器的NMOS晶体管104。在图10的示例中，像素电路还包括复位晶体管1002，其例如由NMOS晶体管实现，该NMOS晶体管由信号RST控制并且通过其源极/漏极节点被耦合在感测节点SN和复位电压轨VRST之间。像素电路还例如包括读取晶体管1004，其由读取信号RD控制并通过其源极/漏极节点被耦合在晶体管104的源极与电压输出轨VS之间。
例如，图10的像素电路的操作类似于图5的像素电路的操作，除了控制信号RD和RST将被修改以考虑使用NMOS而不是PMOS晶体管之外。在一些实施方式中，类似于图7的门702的传输门可以被添加到图10的电路。
本文描述的实施方式的优点在于，像素阵列可以使用相对较低的电源电压和/或可以增加可以从每个像素读取的像素电压的电压范围。例如，这可以通过提供位于列级别而不是像素级别的可变阻抗来实现。
已经描述了各种实施方式和变型。本领域技术人员将理解的是，可以组合这些实施方式的某些特征，并且本领域技术人员将容易想到其他变型。例如，尽管已经描述了像素电路的三个特定示例，但是对于本领域技术人员而言将显而易见的是，本文描述的原理可以应用于使用作为电压跟随器进行操作的晶体管来读出一个或多个像素电压的任何像素电路。
此外，尽管在本文描述的示例中，可变阻抗404、904由晶体管实现，但是在替代实施方式中，它们可以由诸如可变电阻器的其他装置实现。
更进一步，对于本领域技术人员将显而易见的是，尽管已经描述了包括正供电轨VDD和接地轨GND的电路，但是更一般地，接地轨GND可以被认为是可以位于接地电压或另一电压(包括负电压)的其它供电轨。
此外，尽管已经基于MOS晶体管技术描述了示例，但是对于本领域技术人员而言将显而易见的是，本文描述的技术可以应用于其他晶体管技术。

Claims (12)

1.一种像素阵列，包括：
第一像素(PIX1)，包括第一晶体管(202、104)，所述第一晶体管具有：控制节点，被耦合到第一光电二极管(102)；第一主传导节点，被耦合到电压输出轨(VS)；以及第二主传导节点，被耦合到另一电压轨(VCS)；
可变阻抗(404、904)，将所述电压输出轨(VS)耦合到所述像素阵列的第一供电轨(VDD、GND)；和
电流源(402、902)，将所述另一电压轨(VCS)耦合到所述像素阵列的第二供电轨(GND、VDD)，其中基于所述另一电压轨(VCS)上的电压电平来控制所述可变阻抗(404、904)。
2.根据权利要求1所述的像素阵列，还包括差分放大器(406)，所述差分放大器具有被耦合到所述另一电压轨(VCS)的第一输入端、被耦合到参考电压电平(VREF)的第二输入端和被耦合到所述可变阻抗(404、904)的控制输入端的输出端。
3.根据权利要求2所述的像素阵列，其中所述参考电压电平(VREF)由校准电路(408)产生，所述参考电压电平(VREF)至少根据温度而变化。
4.根据权利要求1至3中任一项所述的像素阵列，其中所述可变阻抗(404、904)包括另一晶体管，所述另一晶体管通过其主电流传导节点而被耦合在所述第一供电轨(VDD、GND)与所述电压输出轨(VS)之间。
5.根据权利要求1至4中任一项所述的像素阵列，还包括：
第二像素(PIX2)，包括第二晶体管(202、104)，所述第二晶体管具有：控制节点，被耦合到第二光电二极管(102)；第一主传导节点，被耦合到所述电压输出轨(VS)；以及第二主传导节点，被耦合到所述另一电压轨(VCS)。
6.根据权利要求1至5中任一项所述的像素阵列，其中所述第一像素(PIX1)还包括第一另一晶体管(502、1002)，其将所述第一晶体管(204、104)的所述控制节点耦合至复位电压轨(VRST)。
7.根据权利要求1至6中任一项所述的像素阵列，其中所述第一像素(PIX1)还包括第二另一晶体管(504、1004)，所述第二另一晶体管将所述第一晶体管(204、104)的第一主电流传导节点耦合到所述电压输出轨(VS)，其中所述第二另一晶体管(504、1004)被配置为在所述第一像素的像素电压的读取操作期间被致使导通。
8.根据权利要求1至7中任一项所述的像素阵列，其中所述第一像素(PIX1)还包括将所述第一晶体管(204、104)的控制节点耦合到所述第一光电二极管(102)的传输门(702)，所述传输门被配置为在所述第一像素的像素电压的读取操作期间被致使导通。
9.一种在第一像素(PIX1)的读取操作期间驱动像素阵列的第一像素的方法，所述方法包括：
将由第一光电二极管(102)产生的电压电平(VSENSE)施加到所述第一像素(PIX1)的第一晶体管(204、104)的控制节点，所述第一晶体管(204、104)的第一主传导节点被耦合到电压输出轨(VS)，并且所述第一晶体管(204、104)的第二主传导节点被耦合到另一电压轨(VCS)；和
调节将所述电压输出轨(VS)耦合到所述像素阵列的第一供电轨(VDD、GND)的可变阻抗(404、904)，基于所述另一电压轨(VCS)上的电压来调节所述可变阻抗(404、904)，所述另一电压轨(VCS)经由电流源(402、902)被耦合到第二供电轨(GND、VDD)。
10.根据权利要求9所述的方法，还包括：在将所述电压电平(VSENSE)施加到所述第一晶体管(204、104)的控制节点之前，通过使所述第一像素(PIX1)的第一另一晶体管(502、1002)导通来复位所述第一晶体管(204、104)的控制节点处的电压电平。
11.根据权利要求9或10所述的方法，还包括：在读取操作期间使所述第一像素(PIX1)的第二另一晶体管(504、1004)导通，所述第二另一晶体管504、1004)将所述第一晶体管(204、104)的第一主电流传导节点耦合到所述电压输出轨(VS)。
12.根据权利要求9至11中任一项所述的方法，其中将所述电压电平(VSENSE)施加到所述第一晶体管(204、104)的控制节点包括激活将所述第一晶体管的控制节点耦合到所述光电二极管(102)的传输门(702)。
CN201911233687.2A 2018-12-05 2019-12-05 具有反向电压跟随器的像素阵列 Active CN111277775B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1872389A FR3089682B1 (fr) 2018-12-05 2018-12-05 Matrice de pixels munie d’un suiveur de tension inversé
FR18/72389 2018-12-05

Publications (2)

Publication Number Publication Date
CN111277775A true CN111277775A (zh) 2020-06-12
CN111277775B CN111277775B (zh) 2024-04-26

Family

ID=66690477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911233687.2A Active CN111277775B (zh) 2018-12-05 2019-12-05 具有反向电压跟随器的像素阵列

Country Status (3)

Country Link
US (1) US11380723B2 (zh)
CN (1) CN111277775B (zh)
FR (1) FR3089682B1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4262228A1 (fr) 2022-04-13 2023-10-18 Commissariat à l'énergie atomique et aux énergies alternatives Matrice de pixels

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6697111B1 (en) * 1998-04-08 2004-02-24 Ess Technology, Inc. Compact low-noise active pixel sensor with progressive row reset
GB0403726D0 (en) * 2003-04-02 2004-03-24 Agilent Technologies Inc Pixel sensors
US6760070B1 (en) * 2000-02-29 2004-07-06 Foveon, Inc. High-sensitivity storage pixel sensor array having auto-exposure detection
US20070236590A1 (en) * 2006-03-31 2007-10-11 Cypress Semiconductor Corporation Output auto-zero for CMOS active pixel sensors
US7847846B1 (en) * 2006-05-16 2010-12-07 University Of Rochester CMOS image sensor readout employing in-pixel transistor current sensing
US20160079291A1 (en) * 2014-09-17 2016-03-17 Stmicroelectronics (Grenoble 2) Sas Cmos image sensor
US20160112662A1 (en) * 2014-10-21 2016-04-21 Commissariat à l'Energie Atomique et aux Energies Alternatives Image sensor pixel having multiple sensing node gains
US20160223884A1 (en) * 2015-02-04 2016-08-04 Canon Kabushiki Kaisha Photoelectric conversion apparatus, imaging system, and driving method for photoelectric conversion apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2855326B1 (fr) * 2003-05-23 2005-07-22 Atmel Grenoble Sa Capteur d'image matriciel en technologie cmos
US7411168B2 (en) * 2005-07-28 2008-08-12 Imagerlaes, Inc. CMOS imager with wide dynamic range pixel
JP2013032944A (ja) 2011-08-01 2013-02-14 Toyota Central R&D Labs Inc 車両の空気力測定装置
JP2013062611A (ja) * 2011-09-12 2013-04-04 Sony Corp 固体撮像素子およびカメラシステム
CN102572322B (zh) 2011-12-26 2014-07-30 深港产学研基地 超低压cmos图像传感器像素单元及电压输入输出方法
JP6631887B2 (ja) * 2015-01-28 2020-01-15 パナソニックＩｐマネジメント株式会社 固体撮像装置およびカメラ
US9871066B2 (en) * 2016-01-15 2018-01-16 Sensors Unlimited, Inc. Enhanced pixel for multiband sensing including a signal path to receive a flow of signals flowing through a control device
US9888197B1 (en) * 2017-01-04 2018-02-06 Semiconductor Components Industries, Llc Methods and apparatus for a CMOS image sensor with an in-pixel amplifier

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6697111B1 (en) * 1998-04-08 2004-02-24 Ess Technology, Inc. Compact low-noise active pixel sensor with progressive row reset
US6760070B1 (en) * 2000-02-29 2004-07-06 Foveon, Inc. High-sensitivity storage pixel sensor array having auto-exposure detection
GB0403726D0 (en) * 2003-04-02 2004-03-24 Agilent Technologies Inc Pixel sensors
US20070236590A1 (en) * 2006-03-31 2007-10-11 Cypress Semiconductor Corporation Output auto-zero for CMOS active pixel sensors
US7847846B1 (en) * 2006-05-16 2010-12-07 University Of Rochester CMOS image sensor readout employing in-pixel transistor current sensing
US20160079291A1 (en) * 2014-09-17 2016-03-17 Stmicroelectronics (Grenoble 2) Sas Cmos image sensor
US20160112662A1 (en) * 2014-10-21 2016-04-21 Commissariat à l'Energie Atomique et aux Energies Alternatives Image sensor pixel having multiple sensing node gains
US20160223884A1 (en) * 2015-02-04 2016-08-04 Canon Kabushiki Kaisha Photoelectric conversion apparatus, imaging system, and driving method for photoelectric conversion apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4262228A1 (fr) 2022-04-13 2023-10-18 Commissariat à l'énergie atomique et aux énergies alternatives Matrice de pixels
FR3134652A1 (fr) 2022-04-13 2023-10-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Matrice de pixels

Also Published As

Publication number Publication date
US20200185441A1 (en) 2020-06-11
CN111277775B (zh) 2024-04-26
US11380723B2 (en) 2022-07-05
FR3089682A1 (fr) 2020-06-12
FR3089682B1 (fr) 2020-12-25

Similar Documents

Publication Publication Date Title
KR102337970B1 (ko) 샘플-앤드-홀드 기반 시간적 대비 비전 센서
US9497403B2 (en) Solid-state imaging apparatus and camera
US7791380B2 (en) Current sampling method and circuit
US11330214B2 (en) Comparator and image sensing device including the same
US11503238B2 (en) Image sensor
US20030164443A1 (en) Image sensor
CN102256069B (zh) 固态成像设备
US10447957B2 (en) Unit pixel and operating method thereof and CMOS image sensor using the same
US11528441B2 (en) Solid-state imaging device, AD-converter circuit and current compensation circuit
CN111277775B (zh) 具有反向电压跟随器的像素阵列
US7755684B2 (en) Row driver circuitry for imaging devices and related method of operation
US10165214B2 (en) Imaging device and imaging system
US7683671B2 (en) Method, apparatus, and system providing power supply independent imager output driver having a constant slew rate
US10715758B2 (en) Amplification circuit performing primary and secondary amplifications
JP6960259B2 (ja) 撮像装置およびその駆動方法
JP6733540B2 (ja) 半導体集積回路および撮像装置
US20230335567A1 (en) Pixel array
US9807333B2 (en) Imaging apparatus and imaging system
US10771725B1 (en) Pixel circuit
US10931268B2 (en) Ramp signal generation device and CMOS image sensor including the same
JP4797600B2 (ja) 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置
KR20220072537A (ko) 감지 회로 및 이를 포함하는 소스 드라이버
US9897483B2 (en) Photoelectric conversion apparatus, focus detection apparatus, and image capturing system
JP2024000048A (ja) 半導体装置
EP0951142A2 (en) Cmos imager column buffer gain compensation circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant