CN111273941A - 一种船用控制*** - Google Patents
一种船用控制*** Download PDFInfo
- Publication number
- CN111273941A CN111273941A CN202010050904.0A CN202010050904A CN111273941A CN 111273941 A CN111273941 A CN 111273941A CN 202010050904 A CN202010050904 A CN 202010050904A CN 111273941 A CN111273941 A CN 111273941A
- Authority
- CN
- China
- Prior art keywords
- interface
- hardware
- management module
- layer
- user
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4482—Procedural
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/70—Software maintenance or management
- G06F8/71—Version control; Configuration management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明涉及一种船用控制***,包括用户程序层,用于完成底层硬件接口模块的数据收发,寄存读写和中断处理,硬件驱动;用户接口层,用于将底层硬件接口函数封装用户可直接调用的函数,实现硬件接口需要实现的功能,形成一整套的API;硬件驱动层,通过一定的调度机制,整合***中的各个硬件模块相互协调完成***功能;所述用户程序层与用户接口层连接,所述用户接口层与硬件驱动层连,本发明通过完成对用户接口层的函数调用,组合各个逻辑最终按照***的要求完成对整个船用控制***的配置管理、外设配置和外设监控。
Description
技术领域
本发明涉及控制***技术领域,具体涉及一种船用控制***。
背景技术
由于船上的设备越来越多,部件越来越复杂,简单的人工控制或单独控制已不能满足需要,此时就需要一整套完整的自动控制***,将外设的传感器统一采集、统一控制。
发明内容
本发明的目的是提供一种船用控制***。
本发明的目的是通过以下技术方案来实现:包括用户程序层,用于完成底层硬件接口模块的数据收发,寄存读写和中断处理,硬件驱动;
用户接口层,用于将底层硬件接口函数封装用户可直接调用的函数,实现硬件接口需要实现的功能,形成一整套的API;
硬件驱动层,通过一定的调度机制,整合***中的各个硬件模块相互协调完成***功能;
所述用户程序层与用户接口层连接,所述用户接口层与硬件驱动层连接。
在优选的实施方案中,所述用户程序层包括用户程序APP。
在优选的实施方案中,所述用户接口层包括均与用户程序层相连的***初始化接口、UART数据收发接口、FPGA接口管理、DAC接口管理、定时器管理接口。
在优选的实施方案中,FPGA接口管理上连接有DI接口、DO接口、温度传感器接口、ADC接口、报警接口、IGBT接口。
在优选的实施方案中,所述硬件驱动层包括DSP***硬件管理模块、SPI接口管理模块、EMIF接口管理模块、UART接口管理模块、PWM接口管理模块、GPIO接口管理模块,所述DSP***硬件管理模块、EMIF接口管理模块、PWM接口管理模块、GPIO接口管理模块均与***初始化接口连接,所述DSP***硬件管理模块与DAC接口管理连接,所述EMIF接口管理模块还与FPGA接口管理连接,所述UART接口管理模块与UART数据收发接口连接,所述PWM接口管理模块与定时器管理接口连接,所述GPIO接口管理模块与FPGA接口管理连接。
本发明的有益效果为:通过完成对用户接口层的函数调用,组合各个逻辑最终按照***的要求完成对整个船用控制***的配置管理、外设配置和外设监控。
附图说明
下面根据附图对本发明作进一步详细说明。
图1是本发明实施例所述的船用控制***的***图;
图2是本发明实施例所述的船用控制***的运行流程图。
图中:
1、用户程序层;2、用户接口层;3、硬件驱动层;4、用户程序APP;5、***初始化接口;6、UART数据收发接口;7、FPGA接口管理;8、DAC接口管理;9、定时器管理接口;10、DSP***硬件管理模块;11、SPI接口管理模块;12、EMIF接口管理模块;13、UART接口管理模块;14、PWM接口管理模块;15、GPIO接口管理模块;16、DI接口;17、DO接口;18、温度传感器接口;19、ADC接口;20、报警接口;21、IGBT接口。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
下面将参照附图和具体实施例对本发明作进一步的说明。
如图1所示,本发明实施例的一种船用控制***,包括用户程序层1,用于完成底层硬件接口模块的数据收发,寄存读写和中断处理,硬件驱动;
用户接口层2,用于将底层硬件接口函数封装用户可直接调用的函数,实现硬件接口需要实现的功能,形成一整套的API;
硬件驱动层3,通过一定的调度机制,整合***中的各个硬件模块相互协调完成***功能;
用户程序层1与用户接口层2连接,用户接口层2与硬件驱动层3连接。
用户程序层1包括用户程序APP 4。
用户接口层2包括均与用户程序层1相连的***初始化接口5、UART数据收发接口6、FPGA接口管理7、DAC接口管理8、定时器管理接口9。
FPGA接口管理7上连接有DI接口16、DO接口17、温度传感器接口18、ADC接口19、报警接口21、IGBT接口21。
硬件驱动层3包括DSP***硬件管理模块10、SPI接口管理模块11、EMIF接口管理模块12、UART接口管理模块13、PWM接口管理模块14、GPIO接口管理模块14,DSP***硬件管理模块10、EMIF接口管理模块12、PWM接口管理模块14、GPIO接口管理模块15均与***初始化接口5连接,DSP***硬件管理模块10与DAC接口管理8连接,EMIF接口管理模块12还与FPGA接口管理7连接,UART接口管理模块13与UART数据收发接口6连接,PWM接口管理模块14与定时器管理接口9连接,GPIO接口管理模块15与FPGA接口管理7连接。
硬件驱动层3:
硬件驱动是实现应用程序和设备中的所有外设互动的唯一接口,通过硬件接口驱动可以实现对船用控制***中的各种外设控制和状态监控操作。在船用控制***中主要包含如下的硬件接口:
DSP硬件管理接口:主要负责DSP(既CPU)的基本初始化,在***上电后完成对对DSP的基本初始化,包含***运行时钟、***RAM、***中断的配置。为后期的***运行构建最基本的运行环境,所以DSP硬件管理接口需要提供如下函数接口:
Dsp_system_init
Dsp_system_clk_init
Dsp_system_ram_init
Dsp_system_irq_init
SPI接口:提供一组基于三线的SPI通讯接口,通过配置SPI接口可以实现和满足SPI时序要求的外设进行通讯,既数据传输的要求。SPI驱动接口在底层提供对SPI的参数配置、数据发送和数据接收功能。其中参数配置包含时钟频率、数据相位、数据位宽、中断、FIFO等参数的配置,所以SPI接口驱动需要提供如下接口函数:
Dsp_spi_cfg
Dsp_spi_send
Dsp_spi_recv
Dsp_spi_reset
EMIF接口:EMIF接口是一组基于数据和地址总线的一套并行数据传输接口,通过地址总线。数据总线以及相关的控制接口可以实现和外设的高速数据传输。在船用控制***中主要用于实现SRAM、FPGA的数据通讯,对于EMIF接口的函数封装如下所示:
Dsp_emif_init
Dsp_emif_reset
Dsp_emif_read_reg
Dsp_emif_write_reg
UART接口:UART接口主要实现和外部RS232设备的数据通讯,通过配置UART接口的波特率、数据位宽、奇偶校验位、停止位参数的配置,通过UART接口实现和外部设备的数据传输和信息共享,,所以对Uart接口的函数封装如下所示:
Dsp_uart_init
Dsp_uart_cfg
Dsp_uart_reset
Dsp_uart_read_char
Dsp_uart_send_char
PWM接口:PWM接口主要实现对***中PWM定时器的初始化,完成对PWM模块中的时钟、中断参数的配置。所以对PWM接口的函数封装如下:
Dsp_pwm_init
Dsp_pwm_cfg
Dsp_pwm_enable
Dsp_pwm_disable
GPIO接口:GPIO接口是通过IO接口的简称,通过GPIO接口程序可以在DSP的输入输出接口中输出高、低电平从而达到控制外部设备的状态的功能。同时将GPIO配置为输入模式则可以通过该接口获取外部设备的输出信息,从而判断外部设备的运行状态,所以对于GPIO接口的函数封装如下:
Dsp_gpio_init
Dsp_gpio_dir_set
Dsp_gpio_read
Dsp_gpio_write
用户接口层:
用户接口层是对硬件驱动层的二次封装,通过将硬件驱动层的二层封装,完成对外的功能性函数的构建,从而更加方便用户程序进行整体的功能调用。用户接口层主要包含如下:
***初始化接口5
***初始化接口5需要按照要求完成对船用控制***中各个模块的初始化操作,其中包含对SPI接口的配置、对UART接口的配置、对FPGA的初始化和复位。对以太网接口的配置等操作,而这些操作均通过对硬件层接口的二次封装来实现。
UART数据收发接口6
UART数据收发接口6通过对UART接口的二次封装,完成对UART数据的块发送和块接收操作。
FPGA管理接口7
FPGA管理接口7主要通过对GPIO接口函数和EMIF接口的二次封装,完成对挂接在FPGA的外设的操作,这些外设主要包含:DI、DO、温度传感器、ADC、报警、IGBT接口和从设备的状态。
DAC管理接口8
DAC管理接口8将GPIO函数和SPI函数进行二次封装,完成对DAC芯片的控制。
定时器管理接口9
定时器管理接口9作为***的调度基础,需要完成定时器初始化配置以及定时器的中断处理操作。
用户程序层1:
用户程序是整个船用控制***的核心,通过完成对用户接口层的函数调用,组合各个逻辑最终按照***的要求完成对整个船用控制***的配置管理、外设配置和外设监控。
用户程序以PWM定时中断为调度基础,在每一个中断周期内完成对所有外部传感器的状态的采集,此时需要操作的外设包含:DI、ADC、温度传感器、旋转编码器等输入传感器件。在整个运行周期内用户程序在按照相关的算法得出此时应该输出的输出控制参数,并通过相关的控制接口进行输出从而达到控制整个***的目的。
整体的船用控制***运行流程如图2所示:***初始化,若异常则输出异常警告,结束;如不异常则定时器初始化,若定时器初始化异常,则输出异常警告,结束;若定时器初始化不异常则依次获取外部参数、数据处理、输出控制信号,在每一个中断周期内完成对所有外部传感器的状态的采集,若其中哪个步骤出现异常则记录异常状态。
最后应说明的是:以上所述的各实施例仅用于说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述实施例所记载的技术方案进行修改,或者对其中部分或全部技术特征进行等同替换;而这些修改或替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (5)
1.一种船用控制***,控制软件运行与DSP操作环境中,其特征在于:包括用户程序层,用于完成底层硬件接口模块的数据收发,寄存读写和中断处理,硬件驱动;
用户接口层,用于将底层硬件接口函数封装,用户可直接调用的函数,实现硬件接口需要实现的功能,形成一整套的API;
硬件驱动层,通过一定的调度机制,整合***中的各个硬件模块相互协调完成***功能;
所述用户程序层与用户接口层连接,所述用户接口层与硬件驱动层连接。
2.根据权利要求1所述的船用控制***,其特征在于:所述用户程序层包括用户程序APP。
3.根据权利要求1所述的船用控制***,其特征在于:所述用户接口层包括均与用户程序层相连的***初始化接口、UART数据收发接口、FPGA接口管理、DAC接口管理、定时器管理接口。
4.根据权利要求3所述的船用控制***,其特征在于:FPGA接口管理上连接有DI接口、DO接口、温度传感器接口、ADC接口、报警接口、IGBT接口。
5.根据权利要求3所述的船用控制***,其特征在于:所述硬件驱动层包括DSP***硬件管理模块、SPI接口管理模块、EMIF接口管理模块、UART接口管理模块、PWM接口管理模块、GPIO接口管理模块,所述DSP***硬件管理模块、EMIF接口管理模块、PWM接口管理模块、GPIO接口管理模块均与***初始化接口连接,所述DSP***硬件管理模块与DAC接口管理连接,所述EMIF接口管理模块还与FPGA接口管理连接,所述UART接口管理模块与UART数据收发接口连接,所述PWM接口管理模块与定时器管理接口连接,所述GPIO接口管理模块与FPGA接口管理连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010050904.0A CN111273941B (zh) | 2020-01-17 | 2020-01-17 | 一种船用控制*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010050904.0A CN111273941B (zh) | 2020-01-17 | 2020-01-17 | 一种船用控制*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111273941A true CN111273941A (zh) | 2020-06-12 |
CN111273941B CN111273941B (zh) | 2023-06-16 |
Family
ID=71000945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010050904.0A Active CN111273941B (zh) | 2020-01-17 | 2020-01-17 | 一种船用控制*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111273941B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100097357A1 (en) * | 2008-10-22 | 2010-04-22 | Asustek Computer Inc. | Computer and method for controlling external display device |
CN104750475A (zh) * | 2013-12-31 | 2015-07-01 | 深圳航天东方红海特卫星有限公司 | 一种卫星在轨重构框架***和方法 |
CN110413264A (zh) * | 2019-07-30 | 2019-11-05 | 南京市晨枭软件技术有限公司 | 一种软件应用架构及其配置单元 |
CN110515593A (zh) * | 2019-07-11 | 2019-11-29 | 北京机电工程研究所 | 一种飞机航电***架构 |
-
2020
- 2020-01-17 CN CN202010050904.0A patent/CN111273941B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100097357A1 (en) * | 2008-10-22 | 2010-04-22 | Asustek Computer Inc. | Computer and method for controlling external display device |
CN104750475A (zh) * | 2013-12-31 | 2015-07-01 | 深圳航天东方红海特卫星有限公司 | 一种卫星在轨重构框架***和方法 |
CN110515593A (zh) * | 2019-07-11 | 2019-11-29 | 北京机电工程研究所 | 一种飞机航电***架构 |
CN110413264A (zh) * | 2019-07-30 | 2019-11-05 | 南京市晨枭软件技术有限公司 | 一种软件应用架构及其配置单元 |
Also Published As
Publication number | Publication date |
---|---|
CN111273941B (zh) | 2023-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102929836B (zh) | 一种航天专用asic芯片*** | |
US6131131A (en) | Computer system including an enhanced communication interface for an ACPI-compliant controller | |
CN101276488B (zh) | 一种可实现智能can总线通信的车载记录仪 | |
CN112799992B (zh) | 现场总线芯片架构 | |
US9250299B1 (en) | Universal industrial analog input interface | |
US20190227971A1 (en) | Architecture for consolidating multiple sources of low-bandwidth data over a serial bus | |
KR20180050728A (ko) | 멀티-노드 네트워크에서의 입력/출력 신호 브릿징 및 가상화 | |
US9336167B2 (en) | I2C controller register, control, command and R/W buffer queue logic | |
US20180329837A1 (en) | Input/output direction decoding in mixed vgpio state exchange | |
EP3387796A1 (en) | Optimal latency packetizer finite state machine for messaging and input/output transfer interfaces | |
US20080098137A1 (en) | Protocol adapter for passing diagnostic messages between vehicle networks and a host computer | |
US10572410B2 (en) | Function-specific communication on a multi-drop bus for coexistence management | |
CN104753958A (zh) | 一种通讯协议转换卡及通讯协议转换方法 | |
CN201604665U (zh) | 一种列控中心通信接口设备 | |
CN103200081A (zh) | 一种面向异构网络环境的物联网网关开发平台 | |
CN104714907B (zh) | 一种pci总线转换为isa和apb总线设计方法 | |
CN104156333A (zh) | 一种基于fpga的uart多接口扩展***和方法 | |
CN108628784B (zh) | 串行通信器及串行通信*** | |
CN112398714B (zh) | 一种背板总线主站、***及其数据通信方法 | |
CN103870421A (zh) | 一种基于fpga的串行接口和pwm组合应用ip核 | |
Semiconductor | EZ-USB® Technical Reference Manual | |
CN203167288U (zh) | 一种面向异构网络环境的物联网网关开发平台 | |
CN101763324B (zh) | 设备模拟的实现方法和装置 | |
CN101770420A (zh) | Soc芯片调试结构及实现调试信息输出的方法 | |
CN104156335A (zh) | 一种uart多接口复用方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |