CN111261710A - 一种绝缘栅双极型晶体管及其制备方法 - Google Patents
一种绝缘栅双极型晶体管及其制备方法 Download PDFInfo
- Publication number
- CN111261710A CN111261710A CN201811466031.0A CN201811466031A CN111261710A CN 111261710 A CN111261710 A CN 111261710A CN 201811466031 A CN201811466031 A CN 201811466031A CN 111261710 A CN111261710 A CN 111261710A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- collector
- projection
- away
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 127
- 239000002184 metal Substances 0.000 claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明涉及功率半导体芯片技术领域，公开了一种绝缘栅双极型晶体管及其制备方法，该晶体管中包括衬底，衬底上设有集电极层和器件层，器件层在衬底上的投影包括至少两个相对的侧边与集电极层在衬底上投影的边缘具有设定距离，器件层外表面包覆有介质层，介质层背离器件层一侧形成有发射极键合金属层，集电极层背离衬底一侧位于器件层以外区域内设有集电极键合金属层。上述晶体管中，当对晶体管通电时，电子依次经过发射极键合金属层、器件层、集电极层、集电极键合金属层，实现电流导通，从而电流的通过路径不经过衬底，使得晶体管中可以采用较厚的衬底来承载超薄器件层，不需要采用超薄的减薄工艺和相关的复杂步骤，降低了制造成本以及制造难度。
Description
技术领域
本发明涉及功率半导体芯片技术领域，特别涉及一种绝缘栅双极型晶体管及其制备方法。
背景技术
以电场截止型结构的绝缘栅双极型晶体管FS-IGBT(Field Stop Insulated GateBipolar Transistor)是目前技术最先进的IGBT器件，由于其通过增加N型半导体层结构，使得器件的电场分布呈现截止(Field Stop)，从而减小了N型耐压层的厚度，降低了器件的导通压降和功率损耗。其性能较其他PT-IGBT、NPT-IGBT结构有很大幅度的提升，逐渐成为IGBT领域的主流设计；现有技术中FS-IGBT的结构如图1所示，包括发射极键合金属层05、介质层04、器件层03、集电极层02和集电极键合金属层06。
但在制程技术上，为了能达到场截止的这种特性，必须将衬底层的厚度研磨到非常薄，给整个FS-IGBT芯片的制造造成了非常大的难度。
发明内容
本发明提供了一种绝缘栅双极型晶体管及其制备方法，绝缘栅双极型晶体管在通电时，电流通过器件层后经集电极层输入至集电极键合金属层中，实现电流的导通，避免了电流通过衬底，从而不再需要将衬底进行研磨，降低了制造成本以及制造难度。
为达到上述目的，本发明提供以下技术方案：
一种晶体管，包括衬底，所述衬底上设有集电极层，所述集电极层背离所述衬底的一侧设有器件层，所述器件层在所述衬底上的投影面积小于所述集电极层在所述衬底上的投影面积，且所述器件层在所述衬底上的投影包括至少两个相对的侧边与所述集电极层在所述衬底上的投影的边缘具有设定距离，且所述器件层的外表面包覆有介质层，所述介质层背离所述器件层的一侧形成有发射极键合金属层，所述集电极层背离所述衬底的一侧位于所述器件层以外的区域内设有集电极键合金属层。
上述晶体管中，衬底上依次设置有集电极层和器件层，且器件层在衬底上的投影面积小于集电极层在衬底上的投影面积，并且器件层在衬底上的投影存在至少两个相对的侧边与集电极在衬底上的投影的边缘存在设定距离，使得集电极背离衬底的一侧的部分表面露出，以便于在集电极露出的表面上设置集电极键合金属层，以使集电极键合金属层与集电极电连接；在器件层的外表面包覆设置介质层，实现了对器件层的绝缘处理，使得当器件层中通过电流时，电流可定向向集电极方向流出，即当对本晶体管进行通电时，电流经过金属层输入至器件层中，并经器件层输入至集电极层中，最后由集电极层输入至集电极键合金属层中，通过集电极键合金属层将电流输出，从而电流的导通路径不经过衬底，使得在对晶体管的制备过程中可以采用较厚的单晶硅衬底来承载超薄器件层，防止超薄器件层在制备及封装过程中损伤，提高晶体管可靠性，不需要采用超薄的减薄工艺和相关的复杂步骤，从而简化了晶体管的制备工艺，降低了制造成本以及制造难度。
优选地，所述器件层包括依次设置于所述集电极层背离所述衬底一侧的场截止层和器件耐压层。
优选地，所述器件耐压层背离所述衬底的一侧形成有元器件区域。
优选地，所述设定距离大于零。
优选地，所述设定距离的范围为小于或等于400微米。
优选地，所述介质层沿垂直于所述衬底的方向形成的侧壁的厚度范围为大于或等于1微米。
本发明还提供了一种晶体管的制备方法，包括：
在衬底上制备集电极层；
在所述集电极层背离所述衬底的一侧制备外延层；
将外延层进行刻蚀，形成器件层，并且所述器件层在所述衬底上的投影面积小于所述集电极层在所述衬底上的投影面积，以露出所述集电极层，且所述器件层在所述衬底上的投影包括至少两个相对的侧边与所述集电极层在所述衬底上的投影的边缘具有设定距离；
在所述器件层的外表面制备包覆所述器件层的介质层；
对所述介质层进行图案化处理；
在所述介质层的外表面制备包覆所述介质层的金属层，且所述金属层在所述衬底上的投影面积大于所述介质层在所述衬底上的投影面积；
对所述金属层进行图案化处理，以形成位于所述介质层背离所述器件层一侧的发射极键合金属层以及形成于位于所述集电极层背离所述衬底一侧的集电极键合金属层。
优选地，所述在集电极层背离衬底的一侧制备外延层，包括：
在所述集电极层背离所述衬底的一侧制备场截止层；
在所述场截止层背离所述集电极层的一侧制备器件耐压层。
优选地，在所述将外延层进行刻蚀，形成器件层，并且器件层在衬底上的投影面积小于集电极层在衬底上的投影面积，以露出所述集电极层，且所述器件层在所述衬底上的投影包括至少两个相对的侧边与所述集电极层在所述衬底上的投影的边缘具有设定距离之前，还包括：
在所述器件耐压层背离所述衬底的一侧制备元器件层。
优选地，所述在器件耐压层背离衬底的一侧制备元器件层，包括：
在所述器件耐压层背离所述场截止层的一侧刻蚀形成多个凹槽，并在凹槽内填充用于制备元器件的材料，以形成元器件层，所述元器件层所对应的所述器件耐压层的区域为元器件形成区。
附图说明
图1为现有技术中晶体管的结构示意图；
图2为本发明提供的晶体管的剖面结构示意图；
图3为本发明提供的晶体管的结构示意图；
图4为本发明提供的晶体管的制备方法中步骤1的结构示意图；
图5为本发明提供的晶体管的制备方法中步骤2的结构示意图；
图6为本发明提供的晶体管的制备方法中步骤3的结构示意图；
图7为本发明提供的晶体管的制备方法中步骤4的结构示意图；
图8为本发明提供的晶体管的制备方法中步骤5的结构示意图；
图9为本发明提供的晶体管的制备方法中步骤7的结构示意图；
图10为本发明提供的晶体管的制备方法中步骤8的结构示意图；
图11为本发明提供的晶体管的制备方法中步骤9的结构示意图；
图12为本发明提供的晶体管的制备方法中步骤10的结构示意图。
图标：1-衬底；02、2-集电极层；03、3-器件层；31-场截止层；32-器件耐压层；33-元器件形成区；04、4-介质层；05、5-发射极键合金属层；06、6-集电极键合金属层；7-光刻胶；8-金属层；a-第一设定距离；b-第二设定距离。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图2至图3，本发明实施例提供的一种晶体管，包括衬底1，衬底1上设有集电极层2，集电极层2背离衬底1的一侧设有器件层3，器件层3在衬底1上的投影面积小于集电极层2在衬底1上的投影面积，且器件层3在衬底1上的投影包括至少两个相对的侧边与集电极层2在衬底1上的投影的边缘具有设定距离，且器件层3的外表面包覆有介质层4，介质层4背离器件层3的一侧形成有发射极键合金属层5，集电极层2背离衬底1的一侧位于器件层3以外的区域内设有集电极键合金属层6。
上述晶体管中，衬底1上依次设置有集电极层2和器件层3，且器件层3在衬底1上的投影面积小于集电极层2在衬底1上的投影面积，并且器件层3在衬底1上的投影存在至少两个相对的侧边与集电极在衬底1上的投影的边缘存在设定距离，使得集电极背离衬底1的一侧的部分表面露出，以便于在集电极露出的表面上设置集电极键合金属层6，以使集电极键合金属层6与集电极电连接；在器件层3的外表面包覆设置介质层4，实现了对器件层3的绝缘处理，使得当器件层3中通过电流时，电流可定向向集电极方向流出，即当对本晶体管进行通电时，电子经过发射极键合金属层5移动至器件层3中，并经器件层3移动至集电极层2中，最后由集电极层2移动至至集电极键合金属层6中，通过集电极键合金属层6实现电流的导通，从而电流的通过路径不经过衬底1，使得在对晶体管的制备过程中可以采用较厚的单晶硅衬底来承载超薄器件层，防止超薄器件层在制备及封装过程中损伤，提高晶体管可靠性，不需要采用超薄的减薄工艺和相关的复杂步骤，从而简化了晶体管的制备工艺，降低了制造成本以及制造难度。
作为上述设定距离的一种实施方式，设定距离的范围为小于或等于400微米。
如图2所示，作为上述设定距离的一种实施方式，器件层3在衬底1上的投影包括两个相对的侧边与集电极层2在衬底1上的投影的边缘具有设定距离，分别为第一设定距离a和第二设定距离b，第一设定距离和第二设定距离均小于400微米，且第一设定距离和第二设定距离中，至多一个设定距离为0；本实施例中，第一设定距离a大于第二设定距离b。
具体地，器件层3包括依次设置于集电极层2背离衬底1一侧的场截止层31和器件耐压层32。
具体地，器件耐压层32背离衬底1的一侧形成有元器件区域。
具体地，元器件区域包括保护环、沟槽栅以及P-N结。
具体地，介质层4沿垂直于衬底1的方向形成的侧壁的厚度范围为大于或等于1微米。
作为上述衬底1的一种实施方式，衬底1由单晶硅制成。
作为上述集电极层2的一种实施方式，上述集电极层2通过离子注入P型杂质硼，形成一层P型掺杂层作为本申请中的集电极层2。
如图4至图12所示，本发明实施例还提供了一种晶体管的制备方法，包括：
在衬底1上制备集电极层2；
在集电极层2背离衬底1的一侧制备外延层；
将外延层进行刻蚀，形成器件层3，并且器件层3在衬底1上的投影面积小于集电极层2在衬底1上的投影面积，以露出集电极层2，且器件层3在衬底1上的投影包括至少两个相对的侧边与集电极层2在衬底1上的投影的边缘具有设定距离；
在器件层3的外表面制备包覆器件层3的介质层4；
对介质层4进行图案化处理；
在介质层4的外表面制备包覆介质层4的金属层8，且金属层8在衬底1上的投影面积大于介质层4在衬底1上的投影面积；
对金属层8进行图案化处理，以形成位于介质层4背离器件层3一侧的发射极键合金属层5、栅极键合金属层以及形成于位于集电极层2背离衬底1一侧的集电极键合金属层6。
上述晶体管的制备方法中，在衬底1上依次制备集电极层2和外延层，且将外延层进行刻蚀形成器件层3，以使集电极背离衬底1的一侧的部分表面露出，在器件层3的外表面包覆制备介质层4，对器件层3进行了绝缘处理，然后在介质层4的外表面制备金属层8，并对金属层8进行刻蚀，形成了发射极键合金属层5、栅极键合金属层和集电极键合金属层6，本制备方法中，通过设置金属层8并对金属层8进行刻蚀形成发射极键合金属层5、栅极键合金属层和集电极键合金属层6，实现了发射极键合金属层5、栅极键合金属层和集电极键合金属层6的同时制备，简化了晶体管的制备方法，提高了制备效率。
具体地，在集电极层2背离衬底1的一侧制备外延层，包括：
在集电极层2背离衬底1的一侧制备场截止层31；
在场截止层31背离集电极层2的一侧制备器件耐压层32。
上述场截止层31和器件耐压层32采用外延工艺制成。
具体地，在将外延层进行刻蚀，形成器件层3，并且器件层3在衬底1上的投影面积小于集电极层2在衬底1上的投影面积，以露出集电极层2，且器件层3在衬底1上的投影包括至少两个相对的侧边与集电极层2在衬底1上的投影的边缘具有设定距离之前，还包括：
在器件耐压层32背离衬底1的一侧制备元器件层3。
具体地，在器件耐压层32背离衬底1的一侧制备元器件层3，包括：
在器件耐压层32背离场截止层31的一侧刻蚀形成多个凹槽，并在凹槽内填充用于制备元器件的材料，以形成元器件层3，元器件层3所对应的器件耐压层32的区域为元器件形成区33。
具体地，将外延层进行刻蚀，形成器件层3，并且器件层3在衬底1上的投影面积小于集电极层2在衬底1上的投影面积，以露出集电极层2，且器件层3在衬底1上的投影包括至少两个相对的侧边与集电极层2在衬底1上的投影的边缘具有设定距离，包括：
在元器件形成区33背离衬底1的一侧涂覆光刻胶7；
将光刻胶7以外的区域进行刻蚀，以漏出集电极层2；
剥离光刻胶7。
上述在对器件层3进行刻蚀时，通过在元器件形成区33上涂覆一层光刻胶7，防止在刻蚀过程中对元器件形成区33造成损伤。
具体地，采用化学气相沉积工艺制备介质层4。
具体地，采用磁控溅射工艺制备金属层8。
本实施例中，晶体管的制备方法具体包括：
步骤1：在衬底1上制备集电极层2；
步骤2：在集电极层2背离衬底1的一侧制备外延层；
步骤3：将外延层进行刻蚀，形成器件层3，并且器件层3在衬底1上的投影面积小于集电极层2在衬底1上的投影面积，以露出集电极层2，且器件层3在衬底1上的投影包括至少两个相对的侧边与集电极层2在衬底1上的投影的边缘具有设定距离；
步骤4：在元器件形成区33背离衬底1的一侧涂覆光刻胶7；
步骤5：将光刻胶7以外的区域进行刻蚀，以漏出集电极层2；
步骤6：剥离光刻胶7。
步骤7：在器件层3的外表面制备包覆器件层3的介质层4；
步骤8：对介质层4进行图案化处理；
步骤9：在介质层4的外表面制备包覆介质层4的金属层8，且金属层8在衬底1上的投影面积大于介质层4在衬底1上的投影面积；
步骤10：对金属层8进行图案化处理，以形成位于介质层4背离器件层一侧的发射极键合金属层5、栅极键合金属层以及形成于位于集电极层2背离衬底1一侧的集电极键合金属层6。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种绝缘栅双极型晶体管，其特征在于，包括衬底，所述衬底上设有集电极层，所述集电极层背离所述衬底的一侧设有器件层，所述器件层在所述衬底上的投影面积小于所述集电极层在所述衬底上的投影面积，且所述器件层在所述衬底上的投影包括至少两个相对的侧边与所述集电极层在所述衬底上的投影的边缘具有设定距离，且所述器件层的外表面包覆有介质层，所述介质层背离所述器件层的一侧形成有发射极键合金属层，所述集电极层背离所述衬底的一侧位于所述器件层以外的区域内设有集电极键合金属层。
2.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述器件层包括依次设置于所述集电极层背离所述衬底一侧的场截止层和器件耐压层。
3.根据权利要求2所述的绝缘栅双极型晶体管，其特征在于，所述器件耐压层背离所述衬底的一侧形成有元器件区域。
4.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述设定距离大于零。
5.根据权利要求4所述的绝缘栅双极型晶体管，其特征在于，所述设定距离的范围为小于或等于400微米。
6.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述介质层沿垂直于所述衬底的方向形成的侧壁的厚度范围为小于或等于1微米。
7.一种绝缘栅双极型晶体管的制备方法，其特征在于，包括：
在衬底上制备集电极层；
在所述集电极层背离所述衬底的一侧制备外延层；
将外延层进行刻蚀，形成器件层，并且所述器件层在所述衬底上的投影面积小于所述集电极层在所述衬底上的投影面积，以露出所述集电极层，且所述器件层在所述衬底上的投影包括至少两个相对的侧边与所述集电极层在所述衬底上的投影的边缘具有设定距离；
在所述器件层的外表面制备包覆所述器件层的介质层；
对所述介质层进行图案化处理；
在所述介质层的外表面制备包覆所述介质层的金属层，且所述金属层在所述衬底上的投影面积大于所述介质层在所述衬底上的投影面积；
对所述金属层进行图案化处理，以形成位于所述介质层背离所述器件层一侧的发射极键合金属层以及形成于位于所述集电极层背离所述衬底一侧的集电极键合金属层。
8.根据权利要求7所述的绝缘栅双极型晶体管的制备方法，其特征在于，所述在集电极层背离衬底的一侧制备外延层，包括：
在所述集电极层背离所述衬底的一侧制备场截止层；
在所述场截止层背离所述集电极层的一侧制备器件耐压层。
9.根据权利要求8所述的绝缘栅双极型晶体管的制备方法，其特征在于，在所述将外延层进行刻蚀，形成器件层，并且器件层在衬底上的投影面积小于集电极层在衬底上的投影面积，以露出所述集电极层，且所述器件层在所述衬底上的投影包括至少两个相对的侧边与所述集电极层在所述衬底上的投影的边缘具有设定距离之前，还包括：
在所述器件耐压层背离所述衬底的一侧制备元器件层。
10.根据权利要求9所述的绝缘栅双极型晶体管的制备方法，其特征在于，所述在器件耐压层背离衬底的一侧制备元器件层，包括：
在所述器件耐压层背离所述场截止层的一侧刻蚀形成多个凹槽，并在凹槽内填充用于制备元器件的材料，以形成元器件层，所述元器件层所对应的所述器件耐压层的区域为元器件形成区。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811466031.0A CN111261710A (zh) | 2018-12-03 | 2018-12-03 | 一种绝缘栅双极型晶体管及其制备方法 |
| PCT/CN2019/109000 WO2020114054A1 (zh) | 2018-12-03 | 2019-09-29 | 绝缘栅双极型晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811466031.0A CN111261710A (zh) | 2018-12-03 | 2018-12-03 | 一种绝缘栅双极型晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111261710A true CN111261710A (zh) | 2020-06-09 |
Family
ID=70951993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811466031.0A Pending CN111261710A (zh) | 2018-12-03 | 2018-12-03 | 一种绝缘栅双极型晶体管及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111261710A (zh) |
| WO (1) | WO2020114054A1 (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5475243A (en) * | 1991-07-02 | 1995-12-12 | Fuji Electric Co., Ltd. | Semiconductor device including an IGBT and a current-regenerative diode |
| EP0845813A1 (en) * | 1996-12-02 | 1998-06-03 | Zetex Plc | Insulated gate bipolar transistor |
| US20050029568A1 (en) * | 2003-08-08 | 2005-02-10 | Mitsubishi Denki Kabushiki Kaisha | Vertical semiconductor device and manufacturing method thereof |
| DE102005038260B3 (de) * | 2005-08-12 | 2007-03-22 | Infineon Technologies Ag | Halbleiterbauteil sowie Verfahren zu dessen Herstellung |
| CN101114648A (zh) * | 2006-07-28 | 2008-01-30 | 三洋电机株式会社 | 半导体装置 |
| CN101378073A (zh) * | 2007-08-30 | 2009-03-04 | 东部高科股份有限公司 | 绝缘栅双极晶体管及其制造方法 |
| CN101471378A (zh) * | 2007-12-27 | 2009-07-01 | 东部高科股份有限公司 | 绝缘栅双极型晶体管及其制造方法 |
| US20110207267A1 (en) * | 2010-02-12 | 2011-08-25 | Fuji Electric Holdings Co., Ltd. | Reverse block-type insulated gate bipolar transistor manufacturing method |
| US20130056821A1 (en) * | 2011-09-01 | 2013-03-07 | Super Group Semiconductor Co., Ltd. | Trenched power semiconductor device and fabrication method thereof |
| CN104145342A (zh) * | 2012-03-16 | 2014-11-12 | 富士电机株式会社 | 半导体装置 |
| US20170278952A1 (en) * | 2016-03-24 | 2017-09-28 | Toyoda Gosei Co.,Ltd. | Method of manufacturing semiconductor device, and semiconductor device |
| CN107845672A (zh) * | 2017-10-24 | 2018-03-27 | 贵州芯长征科技有限公司 | 具有抗辐照结构的igbt器件及其制备方法 |
| CN209056500U (zh) * | 2018-12-03 | 2019-07-02 | 珠海格力电器股份有限公司 | 一种绝缘栅双极型晶体管 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4982948B2 (ja) * | 2004-08-19 | 2012-07-25 | 富士電機株式会社 | 半導体装置の製造方法 |
| CN104143568A (zh) * | 2014-08-15 | 2014-11-12 | 无锡新洁能股份有限公司 | 具有终端结构的场截止型igbt器件及其制造方法 |
| JP6557925B2 (ja) * | 2015-11-30 | 2019-08-14 | 良孝 菅原 | 半導体素子 |
-
2018
- 2018-12-03 CN CN201811466031.0A patent/CN111261710A/zh active Pending
-
2019
- 2019-09-29 WO PCT/CN2019/109000 patent/WO2020114054A1/zh active Application Filing
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5475243A (en) * | 1991-07-02 | 1995-12-12 | Fuji Electric Co., Ltd. | Semiconductor device including an IGBT and a current-regenerative diode |
| EP0845813A1 (en) * | 1996-12-02 | 1998-06-03 | Zetex Plc | Insulated gate bipolar transistor |
| US20050029568A1 (en) * | 2003-08-08 | 2005-02-10 | Mitsubishi Denki Kabushiki Kaisha | Vertical semiconductor device and manufacturing method thereof |
| DE102005038260B3 (de) * | 2005-08-12 | 2007-03-22 | Infineon Technologies Ag | Halbleiterbauteil sowie Verfahren zu dessen Herstellung |
| CN101114648A (zh) * | 2006-07-28 | 2008-01-30 | 三洋电机株式会社 | 半导体装置 |
| CN101378073A (zh) * | 2007-08-30 | 2009-03-04 | 东部高科股份有限公司 | 绝缘栅双极晶体管及其制造方法 |
| CN101471378A (zh) * | 2007-12-27 | 2009-07-01 | 东部高科股份有限公司 | 绝缘栅双极型晶体管及其制造方法 |
| US20110207267A1 (en) * | 2010-02-12 | 2011-08-25 | Fuji Electric Holdings Co., Ltd. | Reverse block-type insulated gate bipolar transistor manufacturing method |
| US20130056821A1 (en) * | 2011-09-01 | 2013-03-07 | Super Group Semiconductor Co., Ltd. | Trenched power semiconductor device and fabrication method thereof |
| CN104145342A (zh) * | 2012-03-16 | 2014-11-12 | 富士电机株式会社 | 半导体装置 |
| US20170278952A1 (en) * | 2016-03-24 | 2017-09-28 | Toyoda Gosei Co.,Ltd. | Method of manufacturing semiconductor device, and semiconductor device |
| CN107393833A (zh) * | 2016-03-24 | 2017-11-24 | 丰田合成株式会社 | 半导体装置的制造方法以及半导体装置 |
| CN107845672A (zh) * | 2017-10-24 | 2018-03-27 | 贵州芯长征科技有限公司 | 具有抗辐照结构的igbt器件及其制备方法 |
| CN209056500U (zh) * | 2018-12-03 | 2019-07-02 | 珠海格力电器股份有限公司 | 一种绝缘栅双极型晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020114054A1 (zh) | 2020-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11854926B2 (en) | Semiconductor device with a passivation layer and method for producing thereof | |
| US9508520B2 (en) | Integrated vacuum microelectronic device and fabrication method thereof | |
| CN103390593A (zh) | 一种半导体衬底及其制造方法 | |
| EP3723137A1 (en) | Diode structure and manufacturing method thereof | |
| CN102569388B (zh) | 半导体器件及其制造方法 | |
| CN107706237A (zh) | 绝缘栅双极型晶体管器件及其制作方法、电力电子设备 | |
| WO2018014792A1 (zh) | 钝化层制造方法及高压半导体功率器件、正面电极 | |
| CN104617142A (zh) | 半导体器件和用于生产其的方法 | |
| CN209056500U (zh) | 一种绝缘栅双极型晶体管 | |
| CN111261710A (zh) | 一种绝缘栅双极型晶体管及其制备方法 | |
| JP2002368231A (ja) | 半導体装置及びその製造方法 | |
| US10297662B2 (en) | Dielectrically isolated semiconductor device and method for manufacturing the same | |
| US9722166B2 (en) | Tunnel-effect power converter | |
| CN112993014A (zh) | 一种碳化硅平面式功率半导体器件及其制作方法 | |
| CN105938848A (zh) | 一种用于芯片级封装的肖特基芯片 | |
| CN211182210U (zh) | 一种功率半导体器件的终端结构及功率半导体器件 | |
| CN107680933A (zh) | Mos型功率器件及其制造方法 | |
| CN116504819B (zh) | 一种沟槽型功率半导体芯片制备方法及芯片 | |
| CN109065533A (zh) | 一种半导体器件及其制造方法 | |
| CN112768504A (zh) | 一种功率半导体器件的终端结构及功率半导体器件 | |
| CN108922925B (zh) | 一种功率器件保护芯片及其制作方法 | |
| CN102376758B (zh) | 绝缘栅双极晶体管、制作方法及沟槽栅结构制作方法 | |
| CN109360822B (zh) | 一种瞬态电压抑制器及其制作方法 | |
| CN106856207B (zh) | Frd芯片的终端结构、其制备方法及具有其的frd芯片 | |
| TW202418583A (zh) | 半導體裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200930 Address after: 519015 Room 1001, Lianshan Lane, Jida Jingshan Road, Xiangzhou District, Zhuhai City, Guangdong Province Applicant after: Zhuhai Zero Boundary Integrated Circuit Co.,Ltd. Applicant after: GREE ELECTRIC APPLIANCES,Inc.OF ZHUHAI Address before: 519070 Guangdong city of Zhuhai Province Qianshan Applicant before: GREE ELECTRIC APPLIANCES,Inc.OF ZHUHAI |