CN111246136B - Cmos图像传感器像素读出加速电路 - Google Patents

Cmos图像传感器像素读出加速电路 Download PDF

Info

Publication number
CN111246136B
CN111246136B CN202010181838.0A CN202010181838A CN111246136B CN 111246136 B CN111246136 B CN 111246136B CN 202010181838 A CN202010181838 A CN 202010181838A CN 111246136 B CN111246136 B CN 111246136B
Authority
CN
China
Prior art keywords
mos tube
register
collector
type mos
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010181838.0A
Other languages
English (en)
Other versions
CN111246136A (zh
Inventor
郭仲杰
苏昌勖
韩晓
李晨
刘申
曹喜涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an EF Technology Co.,Ltd.
Original Assignee
Xian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Technology filed Critical Xian University of Technology
Priority to CN202010181838.0A priority Critical patent/CN111246136B/zh
Publication of CN111246136A publication Critical patent/CN111246136A/zh
Application granted granted Critical
Publication of CN111246136B publication Critical patent/CN111246136B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种CMOS图像传感器像素读出加速电路，包括寄存器DFF1，寄存器DFF1的CLK端与寄存器DFF2的CLK端连接后同时还与比较器A连接，寄存器DFF1的Q端与MOS管M1的栅极连接，寄存器DFF1的D端与MOS管M1的发射极连接，MOS管M1的集电极又与MOS管M4的集电极连接，MOS管M4栅极与寄存器DFF2的Q端连接，寄存器DFF1的D端与MOS管M1的发射极均与电源VCC连接，且同时与待加速的CMOS图像传感器内部连接。本发明解决了现有技术中存在的CMOS图像传感器中面对较大寄生电容时无法实现快速建立时间的问题。

Description

CMOS图像传感器像素读出加速电路
技术领域
本发明属于读出电路技术领域，具体涉及一种CMOS图像传感器像素读出加速电路。
背景技术
随着CMOS工艺的发展，CMOS图像传感器低成本、高集成度、工艺兼容、低功耗、高速度、图像信息随机读取、体积小等一系列优势也逐渐显现出来，使其在安防监控、数码相机、扫描仪、手机、电脑摄像头、汽车、医疗图像、航空航天等领域有着广泛的应用，具有非常庞大的消费群体，市场前景一片光明。
然而，在一些对分辨率有极高要求的情况下，在提高像素单元数量的同时会造成整个芯片面积的增加，从而增加了单个像素单元输出节点的寄生电容。这对于信号的读出是尤为不利的，其中的一个主要原因在于，像素单元输出节点的寄生电容值较大时，会显著影响输出信号的建立过程。下面将着重分析寄生电容对输出信号建立过程的影响。
目前主流的CMOS图像传感器均使用源极跟随器作为缓冲器Buffer，如图1给出一种考虑寄生电容和寄生电阻的传感器结构示意图，其基本原理是当复位信号RESET为高电平时，每个像素单元里光电二极管(Photo-Diode，PD)输出端电压VIN均复位到高电平，当复位信号RESET为低电平时，像素单元内电路便进入积分阶段，其具体过程是根据照射到光电二极管PD上光强的大小，光电二极管PD中会形成与之对应的光电流，不断抽取光电二极管PD输出端寄生电容上的电荷，光电二极管PD输出端电压VPD逐渐下降，当积分阶段完成后，光电二极管PD中不再产生光电流，光电二极管PD输出端电压VIN保持不变，然后每个像素单元里行选信号SEL依次打开，便可以把每个像素单元里VIN的大小通过VOUT读出来，但是由于输出节点存在寄生电容，VOUT并不会快速的上升至源极跟随器的输出，而存在一个对寄生电容的充电过程，在这一过程的充电电流仅为源极跟随器漏电流I1与尾电流偏置I2之差，因此寄生电容会显著降低VOUT的建立时间。图2给出了这种现象的示意图。
因此，如何压缩像素单元输出信号的建立时间，成为了CMOS图像传感器技术的一个无法避免的难题，如果实现不了在面对较大寄生电容时具有较快的建立时间，那么超大阵列的CMOS图像传感器将永远无法实现高帧率。CMOS图像传感器必将在阵列规模和高帧率之间存在一定程度的折衷，CMOS图像传感器的应用也大大受到限制。
发明内容
本发明的目的是提供一种CMOS图像传感器像素读出加速电路，解决了现有技术中存在的CMOS图像传感器中面对较大寄生电容时无法实现快速建立时间的问题。
本发明所采用的技术方案是，CMOS图像传感器像素读出加速电路，包括寄存器DFF1，寄存器DFF1的CLK端与寄存器DFF2的CLK端连接后同时还与比较器A连接，寄存器DFF1的Q端与MOS管M1的栅极连接，寄存器DFF1的D端与MOS管M1的发射极连接，MOS管M1的集电极又与MOS管M4的集电极连接，MOS管M4栅极与所述寄存器DFF2的Q端连接，MOS管M4的发射极接地，寄存器DFF2的D端接地，所述MOS管M1为P型MOS管，MOS管M4为N型MOS管；
寄存器DFF1的D端与MOS管M1的发射极均与电源VCC连接，且同时与待加速的CMOS图像传感器内部连接，所述比较器A连接在CMOS图像传感器的电源VCC或地与输出节点间，实现对输出节点寄生电容快速置位的作用，电容置位值由比较器预置电压值决定。
本发明的特点还在于，
寄存器DFF1为上升沿触发，寄存器DFF2为下降沿触发。
寄存器DFF1和寄存器DFF2之间还设置有MOS管M2和MOS管M3，其中，MOS管M2为P型MOS管，MOS管M3为N型MOS管，具体连接形式为：MOS管M2的发射极与所述MOS管M1的集电极连接，MOS管M2的栅极与控制信号SampleR_EN连接，MOS管M2的集电极与MOS管M3的集电极连接，MOS管M3的发射极与所述MOS管M4的集电极连接，MOS管M3的栅极与控制信号SampleS_EN连接，所述MOS管M2的集电极与MOS管M3的集电极还同时连接至输出信号VOUT。
比较器A为三态门结构的比较器，通过比较器输出作为寄存器的时钟信号，比较器A的负端与基准信号VC连接，比较器A的正端与输入信号VIN连接，比较器A的Q输出端与所述寄存器DFF1的CLK端和寄存器DFF2的CLK端同时连接。
待加速的CMOS图像传感器内部结构为：包括依次连接在电源VCC与寄生电阻R之间的N型MOS管M5、N型MOS管M6，N型MOS管M5的集电极与电源VCC连接，N型MOS管M5的栅极与N型MOS管M7的发射极连接，N型MOS管M7作为复位信号，N型MOS管M7的集电极同时与电源VCC连接，N型MOS管M7的发射极连接二极管后接地，N型MOS管M5的发射极与N型MOS管M6的集电极连接，N型MOS管M6的发射极与所述寄生电阻R一端连接，寄生电阻R的另一端连接至地与输出节点间，寄生电容C位于输出节点与接地之间。
本发明的有益效果是，CMOS图像传感器像素读出加速电路，利用电源或地可实现对输出节点寄生电容进行充电和放电，读取复位信号时，其加速机制是对寄生电容做充电；读取积分信号时，其加速机制是对寄生电容做放电；通过在电源或地与输出节点间引入一个比较器控制的开关结构，实现对输出节点寄生电容快速置位的作用，电容置位值由比较器预置电压值决定；由比较器控制的开关结构由寄存器和三态门结构实现，通过比较器输出作为寄存器的时钟信号，利用寄存器的边沿触发特性与三态门的控制信号协同作用，实现对加速机制的控制，具体体现在控制加速过程的结束。
附图说明
图1为考虑寄生电容和寄生电阻的传感器结构示意图；
图2为寄生电容对输出信号影响的示意图；
图3为用于加速传感器像素单元读出速度的电路示意图；
图4为用于加速传感器像素单元读出速度的电路具体结构；
图5为本发明的实例化应用；
图6为控制信号示意图。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
本发明一种CMOS图像传感器像素读出加速电路，结构如图4、图5所示，包括寄存器DFF1，寄存器DFF1的CLK端与寄存器DFF2的CLK端连接后同时还与比较器A连接，寄存器DFF1的Q端与MOS管M1的栅极连接，寄存器DFF1的D端与MOS管M1的发射极连接，MOS管M1的集电极又与MOS管M4的集电极连接，MOS管M4栅极与所述寄存器DFF2的Q端连接，MOS管M4的发射极接地，寄存器DFF2的D端接地，所述MOS管M1为P型MOS管，MOS管M4为N型MOS管；
寄存器DFF1的D端与MOS管M1的发射极均与电源VCC连接，且同时与待加速的CMOS图像传感器内部连接，所述比较器A连接在CMOS图像传感器的电源VCC或地与输出节点间，实现对输出节点寄生电容快速置位的作用，电容置位值由比较器预置电压值决定。
寄存器DFF1为上升沿触发，寄存器DFF2为下降沿触发。
寄存器DFF1和寄存器DFF2之间还设置有MOS管M2和MOS管M3，其中，MOS管M2为P型MOS管，MOS管M3为N型MOS管，具体连接形式为：MOS管M2的发射极与所述MOS管M1的集电极连接，MOS管M2的栅极与控制信号SampleR_EN连接，MOS管M2的集电极与MOS管M3的集电极连接，MOS管M3的发射极与所述MOS管M4的集电极连接，MOS管M3的栅极与控制信号SampleS_EN连接，所述MOS管M2的集电极与MOS管M3的集电极还同时连接至输出信号VOUT。
比较器A为三态门结构的比较器，通过比较器输出作为寄存器的时钟信号，比较器A的负端与基准信号VC连接，比较器A的正端与输入信号VIN连接，比较器A的Q输出端与所述寄存器DFF1的CLK端和寄存器DFF2的CLK端同时连接。
如图3所示，待加速的CMOS图像传感器内部结构为：包括依次连接在电源VCC与寄生电阻R之间的N型MOS管M5、N型MOS管M6，N型MOS管M5的集电极与电源VCC连接，N型MOS管M5的栅极与N型MOS管M7的发射极连接，N型MOS管M7作为复位信号，N型MOS管M7的集电极同时与电源VCC连接，N型MOS管M7的发射极连接二极管后接地，N型MOS管M5的发射极与N型MOS管M6的集电极连接，N型MOS管M6的发射极与所述寄生电阻R一端连接，寄生电阻R的另一端连接至地与输出节点间，寄生电容C位于输出节点与接地之间。
图3所示为CMOS图像传感器像素读出加速电路适用的CMOS图像传感器，输出节点存在寄生电阻R和寄生电容C。按照本发明提出的思路，A、B两点间存在由选通信号控制的以电源或地对输出节点寄生电容进行充电或放电操作的控制电路。在进行相关双采样时，读取复位信号时，利用电源对输出节点寄生电容进行充电；读取积分信号时，为避免对寄生电容存在过充现象导致实际信号被覆盖，进而对输出节点寄生电容进行放电，保证信号采集的精准性。由于本发明未对像素单元结构本身做任何改动，而是在像素单元外的读出电路上使用新技术加速信号建立的时间，因此并不会影响像素的填充因子和光电特性等参数。
本发明提出的CMOS图像传感器像素读出加速电路，包括检测列线建立状态的电压比较器、上升沿触发的D寄存器DFF1、下降沿触发的D寄存器DFF2以及一个三态门结构，其结构由图4所示。
图5是为本发明提出的结构适用于一个CMOS图像传感器的结合图，在该电路结构中，比较器初始状态为低电平。DFF1为上升沿触发，DFF2为下降沿触发。SampleR_EN和SampleS_EN为两个控制信号，在读取复位信号时SampleR_EN选通，读取积分信号时SampleS_EN选通，其逻辑控制示意图由图6给出。比较器输入端分别连接输出信号VOUT和基准信号VC。在初始状态下，由于寄生电容C的影响，VOUT值较低。做第一次信号采集，读取复位信号时，M3、M4关断，对寄存器DFF1做复位处理，M1管导通。SampleR_EN跟随选通信号SEL打开M2管。在电源和寄生电容C间建立通路，对寄生电容C充电。当VOUT高于VC1时比较器翻转，寄存器DFF1输出翻转，将M1管关断。加速过程结束，后续过程由源极跟随器自身电流对寄生电容C进行充电。进行第二次信号采集，读取积分信号时，由于前述操作使得VOUT在初始状态时电位较高，因此该过程对寄生电容C进行放电处理。此时M1，M2关断，对寄存器DFF2做置位处理，M4管导通。SampleS_EN跟随选通信号SEL打开M3管，在地和寄生电容C间建立通路，对寄生电容C放电。当VOUT低于VC2时比较器翻转，将M4管关断。加速过程结束，后续过程由源极跟随器自身电流再次对寄生电容C进行充电。由于上述操作，源极跟随器自身对寄生电容充电时，所需充电电压较小，因此该过程用时较短。
关于电压值VC的选取，为尽可能提高输出信号的建立速度，该值应尽可能接近输出值。但考虑到VC的值较大时会覆盖实际采集的信号。本发明中VC的给定方法是利用相邻像素单元接收到的信号强度相近，VC的选取可使用相邻像素单元的输出经分压后得到。本发明在不增加像素单元面积的前提下，读出电路可以加速像素单元输出信号的建立过程，进而提高传感器的帧频。

Claims (2)

1.CMOS图像传感器像素读出加速电路，其特征在于，包括寄存器DFF1，寄存器DFF1的CLK端与寄存器DFF2的CLK端连接后同时还与比较器A连接，寄存器DFF1的Q端与MOS管M1的栅极连接，寄存器DFF1的D端与MOS管M1的发射极连接，MOS管M1的集电极又与MOS管M4的集电极连接，MOS管M4栅极与所述寄存器DFF2的Q端连接，MOS管M4的发射极接地，寄存器DFF2的D端接地，所述MOS管M1为P型MOS管，MOS管M4为N型MOS管；
所述寄存器DFF1的D端与MOS管M1的发射极均与电源VCC连接，且同时与待加速的CMOS图像传感器内部连接，N型MOS管M5的集电极与电源VCC连接，N型MOS管M7的集电极同时与电源VCC连接，所述比较器A连接在CMOS图像传感器的电源VCC或地与输出节点间，实现对输出节点寄生电容快速置位的作用，电容置位值由比较器预置电压值决定；
所述寄存器DFF1为上升沿触发，寄存器DFF2为下降沿触发；
所述寄存器DFF1和寄存器DFF2之间还设置有MOS管M2和MOS管M3，其中，MOS管M2为P型MOS管，MOS管M3为N型MOS管，具体连接形式为：MOS管M2的发射极与所述MOS管M1的集电极连接，MOS管M2的栅极与控制信号SampleR_EN连接，MOS管M2的集电极与MOS管M3的集电极连接，MOS管M3的发射极与所述MOS管M4的集电极连接，MOS管M3的栅极与控制信号SampleS_EN连接，所述MOS管M2的集电极与MOS管M3的集电极还同时连接至输出信号VOUT；
所述比较器A为三态门结构的比较器，通过比较器输出作为寄存器的时钟信号，比较器A的负端与基准信号VC连接，比较器A的正端与输入信号VIN连接，比较器A的Q输出端与所述寄存器DFF1的CLK端和寄存器DFF2的CLK端同时连接。
2.根据权利要求1所述的CMOS图像传感器像素读出加速电路，其特征在于，所述待加速的CMOS图像传感器内部结构为：包括依次连接在电源VCC与寄生电阻R之间的N型MOS管M5、N型MOS管M6，N型MOS管M5的集电极与电源VCC连接，N型MOS管M5的栅极与N型MOS管M7的发射极连接，N型MOS管M7作为复位信号，N型MOS管M7的集电极同时与电源VCC连接，N型MOS管M7的发射极连接二极管后接地，N型MOS管M5的发射极与N型MOS管M6的集电极连接，N型MOS管M6的发射极与所述寄生电阻R一端连接，寄生电阻R的另一端连接至输出节点，在输出节点与地之间还并联着Vb和寄生电容C。
CN202010181838.0A 2020-03-16 2020-03-16 Cmos图像传感器像素读出加速电路 Active CN111246136B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010181838.0A CN111246136B (zh) 2020-03-16 2020-03-16 Cmos图像传感器像素读出加速电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010181838.0A CN111246136B (zh) 2020-03-16 2020-03-16 Cmos图像传感器像素读出加速电路

Publications (2)

Publication Number Publication Date
CN111246136A CN111246136A (zh) 2020-06-05
CN111246136B true CN111246136B (zh) 2022-04-22

Family

ID=70870838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010181838.0A Active CN111246136B (zh) 2020-03-16 2020-03-16 Cmos图像传感器像素读出加速电路

Country Status (1)

Country Link
CN (1) CN111246136B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112737588B (zh) * 2020-12-15 2023-09-22 西安理工大学 一种用于多斜率时间积分型模数转换电路的线性校正方法
CN114285983B (zh) * 2022-01-27 2023-06-27 四川创安微电子有限公司 缩短像素输出稳定时间的电路及其方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546510A (zh) * 2008-03-24 2009-09-30 爱普生映像元器件有限公司 显示装置
CN107425847A (zh) * 2017-07-17 2017-12-01 南京邮电大学 一种基于脉冲上升沿触发的电荷转移型模拟计数读出电路
WO2019194891A1 (en) * 2018-04-05 2019-10-10 Raytheon Company Method for shift register digital in pixel unit cell

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903771B2 (en) * 2000-03-02 2005-06-07 Canon Kabushiki Kaisha Image pickup apparatus
US6967683B2 (en) * 2001-03-01 2005-11-22 Xerox Corporation Imaging apparatus with multiple local clocks for readout from a large number of photosensors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546510A (zh) * 2008-03-24 2009-09-30 爱普生映像元器件有限公司 显示装置
CN107425847A (zh) * 2017-07-17 2017-12-01 南京邮电大学 一种基于脉冲上升沿触发的电荷转移型模拟计数读出电路
WO2019194891A1 (en) * 2018-04-05 2019-10-10 Raytheon Company Method for shift register digital in pixel unit cell

Also Published As

Publication number Publication date
CN111246136A (zh) 2020-06-05

Similar Documents

Publication Publication Date Title
EP1958433B1 (en) Photoarray for detecting time-dependent image data
US8729451B2 (en) Multilevel reset voltage for multi-conversion gain image sensor
CN111246136B (zh) Cmos图像传感器像素读出加速电路
CN108184081A (zh) 一种用于cmos图像传感器中的高速数据读出电路
CN103856730A (zh) 基于像素级模数转换的紫外焦平面读出电路及其读出方法
CN203775318U (zh) 基于像素级模数转换的紫外焦平面读出电路
CN107449516B (zh) 一种自适应探测模式的光子计数线阵读出电路及方法
CN106454148B (zh) 分块独立曝光cmos图像传感器像素结构及其控制方法
JP4912952B2 (ja) 電荷を均等化する改良されたアナログ／デジタル変換器マイクロ電子デバイス
CN107396009B (zh) 脉冲频率调制型图像传感器电路及其处理方法
CN106656166A (zh) 一种应用于spad探测器的高计数范围的模拟计数电路
US7916196B2 (en) Image sensing microelectronic device with asynchronous analog-to-digital converter
CN109031925B (zh) 一种应用于单光子探测器的紧凑型时间-模拟转换电路
CN109618114B (zh) 一种适用于图像传感器的太阳黑子校正结构
CN110971844B (zh) 一种扩展cmos图像传感器像素满阱容量的电路
CN110336965B (zh) 用于cmos图像传感器的有源像素摆幅扩展***及方法
CN111478697B (zh) 一种步长可调的高精度模拟计数器电路及其测量方法
CN105578085A (zh) 应用于单光子雪崩二极管的光信号线性存储方法
CN115567787A (zh) 一种双像元同时输出高响应率线阵cmos图像传感器和方法
CN106303311B (zh) 像素感光值的输出方法
CN210155522U (zh) 一种像素级的高精度幅度时间转换电路
CN110634902B (zh) 一种超高速快门半导体影像传感器
CN113489927B (zh) 一种cmos图像传感器的高速列线读出电路及读出方法
CN220732924U (zh) 脉冲序列式传感器像素单元、脉冲序列式传感器及设备
Su-ChangXu et al. An Acceleration Technology in CMOS Image Sensor Readout Circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230725

Address after: 710000, 1st Floor, Building B2, Pros Xi'an Fengdong Industrial Park, No. 223 Tianzhang Second Road, Fengdong New City, Xi'an City, Shaanxi Province

Patentee after: Xi'an EF Technology Co.,Ltd.

Address before: 710048 Shaanxi province Xi'an Beilin District Jinhua Road No. 5

Patentee before: XI'AN University OF TECHNOLOGY

TR01 Transfer of patent right