CN111240921A - 一种dut功能验证的方法、设备及可读介质 - Google Patents
一种dut功能验证的方法、设备及可读介质 Download PDFInfo
- Publication number
- CN111240921A CN111240921A CN202010060025.6A CN202010060025A CN111240921A CN 111240921 A CN111240921 A CN 111240921A CN 202010060025 A CN202010060025 A CN 202010060025A CN 111240921 A CN111240921 A CN 111240921A
- Authority
- CN
- China
- Prior art keywords
- data frame
- dut
- message
- output message
- excitation signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000012795 verification Methods 0.000 title claims abstract description 20
- 230000005284 excitation Effects 0.000 claims abstract description 51
- 238000012545 processing Methods 0.000 claims abstract description 43
- 230000004044 response Effects 0.000 claims abstract description 9
- 230000006870 function Effects 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 13
- 238000004590 computer program Methods 0.000 claims description 9
- 238000009432 framing Methods 0.000 claims description 5
- 238000012544 monitoring process Methods 0.000 abstract 1
- 238000004088 simulation Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明公开了一种DUT功能验证的方法，包括以下步骤：读取和解析数据包得到第一数据帧，并基于第一数据帧生成第一激励信号；将第一激励信号发送给DUT的消息处理模块，并接收DUT对第一激励信号处理并发送的第一输出消息；以及将第一输出消息与基准输出消息进行对比，响应于第一输出消息与基准输出消息一致，认定DUT消息处理功能正常。本发明还公开了一种计算机设备和可读存储介质。本发明通过提供多层次的激励信号接口，便于对DUT分层次、分模块的对DUT输出进行监控验证，实现快速故障定位，及时进行数据对比，减少文件的存储需求提高，可以实现大数据量对DUT的功能验证。
Description
技术领域
本发明涉及存储技术领域，尤其涉及一种DUT功能验证的方法、设备及可读介质。
背景技术
现有的加速***的开发应用一般的FPGA开发流程，在***仿真方面投入较少，主要依靠对关键模块的单元仿真和上板调试发现和解决设计中可能存在的问题，对于全面验证***设计所需的时间较长，不利于快速定位和解决问题。
现有的开发过程，普遍使用简化的仿真验证技术，一般只完成相当于单元仿真的工作量即开始上板测试，将仿真验证要解决的问题留给上板测试阶段解决，为了解决发现的问题，实际上将花费更大的成本。
发明内容
有鉴于此，本发明实施例的目的在于提出一种DUT功能验证的方法、设备及可读介质，通过
基于上述目的，本发明实施例的一方面提供了一种DUT功能验证的方法，包括如下步骤：读取和解析数据包得到第一数据帧，并基于第一数据帧生成第一激励信号；将第一激励信号发送给DUT的消息处理模块，并接收DUT对第一激励信号处理并返回的第一输出消息；以及将第一输出消息与基准输出消息进行对比，响应于第一输出消息与基准输出消息一致，认定DUT消息处理功能正常。
在一些实施方式中，基准输出消息基于以下步骤获取，包括：基于DUT的功能参考模型的定义格式对第一数据帧重新组包；对第一数据帧进行处理，并得到基准输出消息。
在一些实施方式中，读取和解析数据包得到第一数据帧包括：读取和解析数据包得到第三数据帧，并基于第三数据帧生成第三激励信号，将第三激励信号发送给DUT；对第三数据帧进行报文解析，以得到第二数据帧，并基于第二数据帧生成第二激励信号，将第二激励信号发送给DUT；对第二数据帧进行解码，以得到第一数据帧。
在一些实施方式中，还包括：接收DUT对第二激励信号处理并返回的第二输出消息；将第二输出消息与基准输出消息进行对比，响应于第二输出消息与基准输出消息一致，进一步认定DUT解帧功能正常。
在一些实施方式中，还包括：接收DUT对第三激励信号处理并返回的封装输出消息；将第三输出消息与基准输出消息进行对比，响应于第三输出消息与基准输出消息一致，进一步认定DUT报文解析功能正常。
在一些实施方式中，DUT对第一激励信号处理还包括：DUT的消息处理模块接收到第一激励信号，以得到第一数据帧；对第一数据帧处理并生成第一输出消息。
在一些实施方式中，DUT对第二激励信号处理还包括：DUT的消息解帧模块接收到第二激励信号，以得到第二数据帧，并对第二数据帧进行解帧，以得到第一数据帧；消息处理模块对第一数据帧进行处理，以得到第二输出消息。
在一些实施方式中，DUT对第三激励信号处理还包括：DUT的MAC层处理模块接收到第三激励信号，以得到第三数据帧；协议解析模块对第三数据帧进行报文解析，以得到第二数据帧；消息解帧模块对第二数据帧进行解帧，以得到第一数据帧；消息处理模块对第一数据帧进行处理，并进行封装以得到封装输出消息。
本发明实施例的另一方面，还提供了一种计算机设备，包括：至少一个处理器；以及存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行以实现如上方法步骤。
本发明实施例的再一方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时实现如上方法步骤的计算机程序。
本发明具有以下有益技术效果：通过提供多层次的激励信号接口，便于对DUT分层次、分模块的对DUT输出进行监控验证，实现快速故障定位，及时进行数据对比，减少文件的存储需求提高，可以实现大数据量对DUT的功能验证。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明提供的DUT功能验证的方法的实施例的示意图；
图2为本发明提供的DUT功能验证***的连接框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
基于上述目的，本发明实施例的第一个方面，提出了一种DUT功能验证的方法的实施例。图1示出的是本发明提供的DUT功能验证的方法的实施例的示意图。如图1所示，本发明实施例包括如下步骤：
S1、读取和解析数据包得到第一数据帧，并基于第一数据帧生成第一激励信号；
S2、将第一激励信号发送给DUT的消息处理模块，并接收DUT对第一激励信号处理并发送的第一输出消息；以及
S3、将第一输出消息与基准输出消息进行对比，响应于第一输出消息与基准输出消息一致，认定DUT消息处理功能正常。
在本发明的一些实施例中，DUT为硬件加速卡上的FPGA。证券交易的行情发布***一般由DCS(数据中心服务器)、DDS(数据发布服务器)、DRS(数据重建服务器)、VDE(行情发布***的数据接口程序)和VSS(信息熵接入***)构成，从VDE向VSS发布信息视同TCP协议通信，数据格式使用STEP协议(证券交易数据交换协议)封装。除了登录、退出等***消息外，其他业务数据基本以STEP RawData的形式，通过tag96嵌入STEP消息中，行情数据使用FAST格式编码，其他业务数据格式由相关业务定义，行情发布***只做STEP格式封装及转发。行情数据由于采用了FAST协议进行压缩编码，在最终用户在使用前需要解码，为了减少用户使用的时间开销，降低时延，一般在VSS处设置硬件加速卡，将解码后的数据发送给用户。硬件加速卡上的核心芯片FPGA尤为重要，本发明可以高效解决芯片设计中存在功能性、逻辑性问题，避免上板测试中存在的时序问题和环境问题干扰，给设计人员呈现一个高度模仿现实环境、深入探查内部逻辑信号的工作界面。自动对比参考模型的输出，发现问题及时给出告警信息，避免浪费仿真时间。
在本发明的一些实施例中，读取和解析数据包pcap得到第一数据帧，第一数据帧为有效字段和行情更新指令，基于第一数据帧生成第一激励信号经过时序逻辑接口发送到DUT的消息处理模块；DUT的消息处理模块接收到第一激励信号，得到第一数据帧，并对第一数据帧进行处理，得到第一输出消息；验证模块将第一输出消息与基准输出消息进行对比，响应于第一输出消息与基准输出消息一致，DUT的消息处理功能正常。响应于第一输出消息与基准输出消息不一致，DUT的消息处理功能异常。
在本发明的一些实施例中，验证模块连接时序逻辑的激励信号接口，将DUT输出的消息帧或封装消息与基准输出消息进行对比，统计功能覆盖率。同时通过调用***库函数的socket接口，将DUT输出的消息帧或封装消息发送给客户端的软件，可以实现DUT设计和***软件的协同仿真，在上板测试前，进一步加强***仿真的力度，并可以提前调试***客户端软件。
在本发明的一些实施例中，实现上述方法对应的代码可以由C语言实现，并通过Systemverilog的DPI接口进行调用。
在本发明的一些实施方式中，基准输出消息基于以下步骤获取，包括：基于DUT的功能参考模型的定义格式对第一数据帧重新组包；对第一数据帧进行处理，并得到基准输出消息。
在本发明的一些实施方式中，读取和解析数据包得到第一数据帧包括：读取和解析数据包得到第三数据帧，并基于第三数据帧生成第三激励信号，将第三激励信号发送给DUT；对第三数据帧进行报文解析，以得到第二数据帧，并基于第二数据帧生成第二激励信号，将第二激励信号发送给DUT；对第二数据帧进行解码，以得到第一数据帧。
在本发明的一些实施方式中，还包括：接收DUT对第二激励信号处理并返回的第二输出消息；将第二输出消息与基准输出消息进行对比，响应于第二输出消息与基准输出消息一致，进一步认定DUT解帧功能正常。
在本发明的一些实施方式中，还包括：接收DUT对第三激励信号处理并返回的封装输出消息；将第三输出消息与基准输出消息进行对比，响应于第三输出消息与基准输出消息一致，进一步认定DUT报文解析功能正常。
在本发明的一些实施方式中，DUT对第一激励信号处理还包括：DUT的消息处理模块接收到第一激励信号，以得到第一数据帧；对第一数据帧处理并生成第一输出消息。
在本发明的一些实施方式中，DUT对第二激励信号处理还包括：DUT的消息解帧模块接收到第二激励信号，以得到第二数据帧，并对第二数据帧进行解帧，以得到第一数据帧；消息处理模块对第一数据帧进行处理，以得到第二输出消息。
在本发明的一些实施方式中，DUT对第三激励信号处理还包括：DUT的MAC层处理模块接收到第三激励信号，以得到第三数据帧；协议解析模块对第三数据帧进行报文解析，以得到第二数据帧；消息解帧模块对第二数据帧进行解帧，以得到第一数据帧；消息处理模块对第一数据帧进行处理，并进行封装以得到封装输出消息。
图2示出的是本发明提供的DUT功能验证***的连接框图。如图2所示，DUT功能验证***包括：
激励信号生成模块M10，配置用于读取和解析数据包pcap得到第一数据帧z1，并基于第一数据帧z1生成第一激励信号j1，将第一激励信号发送给DUT的消息处理模块M20，DUT的消息处理模块M20接收到第一激励信号j1，得到第一数据帧z1，并对第一数据帧z1进行处理，得到第一输出消息o1，验证模块M30，接收第一输出消息o1并将第一输出消息o1与基准输出消息o0进行对比，响应于第一输出消息o1与基准输出消息o0一致，认定DUT的消息处理功能正常。
还包括DUT功能参考模型模块M40，配置用于基于DUT功能参考模型的定义格式对第一数据帧z1重新组包；对第一数据帧z1进行处理，并得到基准输出消息o0。
激励信号生成模块M10包括M11、M12和M13，其中，M13读取和解析数据包pcap得到第三数据帧z3，并将第三数据帧z3发送给M12，M12对第三数据帧z3进行报文解析，得到第二数据帧z2，并将第二数据帧z2发送给M11，M11对第二数据帧z2进行解码得到第一数据帧z1，并将第一数据帧z1发送给DUT功能参考模型模块M40。
M13读取和解析数据包pcap得到第三数据帧z3，并将第三数据帧z3发送给M12，M12对第三数据帧z3进行报文解析，得到第二数据帧z2，基于第二数据帧z2生成第二激励信号j2，并将第二激励信号j2发送给DUT的消息解帧模块D21，消息解帧模块D21接收到第二激励信号j2，得到第二数据帧z2，并对第二数据帧z2进行解帧，得到第一数据帧z1；并将第一数据帧z1发送给消息处理模块D20，消息处理模块D20对第一数据帧z1进行处理，以得到第二输出消息o2，并将第二输出消息o2发送给验证模块M30。验证模块M30将第二输出消息o2与基准输出消息o0进行对比，响应于第二输出消息o2与基准输出消息o0一致，进一步认定DUT的解帧功能正常。
M13读取和解析数据包pcap得到第三数据帧z3，基于第三数据帧z3生成第三激励信号j3，并将第三激励信号j3发送给DUT的MAC层处理模块D22，MAC层处理模块D22接收到第三激励信号j3，以得到第三数据帧z3，解析协议模块D23对第三数据帧z3进行报文解析，以得到第二数据帧z2，并将发送给消息解帧模块D21，消息解帧模块D21接收到第二数据帧z2，并对第二数据帧z2进行解帧，以得到第一数据帧z1；并将第一数据帧z1发送给消息处理模块D20，消息处理模块D20对第一数据帧z1进行处理，并通过协议成帧模块D24和MAC层处理模块D22进行封装以得到封装输出消息o3；并将封装输出消息o3发送给验证模块M30。验证模块M30将封装输出消息o3与基准输出消息o0进行对比，响应于封装输出消息o3与基准输出消息o0一致，进一步认定DUT报文解析功能正常。
需要特别指出的是，上述DUT功能验证的方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于DUT功能验证的方法也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在实施例之上。
基于上述目的，本发明实施例的另一个方面，提出了一种计算机设备，包括：至少一个处理器；以及存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行以实现如上方法步骤。
本发明还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时执行如上方法的计算机程序。
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，DUT功能验证的方法的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
此外，根据本发明实施例公开的方法还可以被实现为由处理器执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被处理器执行时，执行本发明实施例公开的方法中限定的上述功能。
此外，上述方法步骤以及***单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
此外，应该明白的是，本文的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDRSDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个***的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器，使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中，存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在一个替换方案中，处理器和存储介质可以作为分立组件驻留在用户终端中。
在一个或多个示例性设计中，功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种DUT功能验证的方法，其特征在于，包括以下步骤：
读取和解析数据包得到第一数据帧，并基于所述第一数据帧生成第一激励信号；
将所述第一激励信号发送给DUT的消息处理模块，并接收所述DUT对所述第一激励信号处理并返回的第一输出消息；以及
将所述第一输出消息与基准输出消息进行对比，响应于所述第一输出消息与所述基准输出消息一致，认定所述DUT消息处理功能正常。
2.根据权利要求1所述的方法，其特征在于，所述基准输出消息基于以下步骤获取，包括：
基于所述DUT的功能参考模型的定义格式对所述第一数据帧重新组包；
对所述第一数据帧进行处理，并得到所述基准输出消息。
3.根据权利要求1所述的方法，其特征在于，读取和解析数据包得到第一数据帧包括：
读取和解析数据包得到第三数据帧，并基于所述第三数据帧生成第三激励信号，将所述第三激励信号发送给所述DUT；
对所述第三数据帧进行报文解析，以得到第二数据帧，并基于所述第二数据帧生成第二激励信号，将所述第二激励信号发送给所述DUT；
对所述第二数据帧进行解码，以得到第一数据帧。
4.根据权利要求3所述的方法，其特征在于，还包括：
接收所述DUT对所述第二激励信号处理并返回的第二输出消息；
将所述第二输出消息与基准输出消息进行对比，响应于所述第二输出消息与所述基准输出消息一致，进一步认定所述DUT解帧功能正常。
5.根据权利要求3所述的方法，其特征在于，还包括：
接收所述DUT对所述第三激励信号处理并返回的封装输出消息；
将所述第三输出消息与基准输出消息进行对比，响应于所述第三输出消息与所述基准输出消息一致，进一步认定所述DUT报文解析功能正常。
6.根据权利要求1所述的方法，其特征在于，所述DUT对所述第一激励信号处理还包括：
所述DUT的消息处理模块接收到所述第一激励信号，以得到所述第一数据帧；
对所述第一数据帧处理并生成所述第一输出消息。
7.根据权利要求4所述的方法，其特征在于，所述DUT对所述第二激励信号处理还包括：
所述DUT的消息解帧模块接收到所述第二激励信号，以得到所述第二数据帧，并对所述第二数据帧进行解帧，以得到所述第一数据帧；
所述消息处理模块对所述第一数据帧进行处理，以得到所述第二输出消息。
8.根据权利要求5所述的方法，其特征在于，所述DUT对所述第三激励信号处理还包括：
所述DUT的MAC层处理模块接收到所述第三激励信号，以得到所述第三数据帧；
协议解析模块对所述第三数据帧进行报文解析，以得到所述第二数据帧；
所述消息解帧模块对所述第二数据帧进行解帧，以得到所述第一数据帧；
所述消息处理模块对所述第一数据帧进行处理，并进行封装以得到所述封装输出消息。
9.一种计算机设备，其特征在于，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现1-8任意一项所述方法的步骤。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-8任意一项所述方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010060025.6A CN111240921A (zh) | 2020-01-19 | 2020-01-19 | 一种dut功能验证的方法、设备及可读介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010060025.6A CN111240921A (zh) | 2020-01-19 | 2020-01-19 | 一种dut功能验证的方法、设备及可读介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111240921A true CN111240921A (zh) | 2020-06-05 |
Family
ID=70865141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010060025.6A Withdrawn CN111240921A (zh) | 2020-01-19 | 2020-01-19 | 一种dut功能验证的方法、设备及可读介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111240921A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113760761A (zh) * | 2021-09-07 | 2021-12-07 | 上海金仕达软件科技有限公司 | 一种基于软硬件证券行情***的自动化测试方法及装置 |
| CN118012686A (zh) * | 2024-04-10 | 2024-05-10 | 沐曦科技(北京)有限公司 | 一种芯片验证*** |
-
2020
- 2020-01-19 CN CN202010060025.6A patent/CN111240921A/zh not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113760761A (zh) * | 2021-09-07 | 2021-12-07 | 上海金仕达软件科技有限公司 | 一种基于软硬件证券行情***的自动化测试方法及装置 |
| CN118012686A (zh) * | 2024-04-10 | 2024-05-10 | 沐曦科技(北京)有限公司 | 一种芯片验证*** |
| CN118012686B (zh) * | 2024-04-10 | 2024-06-21 | 沐曦科技(北京)有限公司 | 一种芯片验证*** |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106789259B (zh) | 一种LoRa核心网***及实现方法 | |
| CN110505111A (zh) | 基于流量重放的工控协议模糊测试方法 | |
| CN106155697A (zh) | 一种面向服务的开发框架（YC‑Framework） | |
| CN111240921A (zh) | 一种dut功能验证的方法、设备及可读介质 | |
| CN109150631B (zh) | 轨交信号***仿真接口管理服务器 | |
| CN111917772B (zh) | 一种适配充电桩通信协议方法和装置 | |
| CN109587142B (zh) | 一种面向业务流的数据安全接入模块和设备 | |
| CN109614147A (zh) | 一种phy寄存器读写方法和装置 | |
| CN113900941A (zh) | 一种微服务处理方法、微服务***及电子设备和存储介质 | |
| CN107632927A (zh) | 一种在c/s架构中模拟数据加密的压力测试方法与装置 | |
| CN116303034A (zh) | 一种片上网络的自动测试***、方法、设备及介质 | |
| CN117319525A (zh) | 一种基于cms与mms的变电站异构数据融合方法及*** | |
| WO2022033079A1 (zh) | 一种皮基站配置方法、装置、存储介质和电子装置 | |
| CN114416135A (zh) | 一种物联网云平台远程终端升级***及方法 | |
| CN113220481A (zh) | 请求处理及反馈方法、装置、计算机设备及可读存储介质 | |
| CN113315681A (zh) | 一种基于智能家庭网关插件的自动化测试方法及*** | |
| CN112688800A (zh) | 基于脚本技术的智能电网智能设备远程维护方法和*** | |
| CN111092750B (zh) | 一种基于智能监控的交换机管理网络***和白盒交换机 | |
| CN116112384A (zh) | 应用流量综合管理方法、装置和电子设备 | |
| CN113099025B (zh) | 一种在社交应用中添加好友的方法与设备 | |
| WO2021128936A1 (zh) | 报文的处理方法及装置 | |
| CN104077216A (zh) | 软件测试方法及测试装置 | |
| CN112506721A (zh) | 一种rest接口校验的方法、装置、设备及可读介质 | |
| CN113065077A (zh) | 一种水平扩展的中台业务处理*** | |
| CN102487526B (zh) | 协议一致性测试方法及*** |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20200605 |
|
| WW01 | Invention patent application withdrawn after publication |