CN111240596A - 一种判断闪存的操作接口模式的方法和装置以及设备 - Google Patents
一种判断闪存的操作接口模式的方法和装置以及设备 Download PDFInfo
- Publication number
- CN111240596A CN111240596A CN202010038836.6A CN202010038836A CN111240596A CN 111240596 A CN111240596 A CN 111240596A CN 202010038836 A CN202010038836 A CN 202010038836A CN 111240596 A CN111240596 A CN 111240596A
- Authority
- CN
- China
- Prior art keywords
- storage device
- flash memory
- interface mode
- operation interface
- detection result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000001514 detection method Methods 0.000 claims abstract description 76
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 40
- 238000004590 computer program Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开了一种判断闪存的操作接口模式的方法和装置以及设备。其中,所述方法包括:对存储设备的存储主控进行上电,和在对该存储设备的存储主控进行上电后,对该存储设备的闪存进行物理读操作,和根据该进行的物理读操作,检测该存储设备的双向数据控制引脚是否反转得到检测结果,和根据该检测结果,判断该存储设备的闪存当前的操作接口模式,以及根据该判断出的操作接口模式,从该存储设备的闪存中读出运行代码。通过上述方式,能够实现无需在存储设备的存储主控上外加外部引脚就能判断存储设备的闪存当前的操作接口模式,能够实现存储设备能够节省该外部引脚的成本,同时又不会增加存储设备的主控芯片的面积。
Description
技术领域
本发明涉及存储技术领域,尤其涉及一种判断闪存的操作接口模式的方法和装置以及设备。
背景技术
在SD(Secure Digital Memory Card,安全数码卡)卡和闪存盘等存储设备上都是由存储主控和NAND FLASH(闪存)组成。
由于NAND FLASH的操作接口模式可以分为SDR(Single Data Rate,单数据速率)模式和DDR(Double Data Rate,双数据速率)模式,不同的NAND FLASH在上电初始化后,会处在其中一种操作接口模式中。存储主控在上电后,需要识别出NAND FLASH是SDR模式还是DDR模式,才能对NAND FLASH进行读写操作。
由于存储主控需要在上电后从NAND FLASH上读出Code(代码)并执行。在读出该代码前,存储主控需要判断当前NAND FALSH的操作接口模式为SDR模式或DDR模式。
现有的判断闪存的操作接口模式的方案,一般是通过在存储主控上外加一个外部引脚来判断NAND FALSH当前的操作接口模式是SDR模式还是DDR模式,在读取到该外部引脚为高电平时,则判断闪存的操作接口模式为双数据速率模式,在读取到该外部引脚为低电平时,则判断闪存的操作接口模式为单数据速率模式。
然而,现有的判断闪存的操作接口模式的方案,由于需要通过在存储设备的存储主控上外加一个外部引脚来判断存储设备的闪存当前的操作接口模式是单数据速率模式还是双数据速率模式,导致存储设备需要增加该外加的外部引脚的成本,同时又因该外加的外部引脚导致存储设备的存储主控芯片的面积会增加。
发明内容
有鉴于此,本发明的目的在于提出一种判断闪存的操作接口模式的方法和装置以及设备,能够实现无需在存储设备的存储主控上外加外部引脚就能判断存储设备的闪存当前的操作接口模式,能够实现存储设备能够节省该外部引脚的成本,同时又不会增加存储设备的主控芯片的面积。
根据本发明的一个方面,提供一种判断闪存的操作接口模式的方法,包括:对存储设备的存储主控进行上电;在对所述存储设备的存储主控进行上电后,对所述存储设备的闪存进行物理读操作;根据所述进行的物理读操作,检测所述存储设备的双向数据控制引脚是否反转得到检测结果;根据所述检测结果,判断所述存储设备的闪存当前的操作接口模式;根据所述判断出的操作接口模式,从所述存储设备的闪存中读出运行代码。
其中,所述根据所述进行的物理读操作,检测所述存储设备的双向数据控制引脚是否反转得到检测结果,包括:根据所述进行的物理读操作,检测所述存储设备的双向数据控制引脚是否反转,在检测出所述存储设备的双向数据控制引脚是反转时,得出引脚反转的检测结果,在检测出所述存储设备的双向数据控制引脚是不反转时,得出引脚不反转的检测结果。
其中,所述根据所述检测结果,判断所述存储设备的闪存当前的操作接口模式,包括:根据所述检测结果,在所述检测结果是引脚反转时,判断所述存储设备的闪存当前的操作接口模式是双数据速率模式,在所述检测结果是引脚不反转时,判断所述存储设备的闪存当前的操作接口模式是单数据速率模式。
其中,在所述根据所述判断出的操作接口模式,从所述存储设备的闪存中读出运行代码之后,还包括:执行所述读取的运行代码。
根据本发明的另一个方面,提供一种判断闪存的操作接口模式的装置,包括:上电模块、物理读操作模块、检测模块、判断模块和读出模块;所述上电模块,用于对存储设备的存储主控进行上电;所述物理读操作模块,用于在对所述存储设备的存储主控进行上电后,对所述存储设备的闪存进行物理读操作;所述检测模块,用于根据所述进行的物理读操作,检测所述存储设备的双向数据控制引脚是否反转得到检测结果;所述判断模块,用于根据所述检测结果,判断所述存储设备的闪存当前的操作接口模式;所述读出模块,用于根据所述判断出的操作接口模式,从所述存储设备的闪存中读出运行代码。
其中,所述检测模块,具体用于:根据所述进行的物理读操作,检测所述存储设备的双向数据控制引脚是否反转,在检测出所述存储设备的双向数据控制引脚是反转时,得出引脚反转的检测结果,在检测出所述存储设备的双向数据控制引脚是不反转时,得出引脚不反转的检测结果。
其中,所述判断模块,具体用于:根据所述检测结果,在所述检测结果是引脚反转时,判断所述存储设备的闪存当前的操作接口模式是双数据速率模式,在所述检测结果是引脚不反转时,判断所述存储设备的闪存当前的操作接口模式是单数据速率模式。
其中,所述判断闪存的操作接口模式的装置,还包括:执行模块;所述执行模块,用于执行所述读取的运行代码。
根据本发明的又一个方面,提供一种判断闪存的操作接口模式的设备,包括:至少一个处理器;以及,与所述至少一个处理器通信连接的存储器;其中,所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行如上述任一项所述的判断闪存的操作接口模式的方法。
根据本发明的再一个方面,提供一种计算机可读存储介质,存储有计算机程序,所述计算机程序被处理器执行时实现如上述任一项所述的判断闪存的操作接口模式的方法。
可以发现,以上方案,可以对存储设备的存储主控进行上电,和可以在对该存储设备的存储主控进行上电后,对该存储设备的闪存进行物理读操作,和可以根据该进行的物理读操作,检测该存储设备的双向数据控制引脚是否反转得到检测结果,和可以根据该检测结果,判断该存储设备的闪存当前的操作接口模式,以及可以根据该判断出的操作接口模式,从该存储设备的闪存中读出运行代码,能够实现无需在存储设备的存储主控上外加外部引脚就能判断存储设备的闪存当前的操作接口模式,能够实现存储设备能够节省该外部引脚的成本,同时又不会增加存储设备的主控芯片的面积。
进一步的,以上方案,可以根据该进行的物理读操作,检测该存储设备的双向数据控制引脚是否反转,在检测出该存储设备的双向数据控制引脚是反转时,得出引脚反转的检测结果,在检测出该存储设备的双向数据控制引脚是不反转时,得出引脚不反转的检测结果,这样的好处是能够实现根据检测该存储设备的双向数据控制引脚是否反转得到的检测结果,判断出该存储设备的闪存当前的操作接口模式。
进一步的,以上方案,可以根据该检测结果,在该检测结果是引脚反转时,判断该存储设备的闪存当前的操作接口模式是双数据速率模式,在该检测结果是引脚不反转时,判断该存储设备的闪存当前的操作接口模式是单数据速率模式,这样的好处是能够实现无需在存储设备的存储主控上外加外部引脚就能判断存储设备的闪存当前的操作接口模式。
进一步的,以上方案,可以执行该读取的运行代码,这样的好处是能够实现关联该存储设备的闪存当前的操作接口模式的运行代码的执行。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明判断闪存的操作接口模式的方法一实施例的流程示意图;
图2是本发明判断闪存的操作接口模式的方法另一实施例的流程示意图;
图3是本发明判断闪存的操作接口模式的装置一实施例的结构示意图;
图4是本发明判断闪存的操作接口模式的装置另一实施例的结构示意图;
图5是本发明判断闪存的操作接口模式的设备一实施例的结构示意图。
具体实施方式
下面结合附图和实施例,对本发明作进一步的详细描述。特别指出的是,以下实施例仅用于说明本发明,但不对本发明的范围进行限定。同样的,以下实施例仅为本发明的部分实施例而非全部实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
本发明提供一种判断闪存的操作接口模式的方法,能够实现无需在存储设备的存储主控上外加外部引脚就能判断存储设备的闪存当前的操作接口模式,能够实现存储设备能够节省该外部引脚的成本,同时又不会增加存储设备的主控芯片的面积。
请参见图1,图1是本发明判断闪存的操作接口模式的方法一实施例的流程示意图。需注意的是,若有实质上相同的结果,本发明的方法并不以图1所示的流程顺序为限。如图1所示,该方法包括如下步骤:
S101:对存储设备的存储主控进行上电。
在本实施例中,该存储设备可以是硬盘,还可以是USB(Universal Serial Bus,通用串行总线)闪存盘,又可以是闪存卡等,本发明不加以限定。
S102:在对该存储设备的存储主控进行上电后,对该存储设备的闪存进行物理读操作。
在本实施例中,该进行的物理读操作可以是把该存储设备的数据从数据块读取到缓存中,也可以是把该存储设备的数据从数据块读取到缓冲中等,本发明不加以限定。
S103:根据该进行的物理读操作,检测该存储设备的DQS(Bi-directional DataStrobe,双向数据控制引脚)引脚是否反转得到检测结果。
其中,该根据该进行的物理读操作,检测该存储设备的双向数据控制引脚是否反转得到检测结果,可以包括:
根据该进行的物理读操作,检测该存储设备的双向数据控制引脚是否反转,在检测出该存储设备的双向数据控制引脚是反转时,得出引脚反转的检测结果,在检测出该存储设备的双向数据控制引脚是不反转时,得出引脚不反转的检测结果,这样的好处是能够实现根据检测该存储设备的双向数据控制引脚是否反转得到的检测结果,判断出该存储设备的闪存当前的操作接口模式。
S104:根据该检测结果,判断该存储设备的闪存当前的操作接口模式。
其中,该根据该检测结果,判断该存储设备的闪存当前的操作接口模式,可以包括:
根据该检测结果,在该检测结果是引脚反转时,判断该存储设备的闪存当前的操作接口模式是双数据速率模式,在该检测结果是引脚不反转时,判断该存储设备的闪存当前的操作接口模式是单数据速率模式,这样的好处是能够实现无需在存储设备的存储主控上外加外部引脚就能判断存储设备的闪存当前的操作接口模式。
在本实施例中,在对该存储设备的闪存进行物理读操作时,在该存储设备的闪存当前的操作接口模式是双数据速率模式时,该存储设备的双向数据控制引脚不会出现反转,在该存储设备的闪存当前的操作接口模式是单数据速率模式时,该存储设备的双向数据控制引脚会出现反转。
S105:根据该判断出的操作接口模式,从该存储设备的闪存中读出运行代码。
其中,在该根据该判断出的操作接口模式,从该存储设备的闪存中读出运行代码之后,还可以包括:
执行该读取的运行代码,这样的好处是能够实现关联该存储设备的闪存当前的操作接口模式的运行代码的执行。
可以发现,在本实施例中,可以对存储设备的存储主控进行上电,和可以在对该存储设备的存储主控进行上电后,对该存储设备的闪存进行物理读操作,和可以根据该进行的物理读操作,检测该存储设备的双向数据控制引脚是否反转得到检测结果,和可以根据该检测结果,判断该存储设备的闪存当前的操作接口模式,以及可以根据该判断出的操作接口模式,从该存储设备的闪存中读出运行代码,能够实现无需在存储设备的存储主控上外加外部引脚就能判断存储设备的闪存当前的操作接口模式,能够实现存储设备能够节省该外部引脚的成本,同时又不会增加存储设备的主控芯片的面积。
进一步的,在本实施例中,可以根据该进行的物理读操作,检测该存储设备的双向数据控制引脚是否反转,在检测出该存储设备的双向数据控制引脚是反转时,得出引脚反转的检测结果,在检测出该存储设备的双向数据控制引脚是不反转时,得出引脚不反转的检测结果,这样的好处是能够实现根据检测该存储设备的双向数据控制引脚是否反转得到的检测结果,判断出该存储设备的闪存当前的操作接口模式。
进一步的,在本实施例中,可以根据该检测结果,在该检测结果是引脚反转时,判断该存储设备的闪存当前的操作接口模式是双数据速率模式,在该检测结果是引脚不反转时,判断该存储设备的闪存当前的操作接口模式是单数据速率模式,这样的好处是能够实现无需在存储设备的存储主控上外加外部引脚就能判断存储设备的闪存当前的操作接口模式。
请参见图2,图2是本发明判断闪存的操作接口模式的方法另一实施例的流程示意图。本实施例中,该方法包括以下步骤:
S201:对存储设备的存储主控进行上电。
可如上S101所述,在此不作赘述。
S202:在对该存储设备的存储主控进行上电后,对该存储设备的闪存进行物理读操作。
可如上S102所述,在此不作赘述。
S203:根据该进行的物理读操作,检测该存储设备的双向数据控制引脚是否反转得到检测结果。
可如上S103所述,在此不作赘述。
S204:根据该检测结果,判断该存储设备的闪存当前的操作接口模式。
可如上S104所述,在此不作赘述。
S205:根据该判断出的操作接口模式,从该存储设备的闪存中读出运行代码。
可如上S105所述,在此不作赘述。
S206:执行该读取的运行代码。
可以发现,在本实施例中,可以执行该读取的运行代码,这样的好处是能够实现关联该存储设备的闪存当前的操作接口模式的运行代码的执行。
本发明还提供一种判断闪存的操作接口模式的装置,能够实现无需在存储设备的存储主控上外加外部引脚就能判断存储设备的闪存当前的操作接口模式,能够实现存储设备能够节省该外部引脚的成本,同时又不会增加存储设备的主控芯片的面积。
请参见图3,图3是本发明判断闪存的操作接口模式的装置一实施例的结构示意图。本实施例中,该判断闪存的操作接口模式的装置30包括上电模块31、物理读操作模块32、检测模块33、判断模块34和读出模块35。
该上电模块31,用于对存储设备的存储主控进行上电。
该物理读操作模块32,用于在对该存储设备的存储主控进行上电后,对该存储设备的闪存进行物理读操作。
该检测模块33,用于根据该进行的物理读操作,检测该存储设备的双向数据控制引脚是否反转得到检测结果。
该判断模块34,用于根据该检测结果,判断该存储设备的闪存当前的操作接口模式。
该读出模块35,用于根据该判断出的操作接口模式,从该存储设备的闪存中读出运行代码。
可选地,该检测模块33,可以具体用于:
根据该进行的物理读操作,检测该存储设备的双向数据控制引脚是否反转,在检测出该存储设备的双向数据控制引脚是反转时,得出引脚反转的检测结果,在检测出该存储设备的双向数据控制引脚是不反转时,得出引脚不反转的检测结果。
可选地,该判断模块34,可以具体用于:
根据该检测结果,在该检测结果是引脚反转时,判断该存储设备的闪存当前的操作接口模式是双数据速率模式,在该检测结果是引脚不反转时,判断该存储设备的闪存当前的操作接口模式是单数据速率模式。
请参见图4,图4是本发明判断闪存的操作接口模式的装置另一实施例的结构示意图。区别于上一实施例,本实施例所述判断闪存的操作接口模式的装置40还包括执行模块41。
该执行模块41,用于执行该读取的运行代码。
该判断闪存的操作接口模式的装置30/40的各个单元模块可分别执行上述方法实施例中对应步骤,故在此不对各单元模块进行赘述,详细请参见以上对应步骤的说明。
本发明又提供一种判断闪存的操作接口模式的设备,如图5所示,包括:至少一个处理器51;以及,与至少一个处理器51通信连接的存储器52;其中,存储器52存储有可被至少一个处理器51执行的指令,指令被至少一个处理器51执行,以使至少一个处理器51能够执行上述的判断闪存的操作接口模式的方法。
其中,存储器52和处理器51采用总线方式连接,总线可以包括任意数量的互联的总线和桥,总线将一个或多个处理器51和存储器52的各种电路连接在一起。总线还可以将诸如***设备、稳压器和功率管理电路等之类的各种其他电路连接在一起,这些都是本领域所公知的,因此,本文不再对其进行进一步描述。总线接口在总线和收发机之间提供接口。收发机可以是一个元件,也可以是多个元件,比如多个接收器和发送器,提供用于在传输介质上与各种其他装置通信的单元。经处理器51处理的数据通过天线在无线介质上进行传输,进一步,天线还接收数据并将数据传送给处理器51。
处理器51负责管理总线和通常的处理,还可以提供各种功能,包括定时,***接口,电压调节、电源管理以及其他控制功能。而存储器52可以被用于存储处理器51在执行操作时所使用的数据。
本发明再提供一种计算机可读存储介质,存储有计算机程序。计算机程序被处理器执行时实现上述方法实施例。
可以发现,以上方案,可以对存储设备的存储主控进行上电,和可以在对该存储设备的存储主控进行上电后,对该存储设备的闪存进行物理读操作,和可以根据该进行的物理读操作,检测该存储设备的双向数据控制引脚是否反转得到检测结果,和可以根据该检测结果,判断该存储设备的闪存当前的操作接口模式,以及可以根据该判断出的操作接口模式,从该存储设备的闪存中读出运行代码,能够实现无需在存储设备的存储主控上外加外部引脚就能判断存储设备的闪存当前的操作接口模式,能够实现存储设备能够节省该外部引脚的成本,同时又不会增加存储设备的主控芯片的面积。
进一步的,以上方案,可以根据该进行的物理读操作,检测该存储设备的双向数据控制引脚是否反转,在检测出该存储设备的双向数据控制引脚是反转时,得出引脚反转的检测结果,在检测出该存储设备的双向数据控制引脚是不反转时,得出引脚不反转的检测结果,这样的好处是能够实现根据检测该存储设备的双向数据控制引脚是否反转得到的检测结果,判断出该存储设备的闪存当前的操作接口模式。
进一步的,以上方案,可以根据该检测结果,在该检测结果是引脚反转时,判断该存储设备的闪存当前的操作接口模式是双数据速率模式,在该检测结果是引脚不反转时,判断该存储设备的闪存当前的操作接口模式是单数据速率模式,这样的好处是能够实现无需在存储设备的存储主控上外加外部引脚就能判断存储设备的闪存当前的操作接口模式。
进一步的,以上方案,可以执行该读取的运行代码,这样的好处是能够实现关联该存储设备的闪存当前的操作接口模式的运行代码的执行。
在本发明所提供的几个实施方式中,应该理解到,所揭露的***,装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施方式仅仅是示意性的,例如,模块或单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个***,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。
另外,在本发明各个实施方式中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)或处理器(processor)执行本发明各个实施方式方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本发明的部分实施例,并非因此限制本发明的保护范围,凡是利用本发明说明书及附图内容所作的等效装置或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种判断闪存的操作接口模式的方法,其特征在于,包括:
对存储设备的存储主控进行上电;
在对所述存储设备的存储主控进行上电后,对所述存储设备的闪存进行物理读操作;
根据所述进行的物理读操作,检测所述存储设备的双向数据控制引脚是否反转得到检测结果;
根据所述检测结果,判断所述存储设备的闪存当前的操作接口模式;
根据所述判断出的操作接口模式,从所述存储设备的闪存中读出运行代码。
2.如权利要求1所述的判断闪存的操作接口模式的方法,其特征在于,所述根据所述进行的物理读操作,检测所述存储设备的双向数据控制引脚是否反转得到检测结果,包括:
根据所述进行的物理读操作,检测所述存储设备的双向数据控制引脚是否反转,在检测出所述存储设备的双向数据控制引脚是反转时,得出引脚反转的检测结果,在检测出所述存储设备的双向数据控制引脚是不反转时,得出引脚不反转的检测结果。
3.如权利要求1所述的判断闪存的操作接口模式的方法,其特征在于,所述根据所述检测结果,判断所述存储设备的闪存当前的操作接口模式,包括:
根据所述检测结果,在所述检测结果是引脚反转时,判断所述存储设备的闪存当前的操作接口模式是双数据速率模式,在所述检测结果是引脚不反转时,判断所述存储设备的闪存当前的操作接口模式是单数据速率模式。
4.如权利要求1所述的判断闪存的操作接口模式的方法,其特征在于,在所述根据所述判断出的操作接口模式,从所述存储设备的闪存中读出运行代码之后,还包括:
执行所述读取的运行代码。
5.一种判断闪存的操作接口模式的装置,其特征在于,包括:
上电模块、物理读操作模块、检测模块、判断模块和读出模块;
所述上电模块,用于对存储设备的存储主控进行上电;
所述物理读操作模块,用于在对所述存储设备的存储主控进行上电后,对所述存储设备的闪存进行物理读操作;
所述检测模块,用于根据所述进行的物理读操作,检测所述存储设备的双向数据控制引脚是否反转得到检测结果;
所述判断模块,用于根据所述检测结果,判断所述存储设备的闪存当前的操作接口模式;
所述读出模块,用于根据所述判断出的操作接口模式,从所述存储设备的闪存中读出运行代码。
6.如权利要求5所述的判断闪存的操作接口模式的装置,其特征在于,所述检测模块,具体用于:
根据所述进行的物理读操作,检测所述存储设备的双向数据控制引脚是否反转,在检测出所述存储设备的双向数据控制引脚是反转时,得出引脚反转的检测结果,在检测出所述存储设备的双向数据控制引脚是不反转时,得出引脚不反转的检测结果。
7.如权利要求5所述的判断闪存的操作接口模式的装置,其特征在于,所述判断模块,具体用于:
根据所述检测结果,在所述检测结果是引脚反转时,判断所述存储设备的闪存当前的操作接口模式是双数据速率模式,在所述检测结果是引脚不反转时,判断所述存储设备的闪存当前的操作接口模式是单数据速率模式。
8.如权利要求5所述的判断闪存的操作接口模式的装置,其特征在于,所述判断闪存的操作接口模式的装置,还包括:
执行模块;
所述执行模块,用于执行所述读取的运行代码。
9.一种判断闪存的操作接口模式的设备,其特征在于,包括:
至少一个处理器;以及,
与所述至少一个处理器通信连接的存储器;其中,
所述存储器存储有可被所述至少一个处理器执行的指令,所述指令被所述至少一个处理器执行,以使所述至少一个处理器能够执行如权利要求1至4中任一项所述的判断闪存的操作接口模式的方法。
10.一种计算机可读存储介质,存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1至4中任一项所述的判断闪存的操作接口模式的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010038836.6A CN111240596A (zh) | 2020-01-14 | 2020-01-14 | 一种判断闪存的操作接口模式的方法和装置以及设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010038836.6A CN111240596A (zh) | 2020-01-14 | 2020-01-14 | 一种判断闪存的操作接口模式的方法和装置以及设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111240596A true CN111240596A (zh) | 2020-06-05 |
Family
ID=70880869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010038836.6A Pending CN111240596A (zh) | 2020-01-14 | 2020-01-14 | 一种判断闪存的操作接口模式的方法和装置以及设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111240596A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001084766A (ja) * | 2000-08-15 | 2001-03-30 | Hitachi Ltd | 半導体装置 |
CN1613065A (zh) * | 2002-01-02 | 2005-05-04 | 英特尔公司 | 在存储器总线接口中的功率降低 |
CN101494088A (zh) * | 2008-01-25 | 2009-07-29 | 恩益禧电子股份有限公司 | 半导体集成电路器件及测试其的方法 |
US20120173798A1 (en) * | 2010-12-29 | 2012-07-05 | Chi-Chih Kuan | Memory controller, memory device and method for determining type of memory device |
-
2020
- 2020-01-14 CN CN202010038836.6A patent/CN111240596A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001084766A (ja) * | 2000-08-15 | 2001-03-30 | Hitachi Ltd | 半導体装置 |
CN1613065A (zh) * | 2002-01-02 | 2005-05-04 | 英特尔公司 | 在存储器总线接口中的功率降低 |
CN101494088A (zh) * | 2008-01-25 | 2009-07-29 | 恩益禧电子股份有限公司 | 半导体集成电路器件及测试其的方法 |
US20120173798A1 (en) * | 2010-12-29 | 2012-07-05 | Chi-Chih Kuan | Memory controller, memory device and method for determining type of memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9411537B2 (en) | Embedded multimedia card (EMMC), EMMC system including the EMMC, and method of operating the EMMC | |
KR102419036B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
US8677097B1 (en) | Persistent block storage attached to memory bus | |
KR102225313B1 (ko) | 데이터 저장 장치의 동작 방법 | |
US20100274999A1 (en) | Control system and method for memory | |
US20130166893A1 (en) | Auxiliary card initialization routine | |
KR20190022933A (ko) | 하이브리드 메모리 드라이브, 컴퓨터 시스템, 및 멀티 모드 하이브리드 드라이브를 동작시키기 위한 관련 방법 | |
US8883521B2 (en) | Control method of multi-chip package memory device | |
US20190088293A1 (en) | Nonvolatile memory device, data storage device including the same and operating method thereof | |
CN109582483B (zh) | 数据存储装置及其操作方法 | |
CN105320620A (zh) | 存储器存储装置及控制方法、存储器控制电路单元及模块 | |
US9760509B2 (en) | Memory storage device and control method thereof and memory control circuit unit and module | |
KR20200089939A (ko) | 메모리 시스템 및 그 동작 방법 | |
CN104731577A (zh) | 多***和启动所述多***的方法 | |
CN109918322B (zh) | 存储器***及其操作方法 | |
US20230169028A1 (en) | Bridge device and data storage system | |
CN108257629B (zh) | 非易失性存储器装置和包括其的数据存储装置的操作方法 | |
US9710193B2 (en) | Method of detecting memory modules, memory control circuit unit and storage apparatus | |
CN111240596A (zh) | 一种判断闪存的操作接口模式的方法和装置以及设备 | |
US11720276B2 (en) | Memory system and controller for managing write status | |
US11366736B2 (en) | Memory system using SRAM with flag information to identify unmapped addresses | |
US20150169235A1 (en) | Data storage device and operating method thereof | |
KR102561095B1 (ko) | 반도체 메모리 장치의 동작 방법 | |
US10514866B2 (en) | Data storage device, operating method thereof and method for operating nonvolatile memory device | |
CN115963977A (zh) | 一种固态硬盘及其数据操作方法、装置及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: Room 2501, 2401, block a, building 1, Shenzhen new generation industrial park, 136 Zhongkang Road, Meidu community, Meilin street, Futian District, Shenzhen City, Guangdong Province Applicant after: Shenzhen deminli Technology Co.,Ltd. Address before: 518000 Intelligence Valley Innovation Park 701, 707, No. 1010 Bulong Road, Xinniu Community, Minzhi Street, Longhua District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN DEMINGLI ELECTRONICS Co.,Ltd. |
|
CB02 | Change of applicant information | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200605 |
|
RJ01 | Rejection of invention patent application after publication |