CN111240576A - 计算机***、存储器管理方法与非暂态计算机可读介质 - Google Patents

计算机***、存储器管理方法与非暂态计算机可读介质 Download PDF

Info

Publication number
CN111240576A
CN111240576A CN201811432424.XA CN201811432424A CN111240576A CN 111240576 A CN111240576 A CN 111240576A CN 201811432424 A CN201811432424 A CN 201811432424A CN 111240576 A CN111240576 A CN 111240576A
Authority
CN
China
Prior art keywords
data area
memory
storage space
data
controller circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811432424.XA
Other languages
English (en)
Inventor
陈羿逞
赖彦辅
王坤伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201811432424.XA priority Critical patent/CN111240576A/zh
Publication of CN111240576A publication Critical patent/CN111240576A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明涉及计算机***、存储器管理方法与非暂态计算机可读介质。计算机***操作于一***平台，并包含多个存储器以及控制器电路。多个存储器包含一第一存储器与一第二存储器，其中第一存储器包含一第一储存空间与一第二储存空间，且第二存储器的总储存空间相同于第一储存空间。该些存储器并联耦接至控制器电路，且控制器电路用以基于***平台的一内核配置至少一第一数据区至第一储存空间与第二存储器，并配置一第二数据区至第二储存空间。第二数据区的一数据存取频率低于至少一第一数据区的一数据存取频率。

Description

计算机***、存储器管理方法与非暂态计算机可读介质
技术领域
本案是有关于一种计算机***与存储器管理方法，且特别是有关于应用于不对称存储器空间的计算机***、存储器管理方法与其非暂态计算机可读介质。
背景技术
影音应用的相关电子装置常使用存储器来储存影像处理数据。然而，当存储器中有不对称的储存空间时，***的传输频宽也会因此受限。如此，将造成电子装置的效能下降并降低使用者体验。
发明内容
为了解决上述问题，本案的一些实施例提供一种计算机***，其操作于一***平台，并包含多个存储器以及控制器电路。多个存储器包含一第一存储器与一第二存储器，其中该第一存储器包含一第一储存空间与一第二储存空间，且该第二存储器的总储存空间相同于该第一储存空间。该些存储器并联耦接至该控制器电路，且该控制器电路用以基于该***平台的一内核配置至少一第一数据区至该第一储存空间与该第二存储器，并配置一第二数据区至该第二储存空间。该第二数据区的一数据存取频率低于该至少一第一数据区的一数据存取频率。
本案的一些实施例提供一种存储器管理方法，其包含下列操作：基于一***平台的一内核配置至少一第一数据区至一第一存储器的一第一储存空间与一第二存储器，其中该第二存储器的总储存空间相同于该第一储存空间；以及基于该内核配置一第二数据区至该第一存储器的一第二储存空间，其中该第二数据区的一数据存取频率低于该至少一第一数据区的一数据存取频率。
本案的一些实施例提供一种非暂态计算机可读介质，其具有一计算机程式，其中该计算机程式被一处理器执行时，使该处理器执行多个操作，且该些操作包含：基于一***平台的一内核配置至少一第一数据区至一第一存储器的一第一储存空间与一第二存储器，其中该第二存储器的总储存空间相同于该第一储存空间；以及基于该内核配置一第二数据区至该第一存储器的一第二储存空间，其中该第二数据区的一数据存取频率低于该至少一第一数据区的一数据存取频率。
综上所述，本案实施例提供的计算机***、存储器管理方法与非暂态计算机可读介质可兼顾传输频宽的效能以及储存空间的有效利用，以降低不对称的储存空间带来的影响。
附图说明
本案附图说明如下：
图1为根据本案的一些实施例所绘示的计算机***的示意图；
图2为根据本案的一些实施例所绘示的存储器管理方法的流程图；以及
图3为根据本案的一些实施例所绘示图1中的存储器的配置方式的示意图。
具体实施方式
本文所使用的所有词汇具有其通常的意涵。上述之词汇在普遍常用之字典中之定义，在本说明书的内容中包含任一于此讨论的词汇的使用例子仅为示例，不应限制到本公开内容的范围与意涵。同样地，本公开内容亦不仅以于此说明书所示出的各种实施例为限。
在本文中，使用第一、第二与第三等等的词汇，是用于描述各种元件、组件、区域、层与/或区块是可以被理解的。但是这些元件、组件、区域、层与/或区块不应该被这些术语所限制。这些词汇只限于用来辨别单一元件、组件、区域、层与/或区块。因此，在下文中的一第一元件、组件、区域、层与/或区块也可被称为第二元件、组件、区域、层与/或区块，而不脱离本案的本意。本文中所使用的『与/或』包含一或多个相关联的项目中的任一者以及所有组合。
关于本文中所使用的『耦接』或『连接』，均可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。
于本文中，用语『电路***(circuitry)』泛指包含一或多个电路(circuit)所形成的单一***。用语『电路』泛指由一或多个电晶体与/或一或多个主被动元件按一定方式连接以处理信号的物件。
参照图1，图1为根据本案的一些实施例所绘示的计算机***100的示意图。于一些实施例中，计算机***100可为一嵌入式***。例如，计算机***100可应用于影音相关应用的电路***(例如为显示卡)，但本案并不以此为限。
于一些实施例中，计算机***100可耦接至一***平台100A内的一或多个元件或功能单元(例如为处理器、暂存器等等电路)，并依据此***平台100A的内核(Kernel)的相关规则配置计算机***100中的相关元件。
于一些实施例中，计算机***100包含控制器电路120以及多个存储器140与142。多个存储器140与142并联耦接至控制器电路120。控制器电路120用以控制多个存储器140与142的存取操作。于一些实施例中，多个存储器140与142为动态随机存取存储器。于一些实施例中，多个存储器140与142为双倍数据率(DDR)存储器或是静态随机存取存储器。于一些实施例中，控制器电路120可为一数字信号处理电路、一处理器或一控制晶片等等电路。
如图1所示，存储器140包含储存空间R11与储存空间R12，且存储器142之总储存空间R2相同于储存空间R11。换言之，存储器140与存储器142的数据容量互相不对称。于本例中，存储器142的数据容量小于存储器140的数据容量。举例而言，存储器140的总储存空间(即储存空间R11与R12之总和)为1十亿位元组(gigabyte,GB)，存储器142的总储存空间R2为512百万位元组(megabyte,MB)，其中储存空间R11与R12各自为512MB。
于一些实施例中，控制器电路120与存储器140与存储器142中每一者之间的传输频宽为相同。例如，控制器电路120对存储器140与存储器142中每一者之间的传输频宽可为16位元。于一些实施例中，计算机***100应用的***平台100A所支援的传输频宽可为32位元。于此条件下，控制器电路120可以同时存取储存空间R11与总储存空间R2内的数据。如此，计算机***100可以同时存取两个存储器140与142的数据，来达到更高的操作效能。
于一些相关技术中，若欲存取不对称的存储器区(例如为储存空间R12)内的数据时，***整体的传输频宽将降低为一半(例如为降低至16位元)。于此些情况下，由于传输频宽降低，***会增加额外的数据等待时间而降低整体操作效能。
相较于上述相关技术，于一些实施例中，控制器电路120可执行后述图2的存储器管理方法200中的相关操作，以基于***平台100A的管理规则配置存储器140与142。如此，可降低计算机***100因不对称的数据空间所受到的影响，以改善整体操作效能。
一并参照图2与图3，图2为根据本案的一些实施例所绘示的存储器管理方法200的流程图，且图3为根据本案的一些实施例所绘示图1中的存储器140与142的配置方式的示意图。为易于理解，以下说明将一并参照图1的计算机***100。
于操作S210，基于***平台100A的一内核配置至少一数据区310至储存空间R11与存储器142。
于操作S220，基于***平台100A的一内核配置数据区320至储存空间R12，其中数据区320的数据存取频率低于至少一数据区310的数据存取频率。
于一些实施例中，***平台100A为一Linux作业***。于此些实施例中，如图3所示，基于Linux***内核的存储器管理规则，至少一数据区310可包含普通(Normal)数据区Normal、高端(HighMem)数据区HighMem与/或可移动(Moveable)数据区Movable中的至少一者。普通数据区Normal可供存放与***内核相关的驱动器等数据。高端数据区HighMem与可移动数据区Movable可供用户存放一般数据。于此条件下，如图3所示，控制器电路120可基于此存储器管理规则配置普通数据区Normal、高端数据区HighMem与可移动数据区Movable至储存空间R11与总储存空间R2(即存储器142)。于一些实施例中，控制器电路120可映射至少一数据区310至存储器140与142的对应位址。
例如，如图3所示，位址0x0至位址0x40000000之间的存储器区的传输频宽为32位元，且此存储器区对应至图1的储存空间R11与总储存空间R2。位址0x40000000至位址0x60000000之间的存储器区的传输频宽为16位元，且此存储器区对应至图1的储存空间R12。于一些实施例中，控制器电路120将普通数据区Normal、高端数据区HighMem与可移动数据区Movable配置于传输频宽为32位元的存储器区内。
再者，于一些实施例中，控制器电路120可映射数据区320至存储器140的对应位址。如此，控制器电路120可将数据区320配置于传输频宽为16位元的存储器区里。于一些实施例中，数据区320的数据存取频率低于至少一数据区310的数据存取频率。于一些实施例中，数据区320每次被存取的时间短于至少一数据区310每次被存取的时间。
于一些实施例中，数据区320用于储存对存储器频宽要求较低的相关应用的数据。于一些实施例中，数据区320不会用以储存影音解码器所处理的相关数据，例如可为影像数据、声音数据、使用者操作界面等等。于一些实施例中，数据区320不会用以储存用于高影格率(frame per second,FPS)的影像数据的硬体所产生的数据。于一些实施例中，前述的高FPS至少可为60FPS。
举例而言，如图3所示，在***平台100A为一Linux作业***的实施例中，数据区320可包含存储器压缩(zRAM)数据区zRAM。存储器压缩数据区zRAM用于储存经压缩后的数据，其中此些数据为久未被存取的数据。藉由上述设置方式，料存取频率较高的至少一数据区310被配置给传输频宽较高的存储器区内，且数据存取频率相对较低的数据区320被配置给传输频宽较低的存储器区内。相较于前述的相关技术，传输频宽较低的存储器区对效能的影响可被降低。
继续参照图2，于操作S230，当至少一数据区310的一使用空间不足时，延伸至少一数据区310至存储器142。
于一些实施例中，当数据区320的数据量不会耗尽储存空间R12且至少一数据区310的使用空间不足时，控制器电路120可进一步延伸至少一数据区310至储存空间R12。
举例而言，基于Linux***的内核的存储器管理规则，存储器配置是由位址较高的区域往位址较低的区域倒退(fallback)。例如，如倒退次序S3-2所示，当可移动数据区Movable的数据容量满了时候，控制器电路120要求位址较低的高端数据区HighMem提供可使用的储存空间。若当数据容量仍不足够时，如倒退次序S3-1所示，控制器电路120进一步要求位址更低的普通数据区Normal提供可使用的储存空间。
倘若数据容量仍不足，如倒退次序S3-3所示，控制器电路120将改要求存储器142提供可使用的储存空间。于此情形下，若存储器压缩数据区zRAM的数据量没有占满储存空间R12时，储存空间R12的部分空间可配置给至少一数据区310。等效而言，控制器电路120延伸至少一数据区310的空间至储存空间R12。
藉由此种配置方式，可确保存储器140与142的储存空间能够被充分地利用，并同时有效率地使用传输频宽，以确保整体***效能。
于一些实施例中，至少一数据区310可为存储器140内的多个储存区块(未绘示)，且数据区320可为存储器142内的多个储存区块(未绘示)。于一些实施例中，此些储存区块可为存储器区块、页面等等。
上述关于Linux作业***以及各个类型的数据区用于示例，且本案并不以此为限。各种可适用的作业***与各个类型的数据区皆为本案所涵盖的范围。
上述存储器管理方法200的多个步骤仅为示例，并非限于上述示例的顺序执行。在不违背本揭示内容的各实施例的操作方式与范围下，在存储器管理方法200下的各种操作当可适当地增加、替换、省略或以不同顺序执行。
于各个实施例中，控制器电路120或存储器管理方法200的实施方式可为软体、硬体与/或韧体。举例而言，控制器电路120中的各个电路或单元可整合为单一积体电路。于一些实施例中，存储器管理方法200可由具有相应指令的软体或计算机程式实现，并储存于一非暂态计算机可读介质内，以供一处理器执行前述的各个操作。或者，控制器电路120可由执行存储器管理方法200的数字信号处理电路实现。于另一些实施例中，控制器电路120中的各个电路或单元亦可同时采用软体、硬体及韧体协同作业。于不同实施例中，控制器电路120与/或存储器管理方法200的具体实施方式可视实际需求选择。
于一些实施例中，前述的非暂态计算机可读介质可包含电性、磁性、光学、红外线与/或半导体***(或设备或装置)。例如，可为半导体或固态存储器、磁带、可移除式计算机磁盘、随机存取存储器(RAM)、唯读存储器(ROM)、硬磁盘与/或光学磁盘。在使用光学磁盘的一或多个实施例中，非暂态计算机可读介质包含只读存储光盘(CD-ROM)、可重复录写光盘(CD-R/W)与/或数字影音光盘(DVD)。
综上所述，本案实施例提供的计算机***、存储器管理方法与非暂态计算机可读介质可兼顾传输频宽的效能以及储存空间的有效利用，以降低不对称的储存空间带来的影响。
虽然本案已以实施方式公开如上，然其并非限定本案，任何本领域技术人员，在不脱离本案的精神和范围内，当可作各种更动与润饰，因此本案的保护范围当视后附的申请专利范围所界定者为准。
【符号说明】
100：计算机***
140、142：存储器
R11、R12：储存空间
200：存储器管理方法
S230：操作
HighMem：高端数据区
zRAM：存储器压缩数据区
0x40000000：位址
S3-3：倒退次序
310、320：数据区120：控制器电路
100A：***平台
R2：总储存空间
S210、S220：操作
Normal：普通数据区
Movable：可移动数据区
0x0：位址
0x60000000：位址S3-1、S3-2：倒退次序。

Claims (10)

1.一种计算机***，操作于一***平台，该计算机***包含：
多个存储器，包含一第一存储器与一第二存储器，其中该第一存储器包含一第一储存空间与一第二储存空间，且该第二存储器的总储存空间相同于该第一储存空间；以及
一控制器电路，其中该些存储器并联耦接至该控制器电路，且该控制器电路用以基于该***平台的一内核配置至少一第一数据区至该第一储存空间与该第二存储器，并配置一第二数据区至该第二储存空间，
其中该第二数据区的一数据存取频率低于该至少一第一数据区的一数据存取频率。
2.如权利要求1所述的计算机***，其中当该至少一第一数据区的一数据容量不足时，该控制器电路更用以延伸该至少一第一数据区至该第二储存空间。
3.如权利要求2所述的计算机***，其中当该至少一第一数据区的该数据容量不足时，该控制器电路更用以要求该第二存储器提供一可使用储存空间至该至少一第一数据区，以延伸该至少一第一数据区至该第二储存空间。
4.如权利要求1所述的计算机***，其中当该***平台为一Linux作业***时，该至少一第一数据区包含一普通数据区、一高端数据区或一可移动数据区中至少一者。
5.如权利要求1所述的计算机***，其中当该***平台为一Linux作业***时，该第二数据区包含一存储器压缩数据区。
6.一种存储器管理方法，包含：
基于一***平台的一内核配置至少一第一数据区至一第一存储器的一第一储存空间与一第二存储器，其中该第二存储器的总储存空间相同于该第一储存空间；以及
基于该内核配置一第二数据区至该第一存储器的一第二储存空间，其中该第二数据区的一数据存取频率低于该至少一第一数据区的一数据存取频率。
7.如权利要求6所述的存储器管理方法，还包含：
当该至少一第一数据区的一数据容量不足时，延伸该至少一第一数据区至该第二储存空间。
8.如权利要求7所述的存储器管理方法，其中延伸该至少一第一数据区至该第二储存空间包含：
当该至少一第一数据区的该数据容量不足时，要求该第二存储器提供一可使用储存空间至该至少一第一数据区，以延伸该至少一第一数据区至该第二储存空间。
9.如权利要求6所述的存储器管理方法，其中当该***平台为一Linux作业***时，该第二数据区包含一存储器压缩数据区。
10.一种非暂态计算机可读介质，其具有一计算机程式，其中该计算机程式被一处理器执行时，使该处理器执行多个操作，且该些操作包含：
基于一***平台的一内核配置至少一第一数据区至一第一存储器的一第一储存空间与一第二存储器，其中该第二存储器的总储存空间相同于该第一储存空间；以及
基于该内核配置一第二数据区至该第一存储器的一第二储存空间，其中该第二数据区的一数据存取频率低于该至少一第一数据区的一数据存取频率。
CN201811432424.XA 2018-11-28 2018-11-28 计算机***、存储器管理方法与非暂态计算机可读介质 Pending CN111240576A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811432424.XA CN111240576A (zh) 2018-11-28 2018-11-28 计算机***、存储器管理方法与非暂态计算机可读介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811432424.XA CN111240576A (zh) 2018-11-28 2018-11-28 计算机***、存储器管理方法与非暂态计算机可读介质

Publications (1)

Publication Number Publication Date
CN111240576A true CN111240576A (zh) 2020-06-05

Family

ID=70870155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811432424.XA Pending CN111240576A (zh) 2018-11-28 2018-11-28 计算机***、存储器管理方法与非暂态计算机可读介质

Country Status (1)

Country Link
CN (1) CN111240576A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101874239A (zh) * 2007-11-19 2010-10-27 三德动力有限公司 基于写入频率将数据写入不同的存储设备
US20130019142A1 (en) * 2011-07-12 2013-01-17 Phison Electronics Corp. Memory storage device, memory controller thereof, and method for programming data thereof
CN103218305A (zh) * 2013-05-10 2013-07-24 曙光信息产业(北京)有限公司 存储空间的分配方法
CN107678697A (zh) * 2017-10-24 2018-02-09 江苏都万电子科技有限公司 一种数据非对称备份存储方法及存储器
CN108780428A (zh) * 2016-03-14 2018-11-09 英特尔公司 不对称存储器管理

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101874239A (zh) * 2007-11-19 2010-10-27 三德动力有限公司 基于写入频率将数据写入不同的存储设备
US20130019142A1 (en) * 2011-07-12 2013-01-17 Phison Electronics Corp. Memory storage device, memory controller thereof, and method for programming data thereof
CN103218305A (zh) * 2013-05-10 2013-07-24 曙光信息产业(北京)有限公司 存储空间的分配方法
CN108780428A (zh) * 2016-03-14 2018-11-09 英特尔公司 不对称存储器管理
CN107678697A (zh) * 2017-10-24 2018-02-09 江苏都万电子科技有限公司 一种数据非对称备份存储方法及存储器

Similar Documents

Publication Publication Date Title
US9304828B2 (en) Hierarchy memory management
US9317214B2 (en) Operating a memory management controller
US7730261B1 (en) Multicore memory management system
US8402249B1 (en) System and method for mixed-mode SDRAM address mapping
KR20160124794A (ko) Dram 결함들의 커널 마스킹
KR101812300B1 (ko) 다수의 메모리 채널들을 가진 컴퓨팅 시스템에서의 메모리 버퍼들의 할당
US20190095107A1 (en) Data classification for placement within storage devices
US20180032394A1 (en) Systems and methods for implementing error correcting code regions in a memory
CN109117399B (zh) 减少芯片选择的装置、***及方法
US20060206668A1 (en) Data processing system and data decompression method
CN115729849A (zh) 内存管理方法及计算设备
TWI707230B (zh) 電腦系統、記憶體管理方法與非暫態電腦可讀取媒體
US20060095637A1 (en) Bus control device, arbitration device, integrated circuit device, bus control method, and arbitration method
US8977800B2 (en) Multi-port cache memory apparatus and method
US9530466B1 (en) System and method for memory access dynamic mode switching
US11392470B2 (en) Information handling system to allow system boot when an amount of installed memory exceeds processor limit
CN111240576A (zh) 计算机***、存储器管理方法与非暂态计算机可读介质
US20170131908A1 (en) Memory Devices and Methods
US20230384934A1 (en) Method and system for managing memory associated with a peripheral component interconnect express (pcie) solid-state drive (ssd)
KR20140025462A (ko) 메모리 시스템에서 채널 깊이 조절
US8856487B2 (en) Configurable partitions for non-volatile memory
EP3822796A1 (en) Memory interleaving method and device
WO2021242608A1 (en) Inference in memory
US20190266053A1 (en) Information Handling System with Reduced Data Loss in Block Mode
US20230205420A1 (en) Flexible memory system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination