CN111223922B - 抗闩锁绝缘栅双极晶体管器件 - Google Patents

抗闩锁绝缘栅双极晶体管器件 Download PDF

Info

Publication number
CN111223922B
CN111223922B CN202010025949.2A CN202010025949A CN111223922B CN 111223922 B CN111223922 B CN 111223922B CN 202010025949 A CN202010025949 A CN 202010025949A CN 111223922 B CN111223922 B CN 111223922B
Authority
CN
China
Prior art keywords
type
region
layer
emitter
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010025949.2A
Other languages
English (en)
Other versions
CN111223922A (zh
Inventor
田晓丽
冯旺
杨雨
陆江
白云
刘新宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202010025949.2A priority Critical patent/CN111223922B/zh
Publication of CN111223922A publication Critical patent/CN111223922A/zh
Application granted granted Critical
Publication of CN111223922B publication Critical patent/CN111223922B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004Base region of bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)

Abstract

一种绝缘栅双极晶体管,包括栅极、集电极、两个发射极和环形N型掺杂埋层,其中:两个发射极均分别位于对应的N+发射极区和部分p型base区上,而所述p型base区位于N型轻掺杂漂移层内,两个所述N+发射极区位于p型base区内;环形N型掺杂埋层,在p型base区内环绕N+发射极区,一端与沟道相接,另一端与表面处层间介质相接,将所述p型base区物理分割为p型base1区和p型base2区。本发明可以有效阻挡空穴电流流经N+发射极下方区域,但对沿着沟道运动的电子不产生影响,从而将电子电流和空穴电流分离,极大减小了流经N+发射极下方的电流,抑制了p‑base基区/N+发射极结的正偏,显著提高了器件的抗闩锁特性,提升了器件的坚固性。

Description

抗闩锁绝缘栅双极晶体管器件
技术领域
本发明涉及半导体器件技术领域,尤其涉及一种抗闩锁绝缘栅双极晶体管器件。
背景技术
绝缘栅双极晶体管IGBT(INsulated Gate Bipolar TraNsistor)是新型的大功率器件,它集MOSFET栅极电压控制特性和双极型晶体管低导通电阻特性于一身,改善了器件耐压和导通电阻相互牵制的情况,具有高电压、大电流、功率集成密度高、输入阻抗大、导通电阻小、开关损耗低等优点。在变频家电、工业控制、电动及混合动力汽车、新能源、智能电网等诸多领域获得了广泛的应用空间。
在实际应用中对IGBT提出了许多要求,除了具有低导通压降和低开关损耗等高性能之外,还应具有高的坚固性和可靠性,闩锁特性就是器件坚固性的重要指标之一。
IGBT器件结构内部寄生有一个NPNP晶闸管,由N+发射极、P-base基区、N型漂移区和P+集电区构成。晶闸管结构可以等效为两个互相连接的BJT晶体管。当器件正向导通时,部分空穴电流会流经N+发射极下方的P-base基区,当空穴电流足够大,使其路径上P-base基区电阻上的导通压降大于P-base基区/N+发射极结的正向偏压,NPN晶体管导通,为PNP晶体管提供基极电流,PNP晶体管导通。此时,IGBT背面P+集电极注入更多的空穴,使得P-base基区/N+发射极结进一步正偏,大量的电阻注入到P-base基区。这样NPN和PNP两个晶体管电流形成正反馈相互放大,当其电流增益之和为1,寄生晶闸管完全激活,栅极失去对电流的控制,器件无法关断电流,最后导致器件烧毁,这就是IGBT的闩锁现象。
目前抑制IGBT闩锁的主要方法是通过采用发射极深P+扩散的方法,如图2所示,以降低N+发射极下方空穴流经路径上的电阻来抑制P-base基区/N+发射极结正偏。这种方法虽然能在一定程度上改善IGBT闩锁特性,但是在工艺上,要精确实现P+横向扩散到N+发射极下方,而不影响N+发射极结深和掺杂浓度;同时P+横向扩散对IGBT表面沟道处P-base区的掺杂浓度和形貌,进而对IGBT器件阈值特性不产生影响,这在工艺控制和实现上具有一定的复杂度和难度,也会增加制造成本。同时随着IGBT性能不断提高,芯片越来越薄,电流密度越来越大,对器件抗闩锁电流能力要求越来越高,而上述传统的方法在提高器件闩锁电流密度方面已经受限。
发明内容
有鉴于此,本发明的主要目的在于提供一种抗闩锁绝缘栅双极晶体管器件,以期部分地解决上述技术问题中的至少之一。
为了实现上述目的,本发明提供了一种绝缘栅双极晶体管器件,包括栅极、集电极、两个发射极和环形N型掺杂埋层,其中:
两个发射极均分别位于对应的N+发射极区和部分p型base区上,而所述p型base区位于N型轻掺杂漂移层内,两个所述N+发射极区位于p型base区内;
环形N型掺杂埋层,在p型base区内环绕N+发射极区,一端与沟道相接,另一端与表面处层间介质相接,将所述p型base区物理分割为p型base1区和p型base2区。
其中,所述绝缘栅双极晶体管具体包括:
p型重掺杂集电极区及集电极金属;
N型场截止层,形成在所述p型重掺杂集电极区上;
N型轻掺杂漂移层;
p型base区,位于所述N型轻掺杂漂移层内;
两个N+发射极区,位于所述p型base区内;
环形N型掺杂埋层,位于所述p型base区内,环绕所述N+发射极区,一端与沟道相接,另一端与表面处层间介质相接,将所述p型base区物理分割为p型base1区和p型base2区;
栅介质层,位于所述N型轻掺杂漂移层上;
栅极,位于所述栅介质层上;
层间介质,位于所述栅极及部分N型外延层上;
发射极金属,位于所述N+发射极区和部分p型base区上。
其中,所述环形N型掺杂埋层的掺杂浓度和宽度与器件的闩锁特性密切相关;N型掺杂埋层的掺杂浓度设置为1015cm-3~1018cm-3;宽度设置为0.2μm~1μm。
其中,所述环形N型掺杂埋层与沟道相接一端的横向宽度小于沟道长度,与表面层间介质相接一端的横向宽度小于等于与之相接层间介质的横向宽度。
其中,所述p型base1区的纵向结深小于或者等于p型base2区的纵向结深。
其中,所述p型base2区和p型base1区的电位连接发射极电位,用于提供空穴电流路径。
其中,所述N型场截止层和N型漂移层的掺杂浓度和厚度根据绝缘栅双极晶体管的击穿电压、正向导通压降和动态特性来设定;其中,N型场截止层的掺杂浓度高于N型漂移层的掺杂浓度,N型场截止层的厚度小于N型漂移层的厚度。
其中,所述环形N型掺杂埋层在工艺上通过双扩散工艺或氢注入的方式实现。
其中,所述栅介质层上的栅极为多晶硅栅、铝栅。
其中,所述层间介质的材料为二氧化硅、氮化硅、硼磷硅玻璃及其组合。
基于上述技术方案可知,本发明的IGBT器件相对于现有技术至少具有如下有益效果之一或其部分:
本发明通过在p-base区中引入环形N型掺杂埋层,将p-base区物理分割为p-base1区和p-base2区,可以有效阻挡空穴电流流经N+发射极下方区域,但对沿着沟道运动的电子不产生影响,从而将电子电流和空穴电流分离,极大减小了流经N+发射极下方的电流,抑制了p-base基区/N+发射极结的正偏,显著提高了器件的抗闩锁特性,提升了器件的坚固性。
附图说明
图1(a)为IGBT纵向结构示意图及(b)为具有寄生晶闸管的等效电路图;
图2为现有技术中采用发射极深P+扩散的IGBT结构示意图;
图3为本发明实施例所提供的一种抗闩锁绝缘栅双极晶体管器件的结构示意图。
上述附图中,附图标记含义如下:
101、集电极金属;102、p型集电极区;103、N型漂移层;
104、p型base区;105、N+发射极区;106、栅极;107、发射极金属;
201、集电极金属;202、p型集电极区;203、N型漂移层;
204、p型base区;205为N+发射极区;206为p+发射极深扩散区;
207、栅极;208、发射极金属;
301、集电极金属;302、p型集电极区;303、N型场截止层;
304、N型漂移区;305、p型base2区;306、环形N型掺杂埋层;
307、p型base1区;308、N+发射极区;309为栅介质层;
310、栅极;311、层间介质;312为发射极金属。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明作进一步的详细说明。
本发明公开了一种抗闩锁绝缘栅双极晶体管器件。所述抗闩锁绝缘栅双极晶体管器件,包括:P型重掺杂集电极区;N型场截止层;N型轻掺杂漂移层;位于漂移层内的P型Base区;位于p-base区内的环形N型掺杂埋层;N+发射极区;发射极金属;栅介质层;在栅介质层上的栅极;层间介质。其中,环形N型掺杂埋层在p-base区内环绕N+发射极区,一端与沟道相接,另一端与表面处层间介质相接,将p-base区物理分割为p-base1区和p-base2区;可以有效阻挡p-base1区中的空穴电流流经N+发射极下方区域,但对沿着沟道运动的电子不产生影响,从而将电子电流和空穴电流分离,极大减小了流经N+发射极下方的电流,显著提高了器件的抗闩锁特性,提升了器件的坚固性。图1(a)为IGBT纵向结构示意图及(b)为具有寄生晶闸管的等效电路图;由于其自身寄生NPN和PNP形成的NPNP寄生晶闸管结构,易发生闩锁。
具体的,如图3所示,本发明实施例提供的一种抗闩锁绝缘栅双极晶体管(IGBT)器件包括:
p型重掺杂集电极区302及集电极金属301;
N型场截止层303,形成在p型重掺杂集电极区上;
N型轻掺杂漂移层304;
其中,所述N型场截止层303和N型漂移层304的掺杂浓度和厚度根据绝缘栅双极晶体管的击穿电压、正向导通压降和动态特性来设定。场截止层的掺杂浓度高于漂移层的掺杂浓度,场截止层的厚度小于漂移层的厚度。
p型Base区,位于N型漂移层内;
其中,所述p-base(即p型base区)区被下述所述环形N型掺杂埋层306物理分割为p-base1区305和p-base2区307,p-base1区305的纵向结深小于或者等于p-base2区307的纵向结深;p-base2区307和p-base1区305,电位连接发射极电位,提供空穴电流路径。
N+发射极区308,位于p-base区内;
环形N型掺杂埋层306,位于p-base区内,环绕N+发射极区308;
其中,所述环形N型掺杂埋层306在p-base区内环绕N+发射极区308,一端与沟道相接,另一端与表面处层间介质相接,将p-base区物理分割为p-base1区和p-base2区;可以有效阻挡p-base1区305中的空穴电流流经N+发射极下方区域,但对沿着沟道运动的电子不产生影响,从而将电子电流和空穴电流分离,极大减小了流经N+发射极下方的电流,显著提高了器件的抗闩锁特性,提升了器件的坚固性。
所述环形N型掺杂埋层306的掺杂浓度和宽度与IGBT器件的闩锁特性密切相关。通常,随着掺杂浓度的增加,器件的闩锁电流密度增大;宽度设置得过宽或者过窄都会使器件的闩锁电流密度减小,抗闩锁能力降低。一般的,N型掺杂埋层306的掺杂浓度设置为1015cm-3~1018cm-3;宽度设置为0.2μm~1μm。在此范围内,结合工艺,选择最优值。
所述环形N型掺杂埋层306一端与沟道相接,另一端与表面处层间介质相接。与沟道相接端的横向宽度小于沟道长度,与表面层间介质相接端的横向宽度小于等于与之相接层间介质的横向宽度。
所述环形N型掺杂埋层306在工艺上可以通过双扩散工艺实现,也可以通过氢注入的方式实现。
其中,所述双扩散工艺,即先进行铝离子或者硼离子等P型离子注入,然后在一定温度、时间及气体环境中进行热扩散形成p-base区;接着进行氮离子、磷离子等N型离子注入,之后在一定温度、时间及气体环境中进行热扩散工艺形成N型掺杂埋层;最后再进行铝离子或者硼离子等P型离子注入,再在一定温度、时间及气体环境中进行热扩散形成p-base1区。
所述氢注入工艺,即采用氢离子注入的方式直接在p-base区中形成N型掺杂埋层。在工艺过程中,通过控制及选取合适的氢离子注入能量和注入剂量,实现特定掺杂浓度和位置分布的N型掺杂埋层。
栅介质层309,位于N型漂移层304上,可以为SiO2、Al2O3等高k介质。
栅极310,位于栅介质层309上,可以为多晶硅栅、铝栅。
层间介质311,位于栅极310及部分N型外延层上;
发射极金属312,位于N+发射极区和部分p-base区上,可以为二氧化硅、氮化硅、硼磷硅玻璃及其组合。
本发明实施例提出的一种抗闩锁绝缘栅双极晶体管(IGBT)器件具有以下有益效果:
通过在p-base区中引入环形N型掺杂埋层,将p-base区物理分割为p-base1区和p-base2区,可以有效阻挡空穴电流流经N+发射极下方区域,但对沿着沟道运动的电子不产生影响,从而将电子电流和空穴电流分离,极大减小了流经N+发射极下方的电流,抑制了p-base基区/N+发射极结的正偏,显著提高了器件的抗闩锁特性,提升了器件的坚固性。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (9)

1.一种绝缘栅双极晶体管,其特征在于,所述绝缘栅双极晶体管具体包括:
p型重掺杂集电极区及集电极金属;
N型场截止层,形成在所述p型重掺杂集电极区上;
N型轻掺杂漂移层,位于所述N型场截止层上;
p型base区,位于所述N型轻掺杂漂移层内;
两个N+发射极区,位于所述p型base区内;
环形N型掺杂埋层,位于所述p型base区内,环绕所述N+发射极区,一端与沟道相接,另一端与表面处层间介质相接,将所述p型base区物理分割为p型base1区和p型base2区;
栅介质层,位于所述N型轻掺杂漂移层上;
栅极,位于所述栅介质层上;
层间介质,位于所述栅极、所述N+发射极区和所述环形N型掺杂埋层上;
发射极金属,位于所述N+发射极区和部分p型base区上。
2.根据权利要求1所述的绝缘栅双极晶体管,其特征在于,所述环形N型掺杂埋层的掺杂浓度和宽度与器件的闩锁特性密切相关;所述环形N型掺杂埋层的掺杂浓度设置为1015cm-3~1018cm-3;宽度设置为0.2μm~1μm。
3.根据权利要求1所述的绝缘栅双极晶体管,其特征在于,所述环形N型掺杂埋层与沟道相接一端的横向宽度小于沟道长度,与表面层间介质相接一端的横向宽度小于等于与之相接层间介质的横向宽度。
4.根据权利要求1所述的绝缘栅双极晶体管,其特征在于,所述p型base1区的纵向结深小于或者等于所述p型base2区的纵向结深。
5.根据权利要求1所述的绝缘栅双极晶体管,其特征在于,所述p型base2区和所述p型base1区的电位连接发射极电位,用于提供空穴电流路径。
6.根据权利要求1所述的绝缘栅双极晶体管,其特征在于,所述N型场截止层和所述N型轻掺杂漂移层的掺杂浓度和厚度根据所述绝缘栅双极晶体管的击穿电压、正向导通压降和动态特性来设定;其中,所述N型场截止层的掺杂浓度高于所述N型轻掺杂漂移层的掺杂浓度,所述N型场截止层的厚度小于所述N型轻掺杂漂移层的厚度。
7.根据权利要求1所述的绝缘栅双极晶体管,其特征在于,所述环形N型掺杂埋层在工艺上通过双扩散工艺或氢注入的方式实现。
8.根据权利要求1所述的绝缘栅双极晶体管,其特征在于,所述栅介质层上的栅极为多晶硅栅、铝栅。
9.根据权利要求1所述的绝缘栅双极晶体管,其特征在于,所述层间介质的材料为二氧化硅、氮化硅、硼磷硅玻璃及其组合。
CN202010025949.2A 2020-01-08 2020-01-08 抗闩锁绝缘栅双极晶体管器件 Active CN111223922B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010025949.2A CN111223922B (zh) 2020-01-08 2020-01-08 抗闩锁绝缘栅双极晶体管器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010025949.2A CN111223922B (zh) 2020-01-08 2020-01-08 抗闩锁绝缘栅双极晶体管器件

Publications (2)

Publication Number Publication Date
CN111223922A CN111223922A (zh) 2020-06-02
CN111223922B true CN111223922B (zh) 2022-11-01

Family

ID=70829356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010025949.2A Active CN111223922B (zh) 2020-01-08 2020-01-08 抗闩锁绝缘栅双极晶体管器件

Country Status (1)

Country Link
CN (1) CN111223922B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117476757A (zh) * 2023-12-28 2024-01-30 深圳天狼芯半导体有限公司 一种具有高抗闩锁能力的igbt及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122738A (ja) * 1993-10-26 1995-05-12 Nissan Motor Co Ltd 横型絶縁ゲート型バイポーラトランジスタ
CN101378073A (zh) * 2007-08-30 2009-03-04 东部高科股份有限公司 绝缘栅双极晶体管及其制造方法
CN105826367A (zh) * 2016-03-18 2016-08-03 东南大学 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件
CN109166918A (zh) * 2018-08-30 2019-01-08 中国科学院微电子研究所 一种绝缘栅双极晶体管及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122738A (ja) * 1993-10-26 1995-05-12 Nissan Motor Co Ltd 横型絶縁ゲート型バイポーラトランジスタ
CN101378073A (zh) * 2007-08-30 2009-03-04 东部高科股份有限公司 绝缘栅双极晶体管及其制造方法
CN105826367A (zh) * 2016-03-18 2016-08-03 东南大学 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件
CN109166918A (zh) * 2018-08-30 2019-01-08 中国科学院微电子研究所 一种绝缘栅双极晶体管及其制作方法

Also Published As

Publication number Publication date
CN111223922A (zh) 2020-06-02

Similar Documents

Publication Publication Date Title
CN107731897B (zh) 一种沟槽栅电荷存储型igbt及其制造方法
CN107785415B (zh) 一种soi-rc-ligbt器件及其制备方法
CN109427869B (zh) 一种半导体器件
CN107808899B (zh) 具有混合导电模式的横向功率器件及其制备方法
CN109065609B (zh) 一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管
CN110571264B (zh) 一种具有多通道电流栓的sa-ligbt器件
CN109888007B (zh) 具有二极管钳位载流子存储层的soi ligbt器件
CN108493242B (zh) 一种优化体内电场的载流子增强型igbt器件
CN112701159A (zh) 一种多沟道沟槽绝缘栅双极型晶体管及其制造方法
CN113838917A (zh) 一种三维分离栅沟槽电荷存储型igbt及其制作方法
CN110473917B (zh) 一种横向igbt及其制作方法
KR20150051067A (ko) 전력 반도체 소자 및 그의 제조 방법
US20150144989A1 (en) Power semiconductor device and method of manufacturing the same
CN111223922B (zh) 抗闩锁绝缘栅双极晶体管器件
JP2020155581A (ja) 半導体装置
CN110504305B (zh) 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件
CN109920840B (zh) 一种具有L型SiO2隔离层的复合型RC-LIGBT器件
CN110783398A (zh) 一种大电流绝缘体上硅横向绝缘栅双极型晶体管
CN113497113A (zh) 具有超低导通电压的新型绝缘栅双极晶体管
KR20150061201A (ko) 전력 반도체 소자 및 그 제조 방법
CN113838914B (zh) 具有分离栅结构的ret igbt器件结构及制作方法
CN116454127A (zh) 一种低关断损耗的soi ligbt
CN113838913B (zh) 分段式注入的自钳位igbt器件及其制作方法
CN214588866U (zh) 低电容igbt器件
CN103887332A (zh) 一种新型功率半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant