CN111221390A

CN111221390A - 一种兼容分时连接CPU和Tri mode卡的背板及实现方法

Info

Publication number: CN111221390A
Application number: CN201911415246.4A
Authority: CN
Inventors: 唐传贞
Original assignee: Suzhou Inspur Intelligent Technology Co Ltd
Current assignee: Suzhou Inspur Intelligent Technology Co Ltd
Priority date: 2019-12-31
Filing date: 2019-12-31
Publication date: 2020-06-02

Abstract

本发明提供一种兼容分时连接CPU和Tri mode卡的背板及实现方法，支持tri mode卡和支持主板CPU直连可编程逻辑器，可编程逻辑器上增加一位拨码开关，拨码开关信号连接到可编程逻辑器。CPLD代码开发时通过此拨码开关识别是tri mode卡直连还是CPU直连。拨码开关连接CPLD的GPIO管脚，可以通知此GPIO管脚为高还是低。通过不同的高低电平CPLD识别为CPU直连还是tri mode卡直连，无需设计两款背板，减少了开发工作量和人力成本。针对前端客服维护，当客户更改配置时，无需更换背板，增加了产品可维护性。针对前端客服维护，当客户更改配置时，无需更换背板，增加了产品可维护性。

Description

一种兼容分时连接CPU和Tri mode卡的背板及实现方法

技术领域

本发明涉及服务器技术领域，尤其涉及一种兼容分时连接CPU和Tri mode卡的背板及实现方法。

背景技术

随着云计算持续发展，各大互联网运营商对服务器产品配置要求越来越多，服务器产品中硬盘配置必不可少。有些运营商希望通过服务器内主板上的CPU连接背板，背板上连接NVME硬盘。有些运营商希望通过tri mode卡连接背板，背板上连接NVME硬盘。CPU连接背板与tri mode卡连接背板的区别在于：当CPU连接背板时，每个CPU的PCIE通道数可以支持连接10个以上的NVME硬盘(四个PCIE通道连接一个NVME硬盘)，一个CPU支持一个VPP通道，一个VPP通道中携带的点灯信号包含了此CPU连接的所有硬盘。所有这些硬盘的点灯信息由CPU的一个VPP通路通知到背板上的CPLD进行信号解析。CPU连接的连接器中需要有VPP地址，用来区分具体是CPU的哪个PCIE端口与背板连接。tri mode卡，是每个PCIE端口连接器含有一个类似VPP的I2C信号，每个I2C与每个硬盘对应，无需地址区分不同的PCIE端口。针对tri mode卡连接背板和主板CPU连接背板的不同连接情况，以往我们设计背板需要设计两块不同背板分别搭配。需要投入双倍的开发人力和成本，还要维护两个不同的背板，增加维护成本。

现有技术灵活性较低，需要维护两款不同的背板，一是增加了背板开发数量，投入更多开发人力和成本。二是在前端客户现场进行改配时需要更换不同的背板，增加了维护成本。

发明内容

为了克服上述现有技术中的不足，本发明提供一种兼容分时连接CPU和Tri mode卡的背板，包括：可编程逻辑器，硬盘接口，连接组件以及状态获取模块；连接组件设有连接器；

可编程逻辑器分别与硬盘接口，连接器以及状态获取模块连接；

可编程逻辑器通过状态获取模块的状态信息获取连接组件当前的连接信息；

可编程逻辑器获取状态获取模块为第一逻辑信息时，确认为连接器连接第一模块；第一模块与硬盘接口连接；

可编程逻辑器获取状态获取模块为第二逻辑信息时，确认为连接器连接第二模块，第二模块与硬盘接口连接。

进一步需要说明的是，第一模块为CPU；

连接组件还设有VPP连接器；

连接器与CPU的数据输出端连接；

VPP连接器与CPU的VPP端连接；

可编程逻辑器获取状态获取模块为第一逻辑信息时，确认为CPU通过连接器和与硬盘接口连接存储器。

进一步需要说明的是，第二模块为tri mode卡；

连接器与tri mode卡连接；

可编程逻辑器获取状态获取模块为第二逻辑信息时，确认为tri mode卡通过连接器和与硬盘接口连接存储器。

本发明还提供一种兼容分时连接CPU和Tri mode卡的实现方法，方法包括：

可编程逻辑器获取状态获取模块的逻辑信息；

根据逻辑信息判断连接组件当前的被连接模块。

进一步需要说明的是，可编程逻辑器解析与连接组件之间的通信信号状态，控制显示灯的显示状态。

进一步需要说明的是，可编程逻辑器根据状态获取模块的高低电平，确认逻辑信息。

从以上技术方案可以看出，本发明具有以下优点：

本发明支持tri mode卡和支持主板CPU直连可编程逻辑器，可编程逻辑器上增加一位拨码开关，拨码开关信号连接到可编程逻辑器。CPLD代码开发时通过此拨码开关识别是tri mode卡直连还是CPU直连。拨码开关连接CPLD的GPIO管脚，可以通知此GPIO管脚为高还是低。通过不同的高低电平CPLD识别为CPU直连还是tri mode卡直连，无需设计两款背板，减少了开发工作量和人力成本。针对前端客服维护，当客户更改配置时，无需更换背板，增加了产品可维护性。针对前端客服维护，当客户更改配置时，无需更换背板，增加了产品可维护性。

附图说明

为了更清楚地说明本发明的技术方案，下面将对描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为兼容分时连接CPU和Tri mode卡的背板实施例示意图；

图2为兼容分时连接CPU和Tri mode卡的背板实施例示意图；

图3为实现方法流程图。

具体实施方式

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

在本申请所提供的几个实施例中，应该理解到，所揭露的***、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口、装置或单元的间接耦合或通信连接，也可以是电的，机械的或其它的形式连接。

本发明中涉及的存储器，或硬盘可以为NVME(Non-Volatile Memory express)。硬盘接口可以为逻辑设备接口规范，是一种新型的硬盘接口。

可编程逻辑器可以为CPLD(Complex Programmable Logic Device)，复杂可编程逻辑器件。服务器上常用的电源上下电，背板点灯控制单元。

还涉及了VPP(virtual pin port)CPU的一种总线接口，类似I2C总线。

作为本发明的实施例，兼容分时连接CPU11和Tri mode卡12的背板如图1和图2所示，通过修改背板端口设计，背板配置到服务器中，可以基于需要连接模块，比如CPU11或Tri mode卡12。具体包括：可编程逻辑器1，硬盘接口2，连接组件3以及状态获取模块；连接组件设有连接器；

可编程逻辑器1分别与硬盘接口2，连接器以及状态获取模块连接；

可编程逻辑器1通过状态获取模块的状态信息获取连接器当前的连接信息；

可编程逻辑器1获取状态获取模块为第一逻辑信息时，确认为连接器连接第一模块；第一模块与硬盘接口2连接；

可编程逻辑器1获取状态获取模块为第二逻辑信息时，确认为连接器连接第二模块，第二模块与硬盘接口2连接。

逻辑信息的设置是基于***预先配置，状态获取模块可以给可编程逻辑器1提供高低电平，确认逻辑信息。比如状态获取模块采用拨码开关4。还可以采用编码模块基于编码值的不同来确认。具体形式不做限定。作为连接器可以采用slimline连接器6；可编程逻辑器1采用CPLD芯片及其***电路。

本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。

在示例性的实施例中，本发明针对支持连接tri mode卡12和连接主板CPU11，开发一款背板，在同一个PCIE端口连接器中将VPP地址管脚中的两只管脚和tri mode卡12所需的I2C做复用处理。背板上增加一位拨码开关4，此拨码开关4信号连接到CPLD。CPLD代码开发时需要通过此拨码开关4识别PCIE端口连接器前端连接的是tri mode卡12还是主板CPU11。此拨码开关4连接CPLD的GPIO管脚，拨码可以通知此GPIO管脚为高还是低。通过不同的高低电平CPLD识别为连接CPU11还是连接tri mode卡12，针对VPP和I2C进行不同的解析动作，达到硬盘正常点灯的目的。

第一模块为CPU11；连接组件还设有VPP连接器7；连接器与CPU11的数据输出端连接；VPP连接器与CPU11的VPP端连接；可编程逻辑器1获取状态获取模块为第一逻辑信息时，确认为CPU11通过连接组件和与硬盘接口2连接存储器5。

第二模块为tri mode卡12；连接器与tri mode卡12连接；可编程逻辑器1获取状态获取模块为第二逻辑信息时，确认为tri mode卡12通过连接组件和与硬盘接口2连接存储器5。

下面参照图1，表1，表2通过具体实施方式对本发明进一步说明：

1)、此处我们以两口NVME硬盘接口背板为例进行说明。背板与主板，背板与trimode卡通过线缆连接，线缆接口以目前业界常用的Slimline连接器(此连接器即是上文中提到的PCIE端口连接器，每个slimline上走的高速信号对应一个NVME硬盘所需的信号)为例，其他连接器是相同道理。如表1，是slimline连接器每个管脚的定义，其中标粉色部分是高速信号部分(PCIE信号)，标灰色是针对高速信号的屏蔽地。高速信号和地不能更改设计，为业界规范。标黄色部分为边带信号，属于低速信号。边带信号根据不同的源端可以有不同的信号定义。如表2，是复用信号在不同连接时的具体定义。当Slimline连接器与CPU连接时，可以定义其中的A8，A9，A10，A12这四个管脚为ADDR1，ADDR2，ADDR3，ADDR4，这四个管脚即是前文提到的VPP地址。这四个管脚连接到CPLD，CPLD据此可以判断连接CPU的具体哪个PCIE端口。当Slimline连接器连接tri mode卡时，A8，A9两个管脚做复用设计，设定为连接tri mode卡的I2C通路，I2C由两根信号组成，一根为DATA，一路为Clock。此发明对应的背板上每个Slimline连接器中都要设计I2C和地址管脚复用。

表1：Slimline连接器接口定义

表2边带信号定义

管脚	连接CPU	连接tri mode卡
			A8	地址1	Clock
A9	地址2	Data
			A10	地址3	不用
A12	地址4	不同

这样，针对CPU直连和tri mode卡直连，背板兼容支持即可，无需设计两款背板，减少了开发工作量和人力成本。针对前端客服维护，当客户更改配置时，无需更换背板，增加了产品可维护性。

基于上述兼容分时连接CPU和Tri mode卡的背板，本发明还提供一种兼容分时连接CPU和Tri mode卡的实现方法，如图3所示，方法包括：

S11，可编程逻辑器获取状态获取模块的逻辑信息；

S12，根据逻辑信息判断连接组件当前的被连接模块。

在示例性的实施例中，以两路NVME背板为例，背板中有两个NVME硬盘接口，两个Slimline连接器，一个VPP连接器，一个拨码开关。拨码开关设计可以上拉到电源，可以下拉到地。NVME硬盘点灯信号由CPLD控制。当背板与CPU相连时，两个slimline连接器和VPP连接器都要连接到主板CPU，CPU的PCIE信号通过slimline连接器连接到NVME硬盘接口，CPU的VPP地址通过slimline连接到CPLD，CPU的VPP信号通过VPP连接器连接到CPLD，一个CPU只有一组VPP信号。当背板连接tri mode卡时，tri mode卡上的PCIE信号和I2C信号都通过slimline连接器连接到背板的NVME硬盘接口和CPLD。当拨码开关拨到电源端，CPLD识别到此GPIO为高电平时，CPLD识别背板连接到CPU，Slimline连接器连接到CPLD的管脚识别为地址管脚。硬盘的点灯信号以VPP连接器上的信号为准，并且通过判断每个slimline连接器中的地址管脚，确定连接CPU的具体PCIE端口。拨码开关拨到地，此GPIO识别为低电平。CPLD识别背板连接到tri mode卡，以Slimline连接器连接到CPLD的I2C信号为准，一个I2C对应一个NVME硬盘。CPLD解析I2C信号对应每个硬盘接口点灯。通过以上背板设计方式，实现一种背板兼容分时连接主板CPU和连接tri mode卡。

本发明的方法基于可编程逻辑器解析与连接组件之间的通信信号状态，控制显示灯的显示状态。

这里通过不同的高低电平CPLD识别为连接CPU还是连接tri mode卡，针对VPP和I2C进行不同的解析动作，达到硬盘正常点灯的目的。

这样本发明复用连接组件中的管脚，将管脚复用为地址功能和I2C功能，增加拨码开关连接到背板CPLD，通过拨码开关通知背板CPLD此复用管脚的具体功能。

完善CPLD开发，CPLD代码中增加判断功能，通过拨码开关判断源端连接是主板CPU直连还是tri mode卡直连，根据识别的不同源端，选择是解析独立VPP连接器输入的VPP信号还是解析slimline连接器中的I2C信号。可以用在所有服务器产品上，不限于两路NVME背板，不限于slimline连接器，其他背板和连接器同样适用。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参考即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种兼容分时连接CPU和Tri mode卡的背板，其特征在于，包括：可编程逻辑器，硬盘接口，连接组件以及状态获取模块；连接组件设有连接器；

可编程逻辑器通过状态获取模块的状态信息获取连接器当前的连接信息；

2.根据权利要求1所述的背板，其特征在于，

第一模块为CPU；

连接组件还设有VPP连接器；

连接器与CPU的数据输出端连接；

VPP连接器与CPU的VPP端连接；

3.根据权利要求1所述的背板，其特征在于，

第二模块为tri mode卡；

连接器与tri mode卡连接；

4.根据权利要求2或3所述的背板，其特征在于，

状态获取模块采用拨码开关，基于拨码开关的高低电平，确认逻辑信息。

5.根据权利要求2或3所述的背板，其特征在于，

硬盘接口与可编程逻辑器之间连接有显示灯。

6.根据权利要求2或3所述的背板，其特征在于，

可编程逻辑器与连接器采用I2C总线连接。

7.根据权利要求2或3所述的背板，其特征在于，

连接器采用slimline连接器；

可编程逻辑器采用CPLD芯片及其***电路。

8.一种兼容分时连接CPU和Tri mode卡的实现方法，其特征在于，方法包括：

可编程逻辑器获取状态获取模块的逻辑信息；

根据逻辑信息判断连接组件当前的被连接模块。

9.根据权利要求8所述的实现方法，其特征在于，

可编程逻辑器解析与连接组件之间的通信信号状态，控制显示灯的显示状态。

10.根据权利要求8所述的实现方法，其特征在于，

可编程逻辑器根据状态获取模块的高低电平，确认逻辑信息。