CN111210863B - 嵌入式存储器的测试方法、装置、设备和计算机存储介质 - Google Patents
嵌入式存储器的测试方法、装置、设备和计算机存储介质 Download PDFInfo
- Publication number
- CN111210863B CN111210863B CN201911400180.1A CN201911400180A CN111210863B CN 111210863 B CN111210863 B CN 111210863B CN 201911400180 A CN201911400180 A CN 201911400180A CN 111210863 B CN111210863 B CN 111210863B
- Authority
- CN
- China
- Prior art keywords
- ddr
- test
- emmc
- testing
- embedded memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开一种嵌入式存储器测试方法，所述嵌入式存储器包括eMMC和DDR，其中，该嵌入式存储器测试方法包括：接收对所述eMMC进行测试的第一信号指令，根据所述第一信号指令控制所述eMMC开始测试，并反馈相应的测试信号；接收根据所述测试信号所生成的对所述DDR进行测试的第二信号指令，根据所述第二信号指令控制所述DDR开始测试；获取所述eMMC和DDR的测试结果，并根据所述eMMC和DDR的测试结果判定所述嵌入式存储器是否合格。本发明的嵌入式存储器测试方法可同时对eMMC和DDR进行测试，节省测试时间，提高测试效率以及降低成本支出。此外，本发明还公开一种嵌入式存储器测试装置、设备和计算机存储介质。
Description
技术领域
本发明涉及芯片测试技术领域，特别涉及一种嵌入式存储器的测试方法、装置、设备和计算机存储介质。
背景技术
随着科学技术的发展进步，嵌入式存储器广泛应用于各种移动电子设备中。其中，属于嵌入式存储器的eMCP和Emop等都是由DDR(Double Data Rate，双倍速率同步动态随机存储器)与eMMC(Embedded Multi Media Card，嵌入式多媒体卡)结合封装形成。与传统的DDR、MCP、eMOP等存储器相比较，嵌入式存储器的内部设有NAND Flash控制芯片，可以减少主芯片的运算负担，管理更大容量的快闪存储器，以及大幅度减少电子产品的应用面积。
嵌入式存储器在生产过程中需要进行DDR和eMMC的测试，DDR和eMMC测试均通过后方对其进行开卡操作，但由于DDR和eMMC信号指令的不同，目前一般是采取分开测试的方式，此方式耗时费力，测试效率低，并且成本支出高。
发明内容
本发明的主要目的是提出一种嵌入式存储器的测试方法，旨在解决目前嵌入式存储器测试效率低且成本支出高的问题。
为实现上述目的，本发明提出一种嵌入式存储器测试方法，所述嵌入式存储器包括eMMC和DDR，其中，该嵌入式存储器测试方法包括：
接收对所述eMMC进行测试的第一信号指令，根据所述第一信号指令控制所述eMMC开始测试，并反馈相应的测试信号；
接收根据所述测试信号所生成的对所述DDR进行测试的第二信号指令，根据所述第二信号指令控制所述DDR开始测试；
获取所述eMMC和DDR的测试结果，并根据所述eMMC和DDR的测试结果判定所述嵌入式存储器是否合格。
优选地，所述根据第一信号指令控制所述eMMC开始测试包括：
当接收到所述第一信号指令时，反馈相应的应答信号；
接收根据所述应答信号所下发的测试包，将所述测试包发送给所述eMMC，以使所述eMMC利用所述测试包进行测试。
优选地，所述根据第二信号指令控制所述DDR开始测试包括：
依次对所述DDR的多段空间进行数据读写测试；
若所述数据读写测试正确，则对所述DDR的下一段空间进行数据读写测试；
若所述数据读写测试错误，则停止对所述DDR进行测试。
优选地，所述获取eMMC和DDR的测试结果，并根据所述eMMC和DDR的测试结果判定所述嵌入式存储器是否合格包括：
若所述eMMC和DDR的测试结果均为正常，则判定所述嵌入式存储器合格；
若所述eMMC和DDR的任一测试结果存在异常，则判定所述嵌入式存储器不合格。
本发明还提出一种嵌入式存储器测试装置，该测试装置包括：
eMMC测试模块，用于接收对所述eMMC进行测试的第一信号指令，根据所述第一信号指令控制所述eMMC开始测试，并反馈相应的测试信号；
DDR测试模块，用于接收根据所述测试信号所生成的对所述DDR进行测试的第二信号指令，根据所述第二信号指令控制所述DDR开始测试；
判定模块，用于获取所述eMMC和DDR的测试结果，并根据所述eMMC和DDR的测试结果判定所述嵌入式存储器是否合格。
优选地，所述eMMC测试模块包括：
反馈单元，用于当接收到所述第一信号指令时，反馈相应的应答信号；
测试单元，用于接收根据所述应答信号所下发的测试包，将所述测试包发送给所述eMMC，以使所述eMMC利用所述测试包进行测试。
优选地，所述DDR测试模块包括：
读写测试单元，用于依次对所述DDR的多段空间进行数据读写测试；
继续测试单元，用于当所述数据读写测试正确时，对所述DDR的下一段空间进行数据读写测试；
停止测试单元，用于当所述数据读写测试错误时，停止对所述DDR进行测试。
优选地，所述判定模块包括：
第一判定单元，用于当所述eMMC和DDR的测试结果均为正常时，判定所述嵌入式存储器合格；
第二判定单元，若所述eMMC和DDR的任一测试结果存在异常，则判定所述嵌入式存储器不合格。
本发明还提出这一种嵌入式存储器测试设备，该测试设备包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如下所述嵌入式存储器测试方法的步骤：
接收对所述eMMC进行测试的第一信号指令，根据所述第一信号指令控制所述eMMC开始测试，并反馈相应的测试信号；
接收根据所述测试信号所生成的对所述DDR进行测试的第二信号指令，根据所述第二信号指令控制所述DDR开始测试；
获取所述eMMC和DDR的测试结果，并根据所述eMMC和DDR的测试结果判定所述嵌入式存储器是否合格。
本发明还提出一种计算机存储介质，所述计算机存储介质上存储有计算机程序，所述计算机程序被处理器执行时至少实现如下所述嵌入式存储器测试方法的步骤：
接收对所述eMMC进行测试的第一信号指令，根据所述第一信号指令控制所述eMMC开始测试，并反馈相应的测试信号；
接收根据所述测试信号所生成的对所述DDR进行测试的第二信号指令，根据所述第二信号指令控制所述DDR开始测试；
获取所述eMMC和DDR的测试结果，并根据所述eMMC和DDR的测试结果判定所述嵌入式存储器是否合格。
本发明技术方案与现有的嵌入式存储器测试方式相比较，其有益效果在于：将嵌入式存储器中eMMC和DDR测试相结合以同时测试，相较于目前eMMC和DDR分开测试的方式，可节省测试时间，提高测试效率，并且节约人力，降低测试人工成本支出。
附图说明
图1为本发明的嵌入式存储器测试方法一实施例的流程图；
图2为本发明的嵌入式存储器测试方法另一实施例的流程图；
图3为本发明的嵌入式存储器测试方法又一实施例的流程图；
图4为本发明的嵌入式存储器测试方法再一实施例的流程图；
图5为本发明的嵌入式存储器测试装置的功能模块图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的方案进行清楚完整的描述，显然，所描述的实施例仅是本发明中的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提出一种嵌入式存储器测试方法，嵌入式存储器包括eMMC和DDR，其中，参照图1，该嵌入式存储器测试方法包括：
步骤S10：接收对eMMC进行测试的第一信号指令，根据第一信号指令控制eMMC开始测试，并反馈相应的测试信号。
本发明的嵌入式存储器测试方法应用于嵌入式存储器测试***，乃是针对嵌入式存储器中eMMC和DDR的测试。该测试***包括PC(个人计算机)、测试终端及其他配套设施，且该测试终端包括主控芯片。PC中安装有通讯及测试软件，PC与测试终端通过usb接口连接通信，并基于usb协议与测试终端的主控芯片实现信号传递及数据交互，PC用于控制测试终端的上下电、向主控芯片发送信号指令和接收反馈信号、以及下发测试数据包。人工操纵PC向测试终端的主控芯片发送测试指令，测试终端接收到测试指令并根据测试指令执行上电操作，以开始启动对嵌入式存储器的测试。具体地，在本实施例中，PC向测试终端的主控芯片发送基于usb协议的第一信号指令，主控芯片将该第一信号指令转换成eMMC可识别的协议信号并发送至eMMC，eMMC便开始自测，测试终端向PC反馈相应的测试信号，该测试信号用于表示eMMC已开始自测。
步骤S20：接收根据测试信号所生成的对DDR进行测试的第二信号指令，根据第二信号指令控制DDR开始测试。
本实施例中，PC在接收到eMMC反馈的表示其开始自测的测试信号之后，向测试终端的主控芯片发送基于usb协议的第二信号指令，主控芯片将该第二信号指令转换成DDR可识别的协议信号并发送至DDR，DDR同时接收PC下发的关于DDR测试的测试包以开始测试。可知的，此时DDR与eMMC同时进行测试。需要说明的是，PC在未接收到eMMC反馈的表示其开始自测的测试信号时，DDR不进行测试。
步骤S30：获取eMMC和DDR的测试结果，并根据eMMC和DDR的测试结果判定嵌入式存储器是否合格。
本实施例中，当eMMC和DDR全部测试完后，测试终端反馈测试数据至PC，并获取eMMC和DDR的测试结果。其中，eMMC和DDR的测试结果均包含两种情况，即测试结果为正常或异常。根据eMMC和DDR的测试结果，以判定嵌入式存储器是否合格。
本发明实施例将嵌入式存储器中eMMC和DDR测试相结合以同时测试，相较于目前eMMC和DDR分开测试的方式，可节省测试时间，提高测试效率，并且节约人力，降低测试人工成本支出。
在一较佳实施例中，参照图2，根据第一信号指令控制eMMC开始测试包括：
步骤S11：当接收到第一信号指令时，反馈相应的应答信号；
步骤S12：接收根据应答信号所下发的测试包，将测试包发送给eMMC，以使eMMC利用测试包进行测试。
本实施例中，测试终端的主控芯片接收到PC的第一信号指令时，向PC反馈相应的应答信号，PC根据应答信号向主控芯片下发关于eMMC测试的测试包，eMMC利用该测试包进行自测。
在一较佳实施例中，参照图3，根据第二信号指令控制DDR开始测试包括：
步骤S21：依次对DDR的多段空间进行数据读写测试；
步骤S22：若数据读写测试正确，则对DDR的下一段空间进行数据读写测试；
步骤S23：若数据读写测试错误，则停止对DDR进行测试。
需要说明的是，eMMC内置控制芯片，可自行测试。DDR测试与eMMC测试的方式不同，DDR需通过测试终端的主控芯片控制，并进行空间分段的数据读写测试。具体地，DDR的空间进行分段(例如256MB分为100MB、100MB和56MB三段，512MB分为100MB、100MB、100MB、100MB和12MB)，依次对多段空间进行数据读写测试，对于DDR某一段空间，在每次写入数据后，读出写入该段空间的数据，因数据读出是对于数据写入的验证，以通过读出数据与写入数据的比对，确认DDR的读写性能。具体的，若读出数据与写入数据一致，则表示该段空间的数据读写测试结果异常，并停止对DDR进行测试；若读出数据与写入数据一致，则表示该段空间的数据读写测试结果正常，并继续对DDR的下一段空间进行数据读写测试，直至多段空间的数据读写测试完成。
待多段空间的数据读写测试全部完成，统计数据读写测试结果，若每一段空间的数据读写测试结果均为正常，则判定DDR的测试结果为正常；若其中某一段空间的数据读写测试结果为异常，则判定DDR的测试结果为异常。
在一较佳实施例中，参照图4，步骤S30包括：
步骤S31：若eMMC和DDR的测试结果均为正常，则判定嵌入式存储器合格；
步骤S32：若eMMC和DDR的任一测试结果存在异常，则判定嵌入式存储器不合格。
嵌入式存储器是否合格由eMMC和DDR的测试结果综合判定，eMMC和DDR的测试结果均包括正常和异常两种情况，综合eMMC和DDR的测试结果进行分析，可以理解的是，仅有eMMC和DDR的测试结果均为正常，嵌入式存储器才为合格的产品，当eMMC和DDR的任一测试结果存在异常时，都将导致嵌入式存储器为不合格的产品。
基于前述提出的嵌入式存储器测试方法，本发明还提出一种嵌入式存储器测试装置100，在一实施方式中，参照图5，该嵌入式存储器测试装置100包括：
eMMC测试模块110，用于接收对eMMC进行测试的第一信号指令，根据第一信号指令控制eMMC开始测试，并反馈相应的测试信号；
DDR测试模块120，用于接收根据测试信号所生成的对DDR进行测试的第二信号指令，根据第二信号指令控制DDR开始测试；
判定模块130，用于获取eMMC和DDR的测试结果，并根据eMMC和DDR的测试结果判定嵌入式存储器是否合格。
在一较佳实施例中，参照图5，eMMC测试模块110包括：
反馈单元111，用于当接收到第一信号指令时，反馈相应的应答信号；
测试单元112，用于接收根据应答信号所下发的测试包，将测试包发送给eMMC，以使eMMC利用测试包进行测试。
在一较佳实施例中，参照图5，DDR测试模块120包括：
读写测试单元121，用于依次对DDR的多段空间进行数据读写测试；
继续测试单元122，用于当数据读写测试正确时，对DDR的下一段空间进行数据读写测试；
停止测试单元123，用于当数据读写测试错误时，停止对DDR进行测试。
在一较佳实施例中，参照图5，判定模块130包括：
第一判定单元131，用于当eMMC和DDR的测试结果均为正常时，判定嵌入式存储器合格；
第二判定单元132，若eMMC和DDR的任一测试结果存在异常，则判定嵌入式存储器不合格。
需要说明的是，上述记载的嵌入式存储器测试装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以以硬件形式内嵌于计算机设备中，也可以以软件形式存储于存储器中，以便于计算机设备调用并执行以上各个模块对应的功能。上述各功能模块的工作原理及其所起作用可参见图1至图4中所示的嵌入式存储器测试方法的实现过程，在此不再赘述。
本发明还提出一种嵌入式存储器测试设备，该测试设备包括：
存储器，用于存储计算机程序；
处理器，用于执行计算机程序时实现如下嵌入式存储器测试方法的步骤：
接收对eMMC进行测试的第一信号指令，根据第一信号指令控制eMMC开始测试，并反馈相应的测试信号；
接收根据测试信号所生成的对DDR进行测试的第二信号指令，根据第二信号指令控制DDR开始测试；
获取eMMC和DDR的测试结果，并根据eMMC和DDR的测试结果判定嵌入式存储器是否合格。
本发明还提出一种计算机存储介质，计算机存储介质上存储有计算机程序，计算机程序被处理器执行时至少实现如下嵌入式存储器测试方法的步骤：
接收对eMMC进行测试的第一信号指令，根据第一信号指令控制eMMC开始测试，并反馈相应的测试信号；
接收根据测试信号所生成的对DDR进行测试的第二信号指令，根据第二信号指令控制DDR开始测试；
获取eMMC和DDR的测试结果，并根据eMMC和DDR的测试结果判定嵌入式存储器是否合格。
在本发明所提供的几个实施例中，应该理解到，所揭露的方法和装置，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块和组件可以结合或者可以集成到另一个装置，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些借口，装置或模块之间的耦合或者通信连接，可以是电性，机械或其它的形式。
作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
需要说明的是，对于前述的各方法实施例，为了简便描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其它顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定都是本发明所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有祥述的部分，可以参见其它实施例的相关描述。
以上的仅为本发明的部分或优选实施例，无论是文字还是附图都不能因此限制本发明保护的范围，凡是在与本发明一个整体的构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明保护的范围内。
Claims (10)
1.一种嵌入式存储器测试方法，所述嵌入式存储器包括eMMC和DDR，其特征在于，包括：
接收对所述eMMC进行测试的第一信号指令，根据所述第一信号指令控制所述eMMC开始测试，并反馈相应的测试信号；
接收根据所述测试信号所生成的对所述DDR进行测试的第二信号指令，根据所述第二信号指令控制所述DDR开始测试；
获取所述eMMC和DDR的测试结果，并根据所述eMMC和DDR的测试结果判定所述嵌入式存储器是否合格。
2.根据权利要求1所述的嵌入式存储器测试方法，其特征在于，所述根据第一信号指令控制所述eMMC开始测试包括：
当接收到所述第一信号指令时，反馈相应的应答信号；
接收根据所述应答信号所下发的测试包，将所述测试包发送给所述eMMC，以使所述eMMC利用所述测试包进行测试。
3.根据权利要求1所述的嵌入式存储器测试方法，其特征在于，所述根据第二信号指令控制所述DDR开始测试包括：
依次对所述DDR的多段空间进行数据读写测试；
若所述DDR当前一段空间的所述数据读写测试正确，则对所述DDR的下一段空间进行数据读写测试；
若所述DDR当前一段空间的所述数据读写测试错误，则停止对所述DDR进行测试。
4.根据权利要求1所述的嵌入式存储器测试方法，其特征在于，所述获取eMMC和DDR的测试结果，并根据所述eMMC和DDR的测试结果判定所述嵌入式存储器是否合格包括：
若所述eMMC和DDR的测试结果均为正常，则判定所述嵌入式存储器合格；
若所述eMMC和DDR的任一测试结果存在异常，则判定所述嵌入式存储器不合格。
5.一种嵌入式存储器测试装置，其特征在于，包括：
eMMC测试模块，用于接收对所述eMMC进行测试的第一信号指令，根据所述第一信号指令控制所述eMMC开始测试，并反馈相应的测试信号；
DDR测试模块，用于接收根据所述测试信号所生成的对所述DDR进行测试的第二信号指令，根据所述第二信号指令控制所述DDR开始测试；
判定模块，用于获取所述eMMC和DDR的测试结果，并根据所述eMMC和DDR的测试结果判定所述嵌入式存储器是否合格。
6.根据权利要求5所述的嵌入式存储器测试装置，其特征在于，所述eMMC测试模块包括：
反馈单元，用于当接收到所述第一信号指令时，反馈相应的应答信号；
测试单元，用于接收根据所述应答信号所下发的测试包，将所述测试包发送给所述eMMC，以使所述eMMC利用所述测试包进行测试。
7.根据权利要求5所述的嵌入式存储器测试装置，其特征在于，所述DDR测试模块包括：
读写测试单元，用于依次对所述DDR的多段空间进行数据读写测试；
继续测试单元，用于当所述DDR当前一段空间的所述数据读写测试正确时，对所述DDR的下一段空间进行数据读写测试；
停止测试单元，用于当所述DDR当前一段空间的所述数据读写测试错误时，停止对所述DDR进行测试。
8.根据权利要求5所述的嵌入式存储器测试装置，其特征在于，所述判定模块包括：
第一判定单元，用于当所述eMMC和DDR的测试结果均为正常时，判定所述嵌入式存储器合格；
第二判定单元，若所述eMMC和DDR的任一测试结果存在异常，则判定所述嵌入式存储器不合格。
9.一种嵌入式存储器测试设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至4中任一项所述嵌入式存储器测试方法的步骤。
10.一种计算机存储介质，其特征在于，所述计算机存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至4中任一项所述嵌入式存储器测试方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911400180.1A CN111210863B (zh) | 2019-12-30 | 2019-12-30 | 嵌入式存储器的测试方法、装置、设备和计算机存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911400180.1A CN111210863B (zh) | 2019-12-30 | 2019-12-30 | 嵌入式存储器的测试方法、装置、设备和计算机存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111210863A CN111210863A (zh) | 2020-05-29 |
| CN111210863B true CN111210863B (zh) | 2021-10-19 |
Family
ID=70788474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911400180.1A Active CN111210863B (zh) | 2019-12-30 | 2019-12-30 | 嵌入式存储器的测试方法、装置、设备和计算机存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111210863B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114067901A (zh) * | 2022-01-17 | 2022-02-18 | 深圳市安信达存储技术有限公司 | 嵌入式存储芯片的集群测试方法、测试终端及存储介质 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6658611B1 (en) * | 1998-11-19 | 2003-12-02 | Samsung Electronics Co., Ltd. | Programmable built-in self-test system for semiconductor memory device |
| CN101118788A (zh) * | 2007-07-19 | 2008-02-06 | 中兴通讯股份有限公司 | 一种存储器控制器自动化测试方法及装置 |
| CN102970086A (zh) * | 2012-11-26 | 2013-03-13 | 惠州Tcl移动通信有限公司 | 一种用于切换测试信号通道的装置、***及切换方法 |
| CN108563542A (zh) * | 2018-05-03 | 2018-09-21 | 中山市江波龙电子有限公司 | 一种测试装置、***及测试方法 |
| CN108732489A (zh) * | 2018-08-31 | 2018-11-02 | 长鑫存储技术有限公司 | 测试方法、测试设备、测试载板及测试*** |
| CN110596567A (zh) * | 2018-06-12 | 2019-12-20 | 三星电子株式会社 | 测试接口板、测试***以及操作测试接口板的方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI564905B (zh) * | 2015-03-03 | 2017-01-01 | 晨星半導體股份有限公司 | 記憶體自我測試裝置與方法 |
| JP2017162011A (ja) * | 2016-03-07 | 2017-09-14 | 株式会社メガチップス | メモリデバイス用テスト回路及びこれを含む半導体集積装置 |
| CN107271884B (zh) * | 2017-06-28 | 2019-11-26 | 中国电子科技集团公司第五十八研究所 | 一种高可靠性和高集成度的eFlash串口测试电路 |
| CN109597389B (zh) * | 2017-09-30 | 2020-07-14 | 株洲中车时代电气股份有限公司 | 一种嵌入式控制***的测试*** |
-
2019
- 2019-12-30 CN CN201911400180.1A patent/CN111210863B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6658611B1 (en) * | 1998-11-19 | 2003-12-02 | Samsung Electronics Co., Ltd. | Programmable built-in self-test system for semiconductor memory device |
| CN101118788A (zh) * | 2007-07-19 | 2008-02-06 | 中兴通讯股份有限公司 | 一种存储器控制器自动化测试方法及装置 |
| CN102970086A (zh) * | 2012-11-26 | 2013-03-13 | 惠州Tcl移动通信有限公司 | 一种用于切换测试信号通道的装置、***及切换方法 |
| CN108563542A (zh) * | 2018-05-03 | 2018-09-21 | 中山市江波龙电子有限公司 | 一种测试装置、***及测试方法 |
| CN110596567A (zh) * | 2018-06-12 | 2019-12-20 | 三星电子株式会社 | 测试接口板、测试***以及操作测试接口板的方法 |
| CN108732489A (zh) * | 2018-08-31 | 2018-11-02 | 长鑫存储技术有限公司 | 测试方法、测试设备、测试载板及测试*** |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111210863A (zh) | 2020-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8775760B2 (en) | Modifying a host interface setting for a non-volatile memory module | |
| US8954705B2 (en) | Memory space management method and memory controller and memory storage device and memory storage using the same | |
| CN101853692B (zh) | 具闪存测试功能的控制器及其储存***与测试方法 | |
| US8924626B2 (en) | Phased NAND power-on reset | |
| US9235534B2 (en) | Data protecting method, memory controller and memory storage apparatus | |
| CN108334372B (zh) | 固件升级处理方法、装置和*** | |
| US9858366B2 (en) | Simulator and simulating method for flash memory background | |
| CN104216796A (zh) | 一种数据备份、恢复方法及电子设备 | |
| CN115639971B (zh) | 数据写入方法、装置、电子设备、存储介质及程序产品 | |
| CN111210863B (zh) | 嵌入式存储器的测试方法、装置、设备和计算机存储介质 | |
| US20140164845A1 (en) | Host computer and method for testing sas expanders | |
| CN106649137B (zh) | 一种Nand Flash坏块管理方法、装置及存储器 | |
| US11036493B2 (en) | Memory system and operating method thereof | |
| CN110399168A (zh) | 多数据盘存储服务器的***启动方法、装置及设备 | |
| CN113960391A (zh) | 存储介质异常掉电测试装置及方法 | |
| CN110990207B (zh) | 基于Whitley平台的BPS内存测试方法、***、终端及存储介质 | |
| US9146861B2 (en) | Memory address management method, memory controller and memory storage device | |
| EP2942714A2 (en) | Monitoring method, monitoring apparatus, and electronic device | |
| US10304557B2 (en) | Methods for operating a data storage device and data storage device utilizing the same | |
| CN101533372B (zh) | 数据存取*** | |
| CN112445670B (zh) | 一种eMMC测试方法和装置 | |
| CN112306954A (zh) | 一种文件***的测试方法和装置 | |
| CN108346453B (zh) | 一种闪存测试设备和方法 | |
| CN101533373B (zh) | 数据存取*** | |
| US20190187901A1 (en) | Memory system and operating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder |
Address after: 518000 floors 1-3 and 4 of buildings 4 and 8, zone 2, Zhongguan honghualing Industrial South Zone, No. 1213 Liuxian Avenue, Pingshan community, Taoyuan Street, Nanshan District, Shenzhen, Guangdong Patentee after: BIWIN STORAGE TECHNOLOGY Co.,Ltd. Address before: 518000 1st, 2nd, 4th and 5th floors of No.4 factory building, tongfuyu industrial town, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province Patentee before: BIWIN STORAGE TECHNOLOGY Co.,Ltd. |
|
| CP02 | Change in the address of a patent holder |