CN111208319B - 一种用于精确定位制备鳍式场效应晶体管针尖样品的制备方法 - Google Patents

Abstract

本发明公开了一种用于精确定位制备鳍式场效应晶体管针尖样品的制备方法，本发明通过对小尺寸鳍式场效应晶体管芯片进行预处理，根据预处理后样品芯片的两个相邻切割面的表面电路布局图得到的减薄表面和两个相邻切割面上Fin沟道位置和与其对应的栅极位置，对其位置进行定位标记，沉积切割保护层并根据其他定位标记在保护层上重新进行定位标记，并根据此标记进行切割处理，从而形成鳍式场效应晶体管针尖样品。相对于现有技术，本发明提出的制备方法能够对所需分析的结构进行精准定位，制得的针尖为器件垂直于硅基体表面部分，制样时间缩短且制备流程高效可靠。

Description

一种用于精确定位制备鳍式场效应晶体管针尖样品的制备 方法

技术领域

本发明涉及半导体材料技术领域，尤其涉及一种用于精确定位制备鳍式场效应晶体管针尖样品的制备方法。

背景技术

随着集成电路尖端技术(22nm技术及以下)的不断发展，主流晶体管FinFET的工艺和材料结构都变得越来越复杂。如何制造性能更好更稳定的FinFET器件，需要掌握以下关键的工艺和材料技术；1)为满足FinFET器件Fin沟道载流子高迁移率，以及对短沟道效应的控制和集成度等要求，需要实现Fin边缘光滑、Fin尺寸又细又精准的工艺；2)FinFET的硅衬底采用的是非常低浓度的掺杂或未掺杂，需要有效选择掺杂元素(Ge,B,P等)并控制掺杂成分分布及其均匀性，这对器件性能尤为重要；3)FinFET器件阈值电压调节通过在栅极采用不同功函数的金属材料(Al，Ti，Ta，Hf等)来实现，这要求更精准的选择刻蚀工艺和更严格的金属纯度控制过程，实现复杂的功函数金属薄膜工艺。因此，对于小尺寸FinFET器件的研究，需要高精度的表征技术对其进行三维的结构-成分分析、微量掺杂元素在特征结构中的分布分析、多层金属表面及界面分析、以及工艺过程中引起的材料结构缺陷分析等。三维原子探针技术(APT)被认为是FinFET器件研究和分析的最有力手段。

三维原子探针技术(APT)主要原理是将所分析的器件结构制备成针尖形状样品，使得在电场蒸发条件下，从针尖顶端进行材料结构的逐层剥离(单个原子或原子团簇)，再通过所激发原子信息(原子种类，原子浓度，原子在物理结构的几何位置等)重构出器件结构，最终实现原子级分辨率的结构-成分分析。因此，APT表征分析的首要因素是制备合适的针尖样品,APT样品的制备状态是直接导致APT表征结果能否成功的关键因素和难点之一。然而，由于FinFET结构特征尺寸非常小、结构复杂、材料界面多，使得针尖制样难度大、制样过程繁琐。尤其是针对有缺陷的FinFET结构，需要精准定位失效的晶体管并进行制样，其关键分析结构区域如Fin沟道宽度、Fin沟道与栅极底部的界面、以及掺杂区域到栅极之间的过渡区域等都只有几个nm宽度。因此，如何精准定位在失效晶体管上进行针尖制样，并将所分析结构区域包含在最终制得的针尖体积内(针尖端高度<150nm，直径<100nm)，需要开发一套有效的制样方法。目前文献报道多是对大尺寸(>22nm)FinFET结构的随机制样，没有针对芯片产品且小尺寸(<22nm)FinFET器件的真实失效结构进行制样。

有鉴于此，有必要提供一种用于精确定位制备鳍式场效应晶体管针尖样品的制备方法，以解决上述技术问题。

发明内容

本发明的目的在于提供一种用于精确定位制备鳍式场效应晶体管针尖样品的制备方法，用以克服上述背景技术中存在的技术问题。

本发明是通过以下技术方案实现的：

本发明提供一种用于精确定位制备鳍式场效应晶体管针尖样品的制备方法，包括以下步骤：

提供一待检测的小尺寸鳍式场效应晶体管芯片；

对所述小尺寸鳍式场效应晶体管芯片进行预处理，得到具有减薄表面和侧边设有两个相邻的切割面的减薄芯片样品及所述两个相邻切割面的表面电路布局图；

根据所述两个相邻切割面的表面电路布局图，得到所述减薄表面和所述两个相邻切割面上Fin沟道位置和与其对应的栅极位置；

根据所述减薄表面和所述两个相邻切割面上Fin沟道位置和与其对应的栅极位置，对所述Fin沟道位置和所述栅极位置在所述芯片样品的减薄表面和两个相邻切割面上进行定位标记，得到第一定位标记；

对所述减薄表面沉积切割保护层，得到具有沉积保护层的芯片样品与所述Fin沟道位置和所述栅极位置对应在所述沉积保护层表面的位置；

根据所述Fin沟道位置和所述栅极位置对应在所述沉积保护层表面的位置，对所述沉积切割保护层的芯片样品在所述切割保护层表面进行定位标记，得到第二定位标记；

根据所述第二定位标记，对所述沉积切割保护层的芯片样品进行切割处理，得到顶部具有沉积保护层和所述第二定位标记的针尖样品；

去除所述顶部的切割保护层和第二定位标记，得到鳍式场效应晶体管针尖样品。

进一步地，所述对所述小尺寸鳍式场效应晶体管芯片进行预处理，得到具有减薄表面和侧边设有两个相邻的切割面的减薄芯片样品及所述两个相邻切割面的表面电路布局图包括：

对所述小尺寸鳍式场效应晶体管芯片进行减薄，减薄至接触层，得到减薄芯片样品和减薄表面位置；

根据所述减薄芯片样品得到所述减薄芯片样品上减薄表面的电路布局图；

对所述减薄芯片样品同时进行聚焦离子束切割，得到具有两个相邻切割面的芯片样品；

对所述两个相邻切割面进行观测，得到所述两个相邻切割面的表面电路布局图。

进一步地，所述对所述减薄表面沉积切割保护层，得到具有沉积保护层的芯片样品与所述Fin沟道位置和所述栅极位置对应在所述沉积保护层表面的位置包括：

对减薄表面沉积聚焦离子束切割保护层，得到具有所述两个相邻切割面上未被覆盖的第一定位标记的芯片样品；

根据所述两个相邻切割面上未被覆盖的第一定位标记，得到所述Fin沟道位置和所述栅极位置对应在所述沉积保护层表面的位置。

进一步地，所述根据所述第二定位标记，对所述沉积切割保护层的芯片样品进行切割处理，得到顶部具有沉积保护层和所述第二定位标记的针尖样品包括：

对所述沉积保护层的芯片样品进行聚焦离子束粗切割，得到粗减薄薄片；

对所述粗减薄薄片进行粗环切，所述粗环切的环切中心为第二定位标记，得到方柱形芯片样品；

对所述方柱形芯片样品进行精环切，所述精环切的环切中心为第二定位标记，得到锥形芯片样品；

对所述锥形芯片样品进行闭环切，所述闭环切的环切中心为第二定位标记，得到顶部具有保护层和第二定位标记的针尖样品。

进一步地，所述对所述沉积保护层的芯片样品进行聚焦离子束粗切割，得到粗减薄薄片之后还包括：

将所述粗减薄薄片原位提取并垂直粘结至三维原子探针样品台。

进一步地，所述定位标记的方法为聚焦离子束原位点沉积，所述点沉积的沉积材料为铂或钨。

进一步地，所述将所述粗减薄薄片原位提取并垂直粘结至三维原子探针样品台，具体采用面沉积方法进行粘结，沉积材料为铂。

进一步地，所述粗环切的环切条件为：采用聚焦离子束切割，内方环边长为2um，外方环边长为5um，离子束工作电压为30kV。

进一步地，所述精环切的环切条件为：采用聚焦离子束切割，内圆环直径为500nm，外圆环直径为2um，离子束工作电压为5kV。

进一步地，所述闭环切的环切条件为：采用聚焦离子束切割，圆环直径5um，离子束工作电压为2kV。

实施本发明，具有如下有益效果：

1、本发明提出了一种用于精确定位制备鳍式场效应晶体管针尖样品的制备方法，用以在小尺寸FinFET芯片中，制备含有器件结构的针尖形状的APT样品。该平面FIB制样方法不仅提供了高效可靠的FinFET芯片制样流程，而且对所需分析的结构进行精准定位，包括Fin沟道结构、Fin与Gate顶部界面结构、Gate与Source/Drain之间的扩散区域等，为FinFET器件工艺检测、芯片失效分析、产品质量分析等提供了非常关键的表征样品；

2、该方法制得的针尖垂直于硅基体表面，将针尖样品通过不同截面进行观测，可观测到在针尖顶端体积内包含了小尺寸FinFET器件的Fin沟道顶部、侧壁、底部，Fin-Gate界面，以及Gate-Drain/Source扩散区域等结构；

3、对于小尺寸(<22nm)的芯片产品及其FinFET器件结构的分析，提供了高效聚焦离子束(FIB)精准定位制样方法和可靠制样流程，每个样品的制样机时为3小时(常规制样时间为4小时)，且制样精准定位成功率高达100％，该制样方法充分提升实验室聚焦离子束仪器的技术功能，在小尺寸结构制样上具备了国内领先水平，为实验室在先进器件研究分析工作提供了更有力的技术支撑；

4、通过该发明方法所制的针尖样品，非常适合于三维原子探针技术(APT)测试条件，APT样品分析的成功率高达75％(常规成功率为25～50％)，实现了国内首个在小尺寸技术芯片上的APT应用和分析能力，对解决自主研发器件中的难题、掌握高端器件技术具有非常重要的意义。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案和优点，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。

图1是本发明实施例提供的用于精确定位制备鳍式场效应晶体管针尖样品的制备方法流程示意图。

图2是本发明实施例提供的S200步骤流程图。

图3是本发明实施例提供的S500步骤流程图。

图4是本发明实施例提供的S700步骤流程图。

图5是本发明实施例提供的针尖样品对应在FinFET芯片位置示意图。

图6是本发明实施例提供的减薄后具有第一定位标记的芯片样品结构示意图。

图7是本发明实施例提供的沉积保护层后具有第二定位标记的芯片样品结构示意图。

图8是本发明实施例提供的粗切割后采用原位探针提取芯片样品的示意图。

图9是本发明实施例提供的粘结在三维原子探针样品台上的芯片样品的结构示意图。

图10是本发明实施例提供的粗环切后的芯片样品的结构示意图。

图11是本发明实施例提供的精环切后具有少量沉积保护层和第二定位标记的芯片样品结构示意图。

图12是本发明实施例提供的闭环切后鳍式场效应晶体管针尖样品结构示意图。

图13是本发明实施例提供的根据本方法得到的一个特定定位结构中包含Fin结构的针尖样品图。

图14是本发明实施例提供的根据本方法得到的一个特定定位结构中包覆Fin的Gate结构的针尖样品图。

其中，附图标记对应为：1-减薄表面、2-第一定位标记、3-沉积保护层、4-第二定位标记、5-原位探针、6-三维原子探针样品台，7-Fin结构，8-Gate结构。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合实施例对本发明作进一步地详细描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提供了一种用于精确定位制备鳍式场效应晶体管针尖样品的制备方法，参阅图1至图12，该用于精确定位制备鳍式场效应晶体管针尖样品的制备方法包括以下步骤：

S100.提供一待检测的小尺寸鳍式场效应晶体管芯片；

S200.对所述小尺寸鳍式场效应晶体管芯片进行预处理，得到具有减薄表面和侧边设有两个相邻的切割面的减薄芯片样品及所述两个相邻切割面的表面电路布局图；

S300.根据所述两个相邻切割面的表面电路布局图，得到所述减薄表面和所述两个相邻切割面上Fin沟道位置和与其对应的栅极位置；

S400.根据所述减薄表面和所述两个相邻切割面上Fin沟道位置和与其对应的栅极位置，对所述Fin沟道位置和所述栅极位置在所述芯片样品的减薄表面和两个相邻切割面上进行定位标记，得到第一定位标记；

S500.对所述减薄表面沉积切割保护层，得到具有沉积保护层的芯片样品与所述Fin沟道位置和所述栅极位置对应在所述沉积保护层表面的位置；

S600.根据所述Fin沟道位置和所述栅极位置对应在所述沉积保护层表面的位置，对所述沉积切割保护层的芯片样品在所述切割保护层表面进行定位标记，得到第二定位标记；

S700.根据所述第二定位标记，对所述沉积切割保护层的芯片样品进行切割处理，得到顶部具有沉积保护层和所述第二定位标记的针尖样品；

S800.去除所述顶部的切割保护层和第二定位标记，得到鳍式场效应晶体管针尖样品。

如图2所示，对所述小尺寸鳍式场效应晶体管芯片进行预处理，得到具有减薄表面和侧边设有两个相邻的切割面的减薄芯片样品及所述两个相邻切割面的表面电路布局图包括：

S201.对所述小尺寸鳍式场效应晶体管芯片进行减薄，减薄至接触层，得到减薄芯片样品和减薄表面位置；

S202.根据所述减薄芯片样品得到所述减薄芯片样品上减薄表面的电路布局图；

S203.对所述减薄芯片样品同时进行聚焦离子束切割，得到具有两个相邻切割面的芯片样品；

S204.对所述两个相邻切割面进行观测，得到所述两个相邻切割面的表面电路布局图。

进行FIB制样之前，将芯片进行平面减薄，减薄至Contact层。这样不仅能提高FIB切割制样效率，也能减少多层金属结构引起的FIB切割痕迹，使得针尖样品表面光滑平整，更有利于APT样品测试。

如图3所示，对所述减薄表面沉积切割保护层，得到具有沉积保护层的芯片样品与所述Fin沟道位置和所述栅极位置对应在所述沉积保护层表面的位置包括：

S501.对减薄表面沉积聚焦离子束切割保护层，得到具有所述两个相邻切割面上未被覆盖的第一定位标记的芯片样品；

S502.根据所述两个相邻切割面上未被覆盖的第一定位标记，得到所述Fin沟道位置和所述栅极位置对应在所述沉积保护层表面的位置。

如图4所示，根据所述第二定位标记，对所述沉积切割保护层的芯片样品进行切割处理，得到顶部具有沉积保护层和所述第二定位标记的针尖样品包括：

S701.对所述沉积保护层的芯片样品进行聚焦离子束粗切割，得到粗减薄薄片；

S703.对所述粗减薄薄片进行粗环切，所述粗环切的环切中心为第二定位标记，得到方柱形芯片样品；

S705.对所述方柱形芯片样品进行精环切，所述精环切的环切中心为第二定位标记，得到锥形芯片样品；

S707.对所述锥形芯片样品进行闭环切，所述闭环切的环切中心为第二定位标记，得到顶部具有保护层和第二定位标记的针尖样品。

其中，本实施例中，方柱形芯片样品的边长约为2um，锥形芯片样品的直径约为500nm。

所述对所述沉积保护层的芯片样品进行聚焦离子束粗切割，得到粗减薄薄片之后还包括：

S702.将所述粗减薄薄片原位提取并垂直粘结至三维原子探针样品台。

进一步地，定位标记的方法为聚焦离子束原位点沉积，点沉积的沉积材料为铂或钨。点沉积标记为一根竖直纳米线，直径约10nm，高约200nm，能够在制样过程中实时提供精准定位功能。

如图5所示，通过本发明提出的用于精确定位制备鳍式场效应晶体管针尖样品的制备方法，制得的针尖样品为器件垂直于硅基体表面的部分(即为图5中虚线部分)。将针尖样品通过不同截面进行观测，可观测到在针尖顶端体积内包含了小尺寸FinFET器件的Fin沟道顶部、侧壁、底部，Fin-Gate界面，以及Gate-Drain/Source扩散区域等结构。

进一步地，所述将所述粗减薄薄片原位提取并垂直粘结至三维原子探针样品台，具体采用面沉积方法进行粘结，沉积材料为铂。

进一步地，粗环切的环切条件为：采用聚焦离子束切割，内方环边长为2um，外方环边长为5um，离子束工作电压为30kV；精环切的环切条件为：采用聚焦离子束切割，内圆环直径为500nm，外圆环直径为2um，离子束工作电压为5kV；闭环切的环切条件为：采用聚焦离子束切割，圆环直径5um，离子束工作电压为2kV。

在FIB制样过程中，仅将分析结构包含在针尖顶端体积内(高度约150nm，半高直径约50nm)。由于FinFET器件中，Fin和Gate的三维特征尺寸和间距都很小(<50nm)，所以在阵列Fin或者Gate结构中，特定某一个Fin或者Gate进行结构分析的时候，对其精准定位制样是非常重要的。该专利方法制得的针尖垂直于硅基体表面，图13和图14为根据本发明获得的一个特定定位结构的针尖样品，包含了Fin结构(图13所示)以及包覆该Fin结构的Gate结构(图14所示)。将针尖样品通过不同截面进行观测，可观测到在针尖顶端体积内包含了小尺寸FinFET器件的Fin沟道顶部、侧壁、底部，Fin-Gate界面，以及Gate-Drain/Source扩散区域等结构。

本发明的上述实施例，具有如下有益效果：

1、本发明提出了一种用于精确定位制备鳍式场效应晶体管针尖样品的制备方法，用以在小尺寸FinFET芯片中，制备含有器件结构的针尖形状的APT样品。该平面FIB制样方法不仅提供了高效可靠的FinFET芯片制样流程，而且对所需分析的结构进行精准定位，包括Fin沟道结构、Fin与Gate顶部界面结构、Gate与Source/Drain之间的扩散区域等，为FinFET器件工艺检测、芯片失效分析、产品质量分析等提供了非常关键的表征样品；

2、该方法制得的针尖垂直于硅基体表面，将针尖样品通过不同截面进行观测，可观测到在针尖顶端体积内包含了小尺寸FinFET器件的Fin沟道顶部、侧壁、底部，Fin-Gate界面，以及Gate-Drain/Source扩散区域等结构；

3、对于小尺寸(<22nm)的芯片产品及其FinFET器件结构的分析，提供了高效聚焦离子束(FIB)精准定位制样方法和可靠制样流程，每个样品的制样机时为3小时(常规制样时间为4小时)，且制样精准定位成功率高达100％，该制样方法充分提升实验室聚焦离子束仪器的技术功能，在小尺寸结构制样上具备了国内领先水平，为实验室在先进器件研究分析工作提供了更有力的技术支撑；

4、通过该发明方法所制的针尖样品，非常适合于三维原子探针技术(APT)测试条件，APT样品分析的成功率高达75％(常规成功率为25～50％)，实现了国内首个在小尺寸技术芯片上的APT应用和分析能力，对解决自主研发器件中的难题、掌握高端器件技术具有非常重要的意义。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (9)

1.一种用于精确定位制备鳍式场效应晶体管针尖样品的制备方法，其特征在于，包括以下步骤：

提供一待检测的鳍式场效应晶体管芯片，所述鳍式场效应晶体管芯片的尺寸小于22nm；

对所述鳍式场效应晶体管芯片进行预处理，得到具有减薄表面和侧边设有两个相邻的切割面的减薄芯片样品及所述两个相邻切割面的表面电路布局图；

根据所述两个相邻切割面的表面电路布局图，得到所述减薄表面和所述两个相邻切割面上Fin沟道位置和与其对应的栅极位置；

根据所述减薄表面和所述两个相邻切割面上Fin沟道位置和与其对应的栅极位置，对所述Fin沟道位置和所述栅极位置在所述芯片样品的减薄表面和两个相邻切割面上进行定位标记，得到第一定位标记；

对所述减薄表面沉积切割保护层，得到具有沉积保护层的芯片样品与所述Fin沟道位置和所述栅极位置对应在所述沉积保护层表面的位置，具体包括：对所述减薄表面沉积聚焦离子束切割保护层，得到具有所述两个相邻切割面上未被覆盖的第一定位标记的芯片样品；根据所述两个相邻切割面上未被覆盖的第一定位标记，得到所述Fin沟道位置和所述栅极位置对应在所述沉积保护层表面的位置；

根据所述Fin沟道位置和所述栅极位置对应在所述沉积保护层表面的位置，对所述沉积保护层的芯片样品在所述沉积保护层表面进行定位标记，得到第二定位标记；

根据所述第二定位标记，对所述沉积保护层的芯片样品进行切割处理，得到顶部具有沉积保护层和所述第二定位标记的针尖样品；

去除所述顶部的切割保护层和第二定位标记，得到鳍式场效应晶体管针尖样品。

2.根据权利要求1所述的一种用于精确定位制备鳍式场效应晶体管针尖样品的制备方法，其特征在于，所述对所述鳍式场效应晶体管芯片进行预处理，得到具有减薄表面和侧边设有两个相邻的切割面的减薄芯片样品及所述两个相邻切割面的表面电路布局图包括：

对所述鳍式场效应晶体管芯片进行减薄，减薄至接触层，得到减薄芯片样品和减薄表面位置；

根据所述减薄芯片样品得到所述减薄芯片样品上减薄表面的电路布局图；

对所述减薄芯片样品同时进行聚焦离子束切割，得到具有两个相邻切割面的芯片样品；

对所述两个相邻切割面进行观测，得到所述两个相邻切割面的表面电路布局图。

3.根据权利要求2所述的一种用于精确定位制备鳍式场效应晶体管针尖样品的制备方法，其特征在于，所述根据所述第二定位标记，对所述沉积切割保护层的芯片样品进行切割处理，得到顶部具有沉积保护层和所述第二定位标记的针尖样品包括：

对所述沉积保护层的芯片样品进行聚焦离子束粗切割，得到粗减薄薄片；

对所述粗减薄薄片进行粗环切，所述粗环切的环切中心为第二定位标记，得到方柱形芯片样品；

对所述方柱形芯片样品进行精环切，所述精环切的环切中心为第二定位标记，得到锥形芯片样品；

对所述锥形芯片样品进行闭环切，所述闭环切的环切中心为第二定位标记，得到顶部具有保护层和第二定位标记的针尖样品。

4.根据权利要求3所述的一种用于精确定位制备鳍式场效应晶体管针尖样品的制备方法，其特征在于，所述对所述沉积保护层的芯片样品进行聚焦离子束粗切割，得到粗减薄薄片之后还包括：

将所述粗减薄薄片原位提取并垂直粘结至三维原子探针样品台。

5.根据权利要求1所述的一种用于精确定位制备鳍式场效应晶体管针尖样品的制备方法，其特征在于，所述定位标记的方法为聚焦离子束原位点沉积，所述点沉积的沉积材料为铂或钨。

6.根据权利要求4所述的一种用于精确定位制备鳍式场效应晶体管针尖样品的制备方法，其特征在于，所述将所述粗减薄薄片原位提取并垂直粘结至三维原子探针样品台，具体采用面沉积方法进行粘结，沉积材料为铂。

7.根据权利要求3所述的一种用于精确定位制备鳍式场效应晶体管针尖样品的制备方法，其特征在于，所述粗环切的环切条件为：采用聚焦离子束切割，内方环边长为2um，外方环边长为5um，离子束工作电压为30kV。

8.根据权利要求3所述的一种用于精确定位制备鳍式场效应晶体管针尖样品的制备方法，其特征在于，所述精环切的环切条件为：采用聚焦离子束切割，内圆环直径为500nm，外圆环直径为2um，离子束工作电压为5kV。

9.根据权利要求3所述的一种用于精确定位制备鳍式场效应晶体管针尖样品的制备方法，其特征在于，所述闭环切的环切条件为：采用聚焦离子束切割，圆环直径5um，离子束工作电压为2kV。

Images