CN111198464A - 像素阵列基板 - Google Patents
像素阵列基板 Download PDFInfo
- Publication number
- CN111198464A CN111198464A CN202010017176.3A CN202010017176A CN111198464A CN 111198464 A CN111198464 A CN 111198464A CN 202010017176 A CN202010017176 A CN 202010017176A CN 111198464 A CN111198464 A CN 111198464A
- Authority
- CN
- China
- Prior art keywords
- pixel
- sub
- data line
- substrate
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 159
- 239000010409 thin film Substances 0.000 claims abstract description 41
- 239000010410 layer Substances 0.000 claims description 80
- 238000002161 passivation Methods 0.000 claims description 26
- 239000011241 protective layer Substances 0.000 claims description 21
- 230000000149 penetrating effect Effects 0.000 claims description 11
- 239000011810 insulating material Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 description 22
- 238000004519 manufacturing process Methods 0.000 description 20
- 230000000694 effects Effects 0.000 description 17
- 239000000463 material Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 4
- -1 region Substances 0.000 description 4
- 238000005553 drilling Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RQIPKMUHKBASFK-UHFFFAOYSA-N [O-2].[Zn+2].[Ge+2].[In+3] Chemical compound [O-2].[Zn+2].[Ge+2].[In+3] RQIPKMUHKBASFK-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
一种像素阵列基板包括基板、多条扫描线配置于基板上、多条数据线配置于基板上、多条触控信号线配置于基板上、多个像素组配置于基板上排成阵列以及多个第一连接结构。数据线延伸交错扫描线且包括第一数据线。数据线与触控信号线交替排列。像素组中的每一者包括多个子像素。各子像素包括薄膜晶体管与连接薄膜晶体管的像素电极。第一连接结构于基板上的正投影部分对应重叠触控信号线于基板上的正投影。第一连接结构横跨触控信号线以电性连接于薄膜晶体管与像素电极之间。第一子像素或第二子像素通过第一连接结构以电性连接至第一数据线。
Description
技术领域
本发明涉及一种像素阵列基板，且特别涉及一种具有横跨触控信号线的连接结构的像素阵列基板。
背景技术
显示器的应用日益广泛，举凡家用的视听娱乐、公共场合的信息显示看板、电竞用的显示器及便携式电子产品都可见其踪迹。为了使用方便，显示器多具有触控功能。具有触控及显示功能的电子装置称为触控显示装置。一般而言，触控显示装置可分为外挂式(outcell)、屏上式(on cell)及内嵌式(In-cell)。内嵌式触控显示装置具有易超薄化的优势，因此，近几年逐渐成为触控显示装置的主流。
内嵌式触控显示装置包括具有像素、数据线及扫描线的像素阵列基板以及整合在像素阵列基板中的触控走线。为了将触控走线整合在像素阵列基板中的触控走线，大多使用另一道工序制作触控走线，造成像素阵列基板的工艺繁多。
此外，一般采用的半源极驱动(half source driving，HSD)架构借着将扫描线的数目加倍可以使得数据线的数目减半，然而其驱动方式采用行反转(column inversion)，导致相邻行上的像素的极性不同。因此，在观察者与显示器有相对运动时，会观察到竖纹(又称为摇头纹)，降低显示品质。
发明内容
本发明提供一种像素阵列基板，其可减少制造成本并达到单点反转的显示效果，而提升显示品质。
本发明的像素阵列基板包括基板、多条扫描线配置于基板上、多条数据线配置于基板上、多条触控信号线配置于基板上、多个像素组配置于基板上排成阵列以及多个第一连接结构。数据线延伸交错扫描线且数据线包括第一数据线。触控信号线延伸交错扫描线，且数据线与触控信号线交替排列。像素组中的每一者包括多个子像素。各子像素包括薄膜晶体管与连接于薄膜晶体管的像素电极。第一连接结构于基板上的正投影部分对应重叠触控信号线于基板上的正投影。第一连接结构的其中一者横跨触控信号线的其中一者，以电性连接于薄膜晶体管与像素电极之间。像素组包括第一像素组，第一像素组包括第一子像素以及第二子像素电性连接至第一数据线，且第一子像素或第二子像素的其中一者通过第一连接结构的其中一者以电性连接至第一数据线。第一子像素与第二子像素分别电性连接至扫描线中的其中二者。
基于上述，本发明一实施例的像素阵列基板可以通过在制作像素电极的相同步骤中同时完成像素电极以及第一连接结构的设置，因此不需绕线而可以直接完成像素电极与所对应的数据线的电性连接，以解决跨越触控信号线的问题。因此，可以简化像素阵列基板的制造工艺并降低制造成本。此外，通过上述第一连接结构的设置，可以使数据线两侧的子像素具有相反的极性。因此，本实施例的像素阵列基板可以达到利用行反转的驱动方式，实现单点反转的显示效果。因此，像素阵列基板可以避免竖纹/摇头纹的产生，提升显示效果。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。
附图说明
图1示出为本发明一实施例的像素阵列基板的像素阵列示意图。
图2A示出为本发明一实施例的像素阵列基板的扫描线、数据线与触控信号线的局部放大俯视图。
图2B示出为本发明一实施例的像素阵列基板的共用电极的局部放大俯视图。
图2C示出为本发明一实施例的像素阵列基板的局部放大俯视图。
图3A示出为图2C沿剖面线A-A’的剖面示意图。
图3B示出为图2C沿剖面线B-B’的剖面示意图。
图4A示出为本发明另一实施例的像素阵列基板的扫描线、数据线与触控信号线的局部放大俯视图。
图4B示出为本发明一实施例的像素阵列基板的共用电极的局部放大俯视图。
图4C示出为本发明另一实施例的像素阵列基板的局部放大俯视图。
图5示出为图4C沿剖面线C-C’的剖面示意图。
图6示出为本发明另一实施例的像素阵列基板的剖面示意图。
图7示出为本发明又一实施例的像素阵列基板的像素阵列示意图。
图8示出为本发明再一实施例的像素阵列基板的像素阵列示意图。
附图标记说明：
10、10A、10B、10C、10D：像素阵列基板
100：基板
110：闸绝缘层
120：第一保护层
130：触控信号线
140：第二保护层
160、160A：共用电极
162：电极部
164：连接部
166、166A：接触部
181：第一连接结构
182：第二连接结构
190：狭缝
A、B：区域
A-A’、B-B’、C-C’：剖面线
CH、CH2、CH3、CH4：半导体层
D、D2、D3、D4：漏极
DL、DLn+3、DLn+4、DLn+5：数据线
DLn：第一数据线
DLn+1：第二数据线
DLn+2：第三数据线
G、G2、G3、G4：栅极
O1：开口
P1：第一像素组
P2：第二像素组
P3：第三像素组
PA：像素阵列
PE、PE1、PE2、PE3、PE4、PE5、PE6、PE7、PE8：像素电极
PX1：第一子像素
PX2：第二子像素
PX3：第三子像素
PX4：第四子像素
PX5：第五子像素
PX6：第六子像素
S、S2、S3、S4：源极
SL、SLm+1、SLm+2、SLm+3：扫描线
T、T1、T2、T3、T4、T5、T6：薄膜晶体管
V1：第一接触孔
V2、V2’：第二接触孔
V3：第三接触孔
+：正极性
-：负极性
具体实施方式
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。如本领域技术人员将认识到的，可以以各种不同的方式修改所描述的实施例，而不脱离本发明的构思或范围。
在附图中，为了清楚起见，放大了各元件等的厚度。在整个说明书中，相同的附图标记表示相同的元件。应当理解，当诸如层、膜、区域或基板的元件被称为在“另一元件上”、或“连接到另一元件”、“重叠于另一元件”时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电连接。
应当理解，尽管术语“第一”、“第二”、“第三”等在本文中可以用于描述各种元件、部件、区域、层及/或部分，但是这些元件、部件、区域、及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此，下面讨论的“第一元件”、“部件”、“区域”、“层”、或“部分”可以被称为第二元件、部件、区域、层或部分而不脱离本文的教导。
本文使用的“约”、“实质上”、“基本上”、或“近似”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量***的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。
除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
本文参考作为理想化实施例的示意图的截面图来描述示例性实施例。因此，可以预期到作为例如制造技术及/或公差的结果的图示的形状变化。因此，本文所述的实施例不应被解释为限于如本文所示的区域的特定形状，而是包括例如由制造导致的形状偏差。例如，示出或描述为平坦的区域通常可以具有粗糙及/或非线性特征。此外，所示的锐角可以是圆的。因此，图中所示的区域本质上是示意性的，并且它们的形状不是旨在示出区域的精确形状，并且不是旨在限制权利要求的范围。
图1示出为本发明一实施例的像素阵列基板的像素阵列示意图，图1为了方便说明及观察，仅示意性地示出部分构件。图2A示出为本发明一实施例的像素阵列基板的扫描线、数据线与触控信号线的局部放大俯视图。图2B示出为本发明一实施例的像素阵列基板的共用电极的局部放大俯视图。图2C示出为本发明一实施例的像素阵列基板的局部放大俯视图，图2C为了方便说明及观察，而将部分被覆盖的元件以实线示出。请先参考图1及图2C，在本实施例中，像素阵列基板10包括基板100、多条扫描线SL配置于基板100上、多条数据线DL配置于基板100上、多条触控信号线130(示出于图2A中)配置于基板100上、多个像素组(包括：如后续说明的第一像素组P1及第二像素组P2)组成的像素阵列PA配置于基板100上排成阵列以及多个第一连接结构181。这些数据线DL延伸交错这些扫描线SL，且数据线DL的延伸方向垂直于扫描线SL的延伸方向。触控信号线130延伸交错扫描线SL，且数据线DL与触控信号线130交替排列。在本实施例中，具有多个像素组的像素阵列PA可在扫描线SL与数据线DL的信号控制下提供显示区动电场以实现显示操作。在本实施例中，像素阵列基板10还包括共用电极160配置于基板100上以及多个第二连接结构182电性连接于共用电极160以及触控信号线130之间。如此，共用电极160可在触控信号线130的信号控制与传递之下实现触控感测的操作。因此，像素阵列基板10可应用于触控显示装置中，以实现触控与显示的双重功能。在此先说明的是，图1为了清楚表示，而省略示出触控信号线130、共用电极160、第一保护层120以及第二保护层140。
请先参考图1及图2A，在本实施例中，基板100的材料可以是玻璃、石英、有机聚合物或是其他可适用的材料，但本发明不以此为限。
如图1所示，像素阵列PA设置于基板100上，且像素阵列PA中的多个像素组以阵列排列并电性连接至扫描线SL及数据线DL。这些像素组中的每一者包括多个子像素，且各子像素包括薄膜晶体管与连接薄膜晶体管的像素电极。举例而言，如图1所示，像素组例如包括第一像素组P1以及第二像素组P2。第一像素组P1电性连接至多条数据线DL中的第一数据线DLn，且n为大于或等于0的正整数。详细而言，第一像素组P1可包括第一子像素PX1及第二子像素PX2，且第一子像素PX1及第二子像素PX2均电性连接至第一数据线DLn。第二像素组P2可包括第三子像素PX3及第四子像素PX4，且第三子像素PX3及第四子像素PX4均电性连接至多条数据线DL中的第二数据线DLn+1。以此类推，每一像素组包括多个连接至相同数据线DL的子像素。每一像素组可以包括两个、三个或更多个子像素，其子像素的数量并不以图1所示为限，而可依据使用者的需求而设置。在本实施例中，各像素组阵列排列成多列以形成像素阵列PA，但本发明不以此为限。
请参考图1及图2A，在本实施例中，多条扫描线SL线可以成对设置。举例而言，扫描线SL例如包括扫描线SLm、SLm+1、SLm+2，且m为大于或等于0的正整数，但本发明不以此为限。如图1所示，扫描线SLm+1与扫描线SLm+2相邻设置且位于相邻两横列的像素组(例如：图1中，第一像素组P1与其下方的像素组)之间。请参考图1及图2A，数据线DL与触控信号线130交错于扫描线SL，且数据线DL与触控信号线130交替排列。如图2A所示，两相邻的数据线DL(例如第一数据线DLn与第二数据线DLn+1)之间及设置有一条触控信号线130，而两相邻触控信号线130之间即设置有一条数据线DL(例如图2A所示的第二数据线DLn+1)。在本实施例中，基于导电性的考量，扫描线SL、数据线DL及触控信号线130一般是使用金属材料。然而，本发明不限于此。根据其他实施例，扫描线SL、数据线DL及触控信号线130也可以使用其他导电材料例如是包括合金、金属材料的氧化物、金属材料的氮化物、金属材料的氮氧化物或是金属材料与其他导电材料的堆叠层。在此需注意的是，图1所示的扫描线SL、数据线DL以及像素阵列PA中的像素组的数量仅为示意性，实际上的数量可以使用者的需求而设置，而不以此为限。
如图1所示，多个像素组所排成的横列会位于多条扫描线SL之间。举例而言，第一像素组P1及第二像素组P2所组成的横列可以位于扫描线SLm及扫描线SLm+1之间。于图1中，第一像素组P1及第二像素组P2下方的多个像素组所组成的横列可位于扫描线SLm+2及扫描线SLm+3之间，但本发明不以此为限。在本实施例中，第一像素组P1中的第一子像素PX1电性连接至扫描线SLm+1，而第二子像素PX2电性连接至扫描线SLm。第二像素组P2中的第三子像素PX3电性连接至扫描线SLm+1，而第四子像素PX4电性连接至扫描线SLm。换句话说，在上述的设置下，第一像素组P1中的第一子像素PX1与第二子像素PX2电性连接至第一数据线DLn，并分别电性连接至扫描线SL中的两者，例如扫描线SLm+1以及扫描线SLm。如此一来，像素阵列基板10为应用半源极驱动(HSD)架构的技术。半源极驱动架构借着增加扫描线的数目，可以减半源极配线的数目，以达到源极驱动器(source driver)的使用数量也可以减半的目的。因此，可大幅减少面板模块的成本。
在本实施例中，各子像素所包括的薄膜晶体管T包括栅极G、半导体层CH以及与半导体层CH电性连接的源极S以及漏极D(如图6所示)。如图1所示，第一子像素PX1的薄膜晶体管T1电性连接像素电极PE1以及第一数据线DLn。第二子像素PX2的薄膜晶体管T2电性连接像素电极PE2以及第一数据线DLn。在本实施例中，如图1所示，第一子像素PX1的像素电极PE1可以直接电性连接薄膜晶体管T1的漏极(未标示)以电性连接至第一数据线DLn，而第二子像素PX2的像素电极PE2是通过第一连接结构181电性连接薄膜晶体管T2的漏极D2(标示于图2C)以电性连接至第一数据线DLn，但本发明不以此为限。依据使用者的需求，也可以使第二子像素PX2的像素电极PE2直接电性连接薄膜晶体管T2以电性连接至第一数据线DLn，而第一子像素PX1的像素电极PE1是通过第一连接结构181电性连接薄膜晶体管T1以电性连接至第一数据线DLn。
如图1，第一子像素PX1与第二子像素PX2分别位于第一数据线DLn的两侧，且第三子像素PX3与第四子像素PX4分别位于第二数据线DLn+1的两侧。第三子像素PX3的像素电极PE3是通过第一连接结构181电性连接薄膜晶体管T3的漏极D3以电性连接至第二数据线DLn+1，而第四子像素PX4的像素电极PE4可以直接电性连接薄膜晶体管T4的漏极D4以电性连接至第二数据线DLn+1。
由图1可知，相邻的两条数据线DL的极性可以不同。具体而言，驱动数据线DLn-的源极驱动器(未示出)可以使第一数据线DLn-具有第一极性而第二数据线DLn+1具有第二极性，且第一极性与第二极性相反。举例而言，第一数据线DLn的第一极性例如为正极性(图1中以+号表示)，而第二数据线DLn+1的第二极性例如为负极性(图1中以-号表示)。以此类推，第三数据线DLn+2的极性可为正极性而数据线DLn+3～DLn+5的极性则按序为负、正、负等的方式设置。在本实施例中，在像素阵列基板10的一个画面期间(frame period)中，这些数据线DL的极性可以转换一次。举例来说，如图1所示，于一个画面期间中，第一数据线DLn为正极性而第二数据线DLn+1为负极性；而在下一个画面期间中，第一数据线DLn与第二数据线DLn+1的极性分别转为负极性及正极性。换言之，本实施例的像素阵列基板10可以利用行反转(columninversion)的驱动方式以驱动像素阵列PA。然而，现有的行反转驱动方式会使相邻行上的像素电极具有相反的极性，因此容易产生竖纹，降低显示品质。
值得注意的是，在本实施例中，第三子像素PX3的像素电极PE3位于第一子像素PX1的像素电极PE1与第二子像素PX2的像素电极PE2之间，而第二子像素PX2的像素电极PE2位于第三子像素PX3的像素电极PE3与第四子像素PX4的像素电极PE4之间。详细而言，如图1所示，第一像素组P1中连接至第一数据线DLn的第一子像素PX1的像素电极PE1具有第一极性(正极性)，且连接至第一数据线DLn的第二子像素PX2的像素电极PE2具有第一极性(正极性)。而第二像素组P2中连接至第二数据线DLn+1的第三子像素PX3的像素电极PE3具有第二极性(负极性)。在上述的设置下，位于第一数据线DLn两侧的第一子像素PX1与第三子像素PX3的极性可以相反。此外，连接至第二数据线DLn+1的第四子像素PX4的像素电极PE4具有第二极性(负极性)。如此，位于第二数据线DLn+1两侧的第二子像素PX2与第四子像素PX4的极性可以相反。换句话说，位于任一条数据线DL两侧的子像素具有相反的极性，因此本实施例的像素阵列基板10可以利用行反转的驱动方式，实现单点反转(dot inversion)的显示效果。因此，像素阵列基板10可以避免竖纹的产生，提升显示效果。
然而，上述实现单点反转显示方式的方法会受到整合至像素阵列PA中的触控信号线130以及其他信号走线的影响。以下将简单说明设置像素组的方式及结构。
首先，如图2A所示，将多条扫描线SL、多条数据线DL及多条触控信号线130形成于基板100上。接着，如图2B所示，形成多个薄膜晶体管(例如薄膜晶体管T2、T3、T4)分别电性连接至扫描线SL以及数据线DL。然后，将共用电极160设置于扫描线SL及数据线DL上且共用电极160于基板100上的正投影不重叠薄膜晶体管于基板100上的正投影。接着，如图2C所示，将像素电极(例如像素电极PE2、PE3、PE4)重叠设置于共用电极160上，并使像素电极通过接触孔(例如第一接触孔V1)电性连接至薄膜晶体管。
举例而言，如图1所示，第一子像素PX1的像素电极PE1与第四子像素PX4的像素电极PE4可直接分别电性连接至薄膜晶体管T1以及薄膜晶体管T4。以第四子像素PX4为例，如图2B及图2C所示，第四子像素PX4的薄膜晶体管T4包括栅极G4、半导体层CH4以及电性连接半导体层CH4的源极S4及漏极D4。源极S4电性连接至第二数据线DLn+1，而像素电极PE4电性连接至漏极D4。因此，靠近所连接的数据线DL的子像素的像素电极可以直接电性连接至薄膜晶体管。
接着，将继续说明子像素中薄膜晶体管与像素电极分别位于触控信号线相对两侧的设置方法及结构。
图3A示出为图2C沿剖面线A-A’的剖面示意图。图3B示出为图2C沿剖面线B-B’的剖面示意图。以下以第二子像素PX2为例，简单说明子像素的工艺方法以及结构。如图2C及3A所示，第二子像素PX2的薄膜晶体管T2设置于基板100上。薄膜晶体管T2的栅极G2设置于基板100上与扫描线SLm电性连接。基板100与栅极G2上整面地覆盖一层闸绝缘层110。闸绝缘层110上设置有半导体层CH2，且半导体层CH2于基板100上的正投影重叠栅极G2。薄膜晶体管T2的源极S2电性连接至第一数据线DLn及半导体层CH2。漏极D2电性连接至半导体层CH2。如图3B所示，触控信号线130可以设置在闸绝缘层110上，与第一数据线DLn、源极S2、漏极D2属于同一膜层。也就是说，触控信号线130是整合在像素阵列PA(标示于图1)中。在本实施例中，栅极G2与扫描线SLm可在同一道工艺中由相同材质制成，但本发明不以此为限。源极S2、漏极D2与第一数据线DLn可在同一道工艺中由相同材质制成，但本发明不以此为限。
类似地，请参考图2B及图2C，薄膜晶体管T3包括栅极G3、半导体层CH3以及电性连接半导体层CH3的源极S3及漏极D3。源极S3电性连接至第二数据线DLn+1，故不再赘述。
如图3A及图3B所示，接着，在薄膜晶体管T2以及触控信号线130上覆盖一层第一保护膜120。在本实施例中，第一保护层120的材质包括无机绝缘材料，例如(但不限于)：氧化硅、氮化硅、氮氧化硅或上述至少二种材料的堆叠层。在本实施例中，第一保护膜120是正面地形成于闸绝缘层110上因此还会覆盖薄膜晶体管T3、T4以及其他的薄膜晶体管，不仅以图3A所示为限。
在本实施例中，共用电极160形成于第一保护层120上。如图2B及图2C所示，可通过图案化共用电极160以形成电极部162、接触部166以及连接电极部162及接触部166的连接部164。在本实施例中，共用电极160的电极部162于基板100上的正投影重叠子像素的像素电极(例如像素电极PE2、PE3、PE4)于基板100上的正投影。举例来说，如图3A所示，电极部162于基板100上的正投影重叠像素电极PE3于基板100上的正投影。如图2B及图2C所示，电极部162还可以重叠其他子像素的像素电极，例如：像素电极PE2及像素电极PE4，但本发明不以此为限。如图2B及图2C所示，接触部166于基板100上的正投影位于相邻两条扫描线SL于基板100上的正投影之间。例如扫描线SLm与其上方的扫描线或扫描线SLm+1与扫描线SL+2之间，但本发明不以此为限。连接部164则可以横跨扫描线SL(例如扫描线SLm)以连接电极部162及接触部166。在本实施例中，共用电极160的材质可为透明的导体材料，例如铟锡氧化物(ITO)、铟锌氧化物(IZO)、铝锡氧化物(ATO)、铝锌氧化物(AZO)或铟锗锌氧化物(IGZO)等金属氧化物，但本发明不以此为限。
如图2C、图3A及图3B所示，第二保护层140整面地设置于第一保护层120上并覆盖共用电极160。在本实施例中，第二保护层140的材质包括无机绝缘材料，例如(但不限于)：氧化硅、氮化硅、氮氧化硅或上述至少二种材料的堆叠层。接着，在第一保护层120及第二保护层140中形成贯穿第一保护层120及第二保护层140的第一接触孔V1。第一接触孔V1于基板100上的正投影重叠漏极D2于基板100上的正投影，以暴露出漏极D2。在本实施例中，形成第一接触孔V1的方法包括光刻蚀刻或激光钻孔，但本发明不以此为限。
如图2C、图3A及图3B所示，像素电极(例如像素电极PE2、PE3、PE4)形成于第二保护层140上。在本实施例中，共用电极160位于像素电极(例如图3A所示的像素电极PE3)与基板100之间。也就是说，本实施例的像素阵列基板10是像素电极在上(top pixel electrode)的架构。在本实施例中，像素电极PE2、PE3、PE4还包括多个狭缝190，但本发明不以此为限。
在本实施例中，相较于像素电极PE2、PE3，像素电极PE4可以直接通过第一保护层120与第二保护层140上的接触孔电性连接至薄膜晶体管T4的漏极D4。像素电极PE2、PE3、PE4的材质可为透明的导体材料，例如铟锡氧化物(ITO)、铟锌氧化物(IZO)、铝锡氧化物(ATO)、铝锌氧化物(AZO)或铟锗锌氧化物(IGZO)等金属氧化物，但本发明不以此为限。
值得注意的是，如图1及图2C所示，相较于邻近第二数据线DLn+1设置的第四子像素PX4，其薄膜晶体管T4与像素电极PE4之间不存在触控信号线130。位于第三子像素PX3与第四子像素PX4之间的第二子像素PX2的薄膜晶体管T2与像素电极PE4之间存在触控信号线130。此外，如图1及图2C所示，位于第一子像素PX1与第二子像素PX2之间的第三子像素PX3的薄膜晶体管T3与像素电极PE3之间也会存在触控信号线130(图1为了附图清楚，省略示出触控信号线130，实际上触控信号线130会位于像素电极PE2与像素电极PE3之间)。换句话说，与触控信号线130属于相同膜层的漏极D2、D3无法跨线以与对应的像素电极PE2、PE3重叠。
在本实施例中，第一连接结构181可与像素电极PE2、PE3在同一道工艺中，以相同材料完成。换句话说，第一连接结构181可与像素电极PE2、PE3属于相同膜层。在上述的设置下，第一连接结构181与像素电极PE2、PE3均配置于第二保护层140上，因此可以使第二子像素PX2的像素电极PE2横跨触控信号线130以电性连接至薄膜晶体管T2。具体而言，如图2C及图3A所示，第一连接结构181于基板100上的正投影部分对应触控信号线130于基板100上的正投影。如此一来，第一连接结构181横跨触控信号线130以电性连接像素电极PE2，且共形地填入第一接触孔V1，以电性连接暴露的薄膜晶体管T2的漏极D2。因此，第一连接结构181能电性连接于薄膜晶体管T2与像素电极PE2之间，作为横跨触控信号线130的桥梁。相似地，第三子像素PX3的像素电极PE3也可以通过横跨触控信号线130的第一连接结构181以电性连接薄膜晶体管T3。因此，第一连接结构181能电性连接于薄膜晶体管T3与像素电极PE3之间，作为横跨触控信号线130的桥梁。
简言之，在上述的设置下，除了可以通过与制作像素电极PE2、PE3、PE4相同的步骤中以一道掩模同时完成像素电极PE2、PE3、PE4以及第一连接结构181的设置，还可以解决跨越触控信号线130的问题，不需绕线而可以直接完成像素电极PE2、PE3与所对应的第一数据线DLn及第二数据线DLn+1的电性连接。因此，可以简化像素阵列基板10的制造工艺以及降低制造成本。此外，通过上述第一连接结构181的设置，还可以将第三子像素PX3的像素电极PE3设置于第一子像素PX1的像素电极PE1与第二子像素PX2的像素电极PE2之间，及将第二子像素PX2的像素电极PE2设置于第三子像素PX3的像素电极PE3与第四子像素PX4的像素电极PE4之间。如此，位于第一数据线DLn两侧的第一子像素PX1的像素电极PE1与第三子像素PX3的像素电极PE3的极性可以相反。因此，本实施例的像素阵列基板10可以达到利用行反转的驱动方式，实现单点反转的显示效果。因此，像素阵列基板10可以避免竖纹的产生，提升显示效果。
请再参考图2C及图3B，在本实施例中，像素阵列基板10还可通过第二连接结构182将共用电极160电性连接至触控信号线130。详细而言，如图3A及图3B所示，于形成第一接触孔V1的同时，可以同时形成贯穿第一保护层120与第二保护层140的第二接触孔V2。第二接触孔V2于基板100上的正投影重叠触控信号线130于基板100上的正投影，以暴露出触控信号线130。在本实施例中，形成第二接触孔V2的方法包括光刻蚀刻或激光钻孔，但本发明不以此为限。
接着，形成贯穿第二保护层140的第三接触孔V3。第三接触孔V3于基板100上的正投影重叠共用电极160的接触部166于基板100上的正投影。具体而言，第三接触孔V3于基板100上的正投影位于接触部166于基板100上的正投影之内，以暴露出接触部166。在本实施例中，形成第三接触孔V3的方法包括光刻蚀刻或激光钻孔，但本发明不以此为限。
然后，在形成像素电极(例如像素电极PE2)以及第一连接结构181的同时，形成第二连接结构182于第二保护层140上。也就是说，第二连接结构182与像素电极为相同膜层。在本实施例中，第二连接结构182于基板100上的正投影可以重叠触控信号线130以及共用电极160的接触部166于基板100上的正投影。如图3B所示，第二连接结构182可以共形地填入第二接触孔V2中以电性连接触控信号线130，且第二连接结构182还可以共形地填入第三接触孔V3中以电性连接接触部166。在上述的设置下，共用电极160可通过第二连接结构182电性连接触控信号线130而实现内嵌式触控的技术。如此，不须使用另外工序制作触控信号线130以简化制作工艺，还可以节省掩模的使用，进一步降低制作成本。
下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，关于省略了相同技术内容的部分说明可参考前述实施例，下述实施例中不再重复赘述。
图4A示出为本发明另一实施例的像素阵列基板的扫描线、数据线与触控信号线的局部放大俯视图。图4B示出为本发明一实施例的像素阵列基板的共用电极的局部放大俯视图。图4C示出为本发明另一实施例的像素阵列基板的局部放大俯视图。图5示出为图4C沿剖面线C-C’的剖面示意图。以下先简单说明像素阵列基板10A的制作方法。请参考图2A及图4A，图4A与图2A所示出的扫描线SL、数据线DL及触控信号线130相似，故于此不再赘述。接着，请参考图4B，将共用电极160A设置于基板100上覆盖部分扫描线SL、数据线DL及触控信号线130。然后，将像素电极(例如像素电极PE2、PE3、PE4)重叠设置于共用电极160A上以通过薄膜晶体管(例如薄膜晶体管T2、T3、T4)与扫描线SL及数据线DL电性连接。
请参考图2C及图4C，本实施例的像素阵列基板10A与图2C的像素阵列基板10相似，主要的差异在于：共用电极160A的接触部166A于基板100上的正投影重叠触控信号线130于基板100上的正投影。如图4C及图5所示，第一保护层120中具有贯穿第一保护层120的第二贯孔V2’。第二贯孔V2’于基板100上的正投影重叠触控信号线130于基板100上的正投影，以暴露出触控信号线130。共用电极160A设置于第一保护层120上且接触部166A共形地填入第二接触孔V2’以电性连接触控信号线130。在本实施例中，第二保护层140可整面地设置于第一保护层120上覆盖共用电极160A，并共形地填入第二接触孔V2’中，但本发明不以此为限。在上述的设置下，相较于像素阵列基板10，可不通过第二连接结构182而直接将共用电极160A电性连接至触控信号线130，以实现内嵌式触控的技术。如此，像素阵列基板10A可以更简化制作工艺，并进一步降低制作成本。此外，像素阵列基板10A还可获致与上述实施例类似的技术技术效果。
图6示出为本发明另一实施例的像素阵列基板的剖面示意图。请参考图3A、图3B及图6，本实施例的像素阵列基板10B与图3A、图3B的像素阵列基板10相似，主要的差异在于：像素阵列基板10B还包括了平坦层170。平坦层170配置于区域A及区域B中的第一保护层120上，且第二保护层140配置于平坦层170上。也就是说，平坦层170位于第一保护层120与第二保护层140之间。在本实施例中，区域A所示范为例如可等同于图3A所示的薄膜晶体管T2及第一接触孔V1所在的相对位置图，而区域B所示范为例如可等同于图3B所示的触控信号线130与第二接触孔V2所在的相对位置图。
如图6所示，共用电极160配置于平坦层170与第二保护层140之间。平坦层170具有开口O1。第二保护层140可以填入开口O1中。第一保护层120与第二保护层140中还具有贯穿第一保护层120与第二保护层140的第一接触孔V1。第一接触孔V1重叠薄膜晶体管T的漏极D，以暴露漏极D。此外，第一接触孔V1于基板100上的正投影位于开口O1于基板100上的正投影之内。在本实施例中，像素电极PE与第一连接结构181设置于第二保护层140上，且第一连接结构181共形地填入第一接触孔V1中以电性连接漏极D。在本实施例中，像素电极PE可以重叠共用电极160以产生电场，借此可以转动显示装置中的液晶分子(未示出)。在本实施例中，平坦层170的材质包括有机绝缘材料，例如是(但不限于)：聚酰亚胺系树脂、环氧系树脂或亚克力系树脂等高分子材料。
如图6所示，第一保护层120与第二保护层140中还包括贯穿第一保护层120与第二保护层140的第二接触孔V2。在本实施例中，平坦层170不重叠第二接触孔V2。第二保护层140还包括贯穿第二保护层140的第三接触孔V3。第二接触孔V2暴露触控信号线130，而第三接触孔V3暴露共用电极160。如此，第二连接结构182可以通过第二接触孔V2电性连接触控信号线130，并通过第三接触孔V3电性连接共用电极160，以将共用电极160电性连接至触控信号线130。在上述的设置下，平坦层170可提供像素阵列基板10B更加平坦的表面，提升显示品质及性能。像素阵列基板10B还可获致与上述实施例类似的技术技术效果。
图7示出为本发明又一实施例的像素阵列基板的像素阵列示意图。请参考图1及图7，本实施例的像素阵列基板10C与图1的像素阵列基板10相似，主要的差异在于：第一像素组P1的第一子像素PX1与第二子像素PX2位于第一数据线DLn与第二数据线DLn+1之间。第二像素组P2的第三子像素PX3与第四子像素PX4位于第二数据线DLn+1与第三数据线DLn+2之间。从另一角度而言，第一像素组P1与第二像素组P2分别位于第二数据线DLn+1的相对两侧。在本实施例中，第一子像素PX1与第二子像素PX2电性连接至第一数据线DLn，而第三子像素PX3与第四子像素PX4电性连接至第二数据线DLn+1。如图7所示，第二子像素PX2可通过第一连接结构181横跨位于像素电极PE1与像素电极PE2之间的触控信号线(未示出)。在上述的设置下，连接至相同数据线DL的子像素可以位于相邻两条数据线DL之间。
在本实施例中，第一数据线DLn具有第一极性(正极性)，而第二数据线DLn+1具有第二极性(负极性)。由于第一像素组P1电性连接至第一数据线DLn，因此第一子像素PX1与第二子像素PX2具有正极性。第二像素组P2电性连接至第二数据线DLn+1，因此第三子像素PX3与第四子像素PX4具有负极性。如此一来，相邻两个像素组的极性可以对应所连接的数据线DL的极性。也就是说，在采用行反转驱动之下，位于任一数据线DL两侧的像素组可具有相反的极性。因此，像素阵列基板10C可以利用行反转的驱动方式，实现双点反转(two dotsinversion)的显示效果。因此，像素阵列基板10C可以避免竖纹的产生，提升显示效果，还可获致与上述实施例类似的技术技术效果。
图8示出为本发明再一实施例的像素阵列基板的像素阵列示意图。请参考图1及图8，本实施例的像素阵列基板10D与图1的像素阵列基板10相似，主要的差异在于：像素阵列基板10D还包括第三像素组P3。第三像素组P3包括第五子像素PX5以及第六子像素PX6。第五子像素PX5与第六子像素PX6电性连接至第三数据线DLn+2，且分别位于第三数据线DLn+2的相对两侧。相较于一像素组P1与第二像素组P2，第三像素组P3中的第五子像素PX5与第六子像素PX6均直接电性连接至其所靠近的第三数据线DLn+2。也就是说，第五子像素PX5与第六子像素PX6的极性与第三数据线DLn+2相同。因此，当第三数据线DLn+2具有第一极性(正极性)时，第五子像素PX5与第六子像素PX6也具有正极性。
在本实施例中，由于像素电极PE5下方的像素电极PE7是电性连接至相邻第二数据线DLn+1，因此PE7的极性(负极性)可与PE5(正极性)的极性相反。此外，像素电极PE6下方的像素电极PE8是电性连接至相邻数据线DLn+3，因此PE8的极性(负极性)可与PE6(正极性)的极性相反。因此，电性连接第三数据线DLn+2的像素电极PE5、PE6、PE7、PE8，于直行的方向上仍能实现点反转的显示效果。因此，像素阵列基板10D可以避免竖纹的产生，提升显示效果，还可获致与上述实施例类似的技术技术效果。
综上所述，本发明一实施例的像素阵列基板可以通过在制作像素电极的相同步骤中同时完成像素电极以及第一连接结构的设置，因此不需绕线而可以直接完成像素电极与所对应的数据线的电性连接，以解决跨越触控信号线的问题。因此，可以简化像素阵列基板的制造工艺并降低制造成本。
此外，通过上述第一连接结构的设置，还可以将第三子像素的像素电极设置于第一子像素的像素电极与第二子像素的像素电极之间，及将第二子像素的像素电极设置于第三子像素的像素电极与第四子像素的像素电极之间。如此，位于第一数据线两侧的第一子像素的像素电极与第三子像素的像素电极可以分别电性连接至两条极性相反的数据线，而使第一子像素的像素电极与第三子像素的像素电极具有相反的极性。因此，本实施例的像素阵列基板可以达到利用行反转的驱动方式，实现单点反转的显示效果。因此，像素阵列基板可以避免竖纹/摇头纹的产生，提升显示效果。
另外，还可以在制作像素电极时，同时制作第二连接结构，且共用电极可通过第二连接结构电性连接触控信号线而实现内嵌式触控的技术。如此，不须使用另外工序制作触控信号线以简化制作工艺，还可以节省掩模的使用，进一步降低制作成本。
此外，像素阵列基板还可以直接将共用电极电性连接至触控信号线，以实现内嵌式触控的技术。如此，像素阵列基板可以更简化制作工艺，并进一步降低制作成本。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的构思和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。
Claims (13)
1.一种像素阵列基板，包括：
一基板；
多条扫描线配置于该基板上；
多条数据线配置于该基板上，该些数据线延伸交错该些扫描线，且该些数据线包括一第一数据线；
多条触控信号线配置于该基板上，各该触控信号线延伸交错该些扫描线，且该些数据线与该些触控信号线交替排列；
多个像素组配置于该基板上，排成阵列，该些像素组中的每一者包括多个子像素，各该子像素包括一薄膜晶体管与连接于该薄膜晶体管的一像素电极；以及
多个第一连接结构，该些第一连接结构于该基板上的正投影部分对应重叠该些触控信号线于该基板上的正投影，
其中该些第一连接结构的其中一者横跨该些触控信号线的其中一者，以电性连接于该薄膜晶体管与该像素电极之间，
其中该些像素组包括一第一像素组，该第一像素组包括一第一子像素以及一第二子像素电性连接至该第一数据线，且该第一子像素或该第二子像素的其中一者通过该些第一连接结构的其中一者以电性连接至该第一数据线，
其中该第一子像素与该第二子像素分别电性连接至该些扫描线中的其中二者。
2.如权利要求1所述的像素阵列基板，还包括：
一共用电极配置于该基板上，该共用电极的部分重叠该些像素组；以及
多个第二连接结构，该些第二连接结构于该基板上的正投影对应重叠该共用电极于该基板上的正投影以及该些触控信号线的其中一者于该基板上的正投影，且该些第二连接结构的一者电性连接于该共用电极以及该些触控信号线的其中一者之间。
3.如权利要求2所述的像素阵列基板，其中该些第一连接结构、该些第二连接结构与该像素电极为相同膜层。
4.如权利要求2所述的像素阵列基板，其中该共用电极位于该像素电极与该基板之间，且该像素电极具有多个狭缝。
5.如权利要求2所述的像素阵列基板，还包括：
一第一保护层，该第一保护层覆盖该些触控信号线及该薄膜晶体管，该共用电极配置于该第一保护层上；以及
一第二保护层，该第二保护层覆盖该共用电极，该像素电极、该些第一连接结构与该些第二连接结构配置于该第二保护层上，
其中该些第一连接结构的其中一者通过贯穿该第一保护层与该第二保护层的一第一接触孔而接触该其中一个子像素的该薄膜晶体管，
其中该些第二连接结构的其中一者通过贯穿该第一保护层与该第二保护层的一第二接触孔而接触该其中一条触控信号线，且该第二连接结构通过贯穿该第二保护层的一第三接触孔而接触该共用电极。
6.如权利要求5所述的像素阵列基板，其中该第一保护层及该第二保护层的材质包括无机绝缘材料。
7.如权利要求5所述的像素阵列基板，还包括：
一平坦层配置于该第一保护层与该第二保护层之间，该共用电极配置于该平坦层与该第二保护层之间，且该平坦层具有一开口，该第一接触孔于该基板上的正投影位于该开口于该基板上的正投影内。
8.如权利要求7所述的像素阵列基板，其中该平坦层的材质包括有机绝缘材料。
9.如权利要求1所述的像素阵列基板，还包括：
一共用电极配置于该基板上，该共用电极的部分重叠该些像素组；以及
一第一保护层，该第一保护层覆盖该些触控信号线及该薄膜晶体管，该共用电极配置于该第一保护层；以及
一第二保护层，该第二保护层覆盖该共用电极，而该像素电极与该些第一连接结构配置于该第二保护层上，
其中该些第一连接结构的其中一者通过贯穿该第一保护层与该第二保护层的一第一接触孔而接触该其中一个子像素的该薄膜晶体管，
其中该共用电极通过贯穿该第一保护层的一第二接触孔而接触该其中一条触控信号线，且该第二保护层共形地填入该第二接触孔。
10.如权利要求1所述的像素阵列基板，还包括：
一第二像素组，该第二像素组包括一第三子像素，该第三子像素电性连接至该些数据线中的一第二数据线，且该第三子像素位于该第一子像素与该第二子像素之间，
其中该第三子像素通过该些第一连接结构的其中另一者以电性连接至该第二数据线，
其中该第一数据线具有一第一极性，该第二数据线具有一第二极性，且该第一极性相反于该第二极性，
其中该第一子像素与该第二子像素的极性与该第一数据线相同，且该第三子像素的极性与该第二数据线相同。
11.如权利要求1所述的像素阵列基板，还包括：
一第二像素组，该第二像素组包括一第三子像素以及一第四子像素分别电性连接至该些数据线中的一第二数据线，且该第三子像素或该第四子像素的其中一者通过该第一连接结构的其中另一者以电性连接至该第二数据线，
其中该第一像素组与该第二像素组分别位于该第二数据线的相对两侧，
其中该第一数据线具有一第一极性，该第二数据线具有一第二极性，且该第一极性相反于该第二极性，
其中该第一子像素与该第二子像素的极性与该第一数据线相同，且该第三子像素与该第四子像素的极性与该第二数据线相同。
12.如权利要求1所述的像素阵列基板，还包括：
一第二像素组，该第二像素组包括一第三子像素以及一第四子像素分别电性连接至该些数据线中的一第二数据线，该第三子像素通过该第一连接结构的其中另一者以电性连接至该第二数据线，且该第三子像素位于该第一子像素与该第二子像素之间，该第二子像素位于该第三子像素与该第四子像素之间，
其中该第一数据线具有一第一极性，该第二数据线具有一第二极性，且该第一极性相反于该第二极性，
其中该第一子像素与该第二子像素的极性与该第一数据线相同，且该第三子像素与该第四子像素的极性与该第二数据线相同。
13.如权利要求12所述的像素阵列基板，还包括：
一第三像素组，该第三像素组包括一第五子像素以及一第六子像素分别电性连接至该些数据线中的一第三数据线，且该第五子像素或该第六子像素直接电性连接至该第三数据线，
其中该第五子像素与该第六子像素分别位于该第三数据线的相对两侧，
其中该第三数据线具有该第一极性，且该第五子像素与该第六子像素的极性与该第三数据线相同。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108116206 | 2019-05-10 | ||
| TW108116206A TWI695367B (zh) | 2019-05-10 | 2019-05-10 | 畫素陣列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111198464A true CN111198464A (zh) | 2020-05-26 |
| CN111198464B CN111198464B (zh) | 2022-08-09 |
Family
ID=70744649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010017176.3A Active CN111198464B (zh) | 2019-05-10 | 2020-01-08 | 像素阵列基板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111198464B (zh) |
| TW (1) | TWI695367B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113703236A (zh) * | 2021-08-18 | 2021-11-26 | Tcl华星光电技术有限公司 | 显示面板及其阵列基板 |
| CN113985671A (zh) * | 2021-10-28 | 2022-01-28 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170192569A1 (en) * | 2015-12-31 | 2017-07-06 | Lg Display Co., Ltd. | Touch screen-integrated display device and method for fabricating the same |
| CN107085487A (zh) * | 2017-04-28 | 2017-08-22 | 厦门天马微电子有限公司 | 阵列基板、显示面板及显示装置 |
| KR20180036291A (ko) * | 2016-09-30 | 2018-04-09 | 엘지디스플레이 주식회사 | 터치스크린 내장형 표시장치 및 이의 구동방법 |
| CN108107633A (zh) * | 2017-11-20 | 2018-06-01 | 友达光电股份有限公司 | 像素结构及曲面显示装置 |
| CN108446051A (zh) * | 2018-03-16 | 2018-08-24 | 深圳市华星光电技术有限公司 | 阵列基板及触控显示装置 |
| CN108628047A (zh) * | 2018-04-02 | 2018-10-09 | 上海中航光电子有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN110764645A (zh) * | 2019-03-13 | 2020-02-07 | 友达光电股份有限公司 | 像素阵列基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI576740B (zh) * | 2015-06-05 | 2017-04-01 | 群創光電股份有限公司 | 觸控顯示裝置 |
| TWI621049B (zh) * | 2017-06-08 | 2018-04-11 | 友達光電股份有限公司 | 觸控面板 |
-
2019
- 2019-05-10 TW TW108116206A patent/TWI695367B/zh active
-
2020
- 2020-01-08 CN CN202010017176.3A patent/CN111198464B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170192569A1 (en) * | 2015-12-31 | 2017-07-06 | Lg Display Co., Ltd. | Touch screen-integrated display device and method for fabricating the same |
| KR20180036291A (ko) * | 2016-09-30 | 2018-04-09 | 엘지디스플레이 주식회사 | 터치스크린 내장형 표시장치 및 이의 구동방법 |
| CN107085487A (zh) * | 2017-04-28 | 2017-08-22 | 厦门天马微电子有限公司 | 阵列基板、显示面板及显示装置 |
| CN108107633A (zh) * | 2017-11-20 | 2018-06-01 | 友达光电股份有限公司 | 像素结构及曲面显示装置 |
| CN108446051A (zh) * | 2018-03-16 | 2018-08-24 | 深圳市华星光电技术有限公司 | 阵列基板及触控显示装置 |
| CN108628047A (zh) * | 2018-04-02 | 2018-10-09 | 上海中航光电子有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN110764645A (zh) * | 2019-03-13 | 2020-02-07 | 友达光电股份有限公司 | 像素阵列基板 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113703236A (zh) * | 2021-08-18 | 2021-11-26 | Tcl华星光电技术有限公司 | 显示面板及其阵列基板 |
| CN113703236B (zh) * | 2021-08-18 | 2023-05-02 | Tcl华星光电技术有限公司 | 显示面板及其阵列基板 |
| CN113985671A (zh) * | 2021-10-28 | 2022-01-28 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| CN113985671B (zh) * | 2021-10-28 | 2023-09-29 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI695367B (zh) | 2020-06-01 |
| CN111198464B (zh) | 2022-08-09 |
| TW202042206A (zh) | 2020-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10312263B2 (en) | Display panel and manufacturing method thereof | |
| US10156925B2 (en) | Array substrate, method for fabricating the same, and display apparatus | |
| JP6324499B2 (ja) | アクティブマトリクス基板および表示装置 | |
| US9778526B2 (en) | Display panel and pixel array thereof | |
| CN112654917B (zh) | 显示基板、显示装置、显示基板的制作方法及驱动方法 | |
| US11782547B2 (en) | Display substrate and manufacturing method therefor, and display device | |
| KR20080009796A (ko) | 어레이 기판 및 이를 갖는 표시패널 | |
| US11231800B2 (en) | Touch substrate, touch screen, and touch display apparatus | |
| JP2008003118A (ja) | 電気光学装置、電子機器、および電気光学装置の製造方法 | |
| WO2017219702A1 (zh) | 一种显示基板、其制作方法及显示装置 | |
| KR102363840B1 (ko) | 터치 표시 장치의 박막트랜지스터를 포함하는 기판 | |
| CN103488015B (zh) | 像素结构及具有此像素结构的显示面板 | |
| WO2015096209A1 (zh) | 一种内嵌式触控阵列基板结构 | |
| US20120162109A1 (en) | Display apparatus | |
| WO2018068542A1 (zh) | 阵列基板及显示装置 | |
| WO2022156131A1 (zh) | 阵列基板、阵列基板的制作方法以及显示面板 | |
| CN111198464B (zh) | 像素阵列基板 | |
| KR20170076187A (ko) | 인셀 터치 방식 표시장치 | |
| US10539820B2 (en) | Touch-panel liquid crystal display device | |
| CN109061972B (zh) | 一种显示面板 | |
| US10056496B2 (en) | Display device and method of manufacturing display device | |
| JP2007248903A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
| TWI439778B (zh) | 畫素陣列基板及顯示面板 | |
| CN106855671B (zh) | 一种阵列基板、显示面板和显示装置 | |
| JP6652901B2 (ja) | 表示装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |